DE19517975A1 - Polysilizium-Feldringstruktur für Leistungs-IC's - Google Patents
Polysilizium-Feldringstruktur für Leistungs-IC'sInfo
- Publication number
- DE19517975A1 DE19517975A1 DE19517975A DE19517975A DE19517975A1 DE 19517975 A1 DE19517975 A1 DE 19517975A1 DE 19517975 A DE19517975 A DE 19517975A DE 19517975 A DE19517975 A DE 19517975A DE 19517975 A1 DE19517975 A1 DE 19517975A1
- Authority
- DE
- Germany
- Prior art keywords
- conductivity type
- rings
- diffusions
- plastic housing
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 239000000356 contaminant Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Description
Die Erfindung bezieht sich auf integrierte Hochspannungs-Leistungsschaltungen
der im Oberbegriff des Anspruchs 1 genann
ten Art.
Integrierte Leistungsschaltungen (Leistungs-IC′s) sind gut
bekannt und bestehen üblicherweise aus einer Schaltung, die eine
oder mehrere Hochspannungsabschnitte und Niederspannungsab
schnitte auf dem gleichen monolithischen Halbleiterplättchen
aufweist. Sowohl die Hochspannungs- als auch die Niederspan
nungsabschnitte können Analog-/Logikschaltungen enthalten, die
aus CMOS-Bauteilen oder aus bipolaren Bauteilen sowie aus
Leistungsbauteilen bestehen. Die Hochspannungsabschnitte sind
voneinander und von dem Niederspannungsabschnitt durch eine
geeignete Technologie getrennt, wie zum Beispiel durch eine
Sperrschichtisolation, durch eine Eigenisolation oder durch
eine dielektrische Isolation.
Die obere Oberfläche des Halbleiterplättchens weist einen
geeigneten Passivierungsüberzug, beispielsweise aus Silizium
oxyd (Silox), Siliziumnitrid oder Siliziumoxynitrid auf, über
dem ein hochisolierender Kunststoffmaterial-Körper durch Formung
aufgebracht ist. Das Kunststoffmaterial umschließt das Halb
leiterplättchen vollständig und steht vollständig mit der oberen
Oberfläche des Halbleiterplättchens in Berührung. Anschlußver
bindungsstifte erstrecken sich durch das Kunststoffgehäuse und
ergeben eine elektrische Verbindung mit dem Halbleiterplättchen.
Eine typische integrierte Leistungsschaltung dieser Art ist der
Hochspannungs-MOS-Gate-Treiber IR2112, der von der Firma Inter
national Rectifier Corp., dem Anmelder der vorliegenden Erfin
dung vertrieben wird.
Bei derartigen in einem Kunststoffgehäuse angeordneten inte
grierten Hochspannungs-Leistungsschaltungen können zwei Arten
von unerwünschten Oberflächen-Leckströmen auftreten. Einer
dieser Leckströme ist der Leckstrom aufgrund von Oberflächen
inversionen, die durch Metall-Polysilizium-Signalleitungen
hervorgerufen werden. Diese Art von Leckstrom tritt lediglich
unterhalb der Signalleitungen auf und überwiegt bei integrierten
Niederspannungsschaltungen sowie bei integrierten Leistungs
schaltungen. Weiterhin tritt diese Art von Leckstrom dauernd auf
und sie ist relativ unabhängig von der Zeit und von Belastungen.
Um derartige Leckströme oder Streufelder zu beseitigen, wurden
in der Vergangenheit verschiedene Arten von Kanalstopper-Diffusionstechniken
verwendet, die sich sowohl bei bipolaren
als auch bei CMOS-Schaltungen als wirkungsvoll erwiesen haben.
Eine zweite Art von Leckstrom, die durch das Kunststoffgehäuse
hervorgerufen wird, ergibt sich aufgrund einer Oberflächenin
version, die durch bewegliche Ionen in dem Kunststoffgehäuse
hervorgerufen wird. Es wird angenommen, daß bei Hochtemperatur- und
Sperrspannungsbedingungen die beweglichen Ionenverunreini
gungen, die in dem Kunststoffmaterial vorhanden sind, sich frei
über die Halbleiterplättchenoberfläche bewegen und sich an
bestimmten Bereichen der Halbleiterplättchen-Oberfläche an
sammeln, wodurch eine Oberflächeninversion des darunterliegenden
Siliziummaterials hervorgerufen wird. Diese Art von Leckströmen
und Streufeldern kann zwischen Diffusionen der gleichen Art und
mit unterschiedlichem Potential auftreten, und die Auswirkungen
hiervon sind bei integrierten Leistungsschaltungen stärker aus
geprägt. Weiterhin ändert sich diese Art von Leckstrom oder
Streufeldern mit der Größe und der Dauer sowohl der Temperatur
als auch der Sperrspannungsbelastung.
Im Fall von integrierten Leistungsschaltungen, die lediglich
aus bipolaren Bauteilen bestehen, wurden verschiedene Arten von
Feldplattenstrukturen verwendet, um die Siliziumoberfläche
gegenüber einer unerwünschten Inversion abzuschirmen. Beispiels
weise kann bei einer lateralen PNP-Struktur die Emitter-Metalleitung
erweitert werden, um die Basis abzuschirmen. Diese
Struktur ist jedoch bei einer CMOS-Schaltung nicht wirksam,
weil das Drain-Metall den Sourcebereich nicht abschirmen kann
und weil weder die Source-Metallisierung noch das Gate-Polysi
liziummaterial ein festes Potential aufweisen.
Daher wird ein wirkungsvolles Verfahren zur Beseitigung beider
Arten von Oberflächenleckströmen oder -streufeldern für eine
integrierte Leistungsschaltung benötigt, die aus CMOS-Schal
tungen besteht. Ohne die Beseitigung derartiger Leckströme oder
Streufelder, insbesondere der zweiten Art, sind integrierte
Leistungsschaltungen auf niedrigere Temperaturen und Bedingungen
mit niedrigeren Spannungen beschränkt, so daß die Beweglichkeit
der ionisierten Verunreinigungen verringert wird. Die Möglich
keit, bei 150°C und bei der vollen Sperrspannung zu arbeiten,
ist erforderlich, weil integrierte Leistungsschaltungen in
vielen Fällen eine erhebliche Leistung aufnehmen und bei hohen
Umgebungstemperaturbedingungen arbeiten müssen.
Der Erfindung liegt damit die Aufgabe zugrunde, eine integrierte
Hochspannungs-Leistungsschaltung zu schaffen, bei der das Pro
blem der Leckströme oder Streufelder der eingangs beschriebenen
Art beseitigt ist.
Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen
Merkmale gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung
ergeben sich aus den Unteransprüchen.
Bei der erfindungsgemäßen integrierten Hochspannungs-Leistungs
schaltung wird eine neuartige Polysilizium-Feldringstruktur
geschaffen, die jede Art von unerwünschten Oberflächen-Leck
strömen beseitigt und bei der alle Diffusionssenken, die zu
Streufeldern beitragen können, von Feldringen umgeben sind, die
auf ein Potential vorgespannt sind, das durch Felder induzierte
Leckströme sperrt.
Um alle parasitären PMOS-Leckströme oder Streufelder in einer
CMOS-Schaltung zu beseitigen, sind beispielsweise alle Diffu
sionen vom P-Leitungstyp, die nicht auf Erdpotential bezogen
sind, von Polysilizium-Feldringen umgeben, die mit dem Ver
sorgungspotential verbunden sind. Um alle parasitären NMOS-Leckströme
und Streufelder zu beseitigen, sind alle Diffusionen
vom N-Leitungstyp, die nicht auf Versorgungspotential bezogen
sind, von Polysilizium-Ringen umgeben, die auf Erdpotential vor
gespannt sind. Daher können unbeabsichtigte Inversionsbereiche
nicht von keinen der Diffusionen vom P- oder N-Leitungstyp in
der CMOS-Schaltung gebildet werden. Weiterhin sind derartige
Ringe unterhalb aller Signalleitungen angeordnet, wie zum
Beispiel der Metallisierungsschicht und der Gate-Polysilizium-Schicht.
Diese Technik erfordert daher eine zusätzlich Poly
silizium-Schicht, die vor dem Gate-Silizium abgeschieden wird,
und sie ist besonders bei einer Technologie kostengünstig, die
eine derartige Schicht verwendet. Derartige Polysiliziumringe
werden mit Abstand von der Halbleiterplättchenoberfläche und
isoliert hiervon angeordnet, und sie sind mit Abstand von der
Innenoberfläche des Kunststoffgehäuses, das das Halbleiter
plättchen aufnimmt, angeordnet und von dieser isoliert.
Ein Ausführungsbeispiel dieser Erfindung wird im folgenden
anhand der Zeichnungen noch näher erläutert.
In den Zeichnungen zeigen:
Fig. 1 ein Schaltbild einer verallgemeinerten Schaltung,
die als integrierte Leistungsschaltung ausgeführt werden kann,
Fig. 2 eine Querschnittsansicht eines Teils eines
Halbleiterplättchens, das die Schaltung nach Fig. 1 enthält und
eine Ausführungsform der Erfindung zur Verbesserung der Tempera
tur- und Spannungsstabilität sowie zur Verringerung von Streu
feldern verwendet,
Fig. 3 eine Draufsicht auf eine MOSFET-Struktur, die
eine Ausführungsform der Erfindung darstellt.
In Fig. 1 ist schematisch eine einfache Schaltung gezeigt, die
Hochspannungs- und Niederspannungs-Abschnitte aufweist, die in
Form einer integrierten Leistungsschaltung ausgebildet werden
können. Es ist verständlich, daß integrierte Leistungsschal
tungen sowohl hinsichtlich ihrer Hochspannungs- als auch ihrer
Niederspannungsabschnitte und hinsichtlich der Ausführung dieser
Abschnitte äußerst kompliziert sind. Die Grundgedanken der vor
liegenden Erfindung können jedoch leicht an einer vereinfachten
integrierten Leistungsschaltung auf der Grundlage der Schaltung
nach Fig. 1 erläutert werden.
Die Schaltung nach Fig. 1 enthält eine bei einer hohen Spannung
(beispielsweise 600 Volt) arbeitende Schaltung, die aus komple
mentären N-Kanal- und P-Kanal-MOSFET′s 10 bis 13 besteht. Diese
werden an einer geeigneten Niederspannungs-Steuerschaltung
(beispielsweise 15 Volt) betrieben, die aus komplementären
N- und P-Kanal-MOSFET′s 15 bis 18 besteht. Die Niederspannungs
schaltung, die die MOSFET′s 15 bis 18 enthält, ist mit der
Hochspannungsschaltung, die die MOSFET′s 10 bis 13 enthält, über
eine Pegelschieberschaltung 14 verbunden.
Die Source-Elektroden der MOSFET′s 11 und 13 sind mit einer
Hochspannungsquelle VB verbunden, die eine Spannung von 615
Volt aufweisen kann, während die Source-Elektroden der MOSFET′s
10 und 12 auf einer Spannung VS liegen, die 600 Volt betragen
kann. Die Source-Elektroden der MOSFET′s 16 und 18 sind mit
einer Niederspannungsquelle bei 15 Volt verbunden, während die
Source-Elektroden der MOSFET′s 15 und 17 mit Erdpotential ver
bunden sind:. Die Schaltung nach Fig. 1 kann beispielsweise einen
Treiber für die spannungsseitigen MOSFET′s einer Brückenschal
tung bilden, die ein Hochspannungs-Gate-Eingangssignal gegenüber
Erde benötigt. Derartige Bauteile sind vollständig in dem
Datenblatt PD-6.026 vom Juni 1993 für den IR2112-Leistungs-
MOSFET-/IGBT-Gate-Treiber beschrieben, das von der Firma
International Rectifier Corp. veröffentlicht wurde.
Wenn die Schaltung nach Fig. 1 auf einem gemeinsamen Halbleiter
plättchen ausgebildet wird, so sind die Hochspannungs- und
Niederspannungsschaltungen seitlich voneinander isoliert.
Fig. 2 zeigt einen Teil eines derartigen Halbleiterplättchens
im Querschnitt. Gemäß Fig. 2 besteht ein Halbleiterplättchen 20
aus einem P(-)-Substrat 21, auf dem eine epitaxiale Schicht 22
aus N(-)-Silizium aufgewachsen wurde. Der N(-)-Bereich 22 ist
durch P(+)-Senkenbereiche 30, 31 und 32 in Hochspannungs- und
Niederspannungsbereiche unterteilt. Die Senkenbereiche 30 und
31 umgrenzen somit einen Hochspannungs-Bauteilbereich 40 in der
epitaxialen Schicht 22, der von dem Niederspannungsbereich 41
getrennt ist. Die Bereiche 40 und 41 können irgendeine gewünsch
te Topologie aufweisen. Weiterhin kann irgendeine gewünschte
Isolationstechnik zwischen den Bereichen 40 und 41 verwendet
werden.
Die Hochspannungsschaltung mit dem MOSFET′s 10 bis 13 nach
Fig. 1 ist als in dem Hochspannungsbereich 40 ausgebildet
dargestellt. Die P(+)-Kontaktbereiche 62 und 63, die in die
Schicht 22 eindiffundiert sind, stellen irgendwelche der Source- und
Drain-Bereiche der P-Kanal-MOSFET′s 11 und 13 nach Fig. 1
dar. Der P-Bereich 64 ist in die Schicht 22 eindiffundiert, um
den Senkenbereich vom P-Leitungstyp zu bilden. Die N(+)-Kontakt
bereiche 60 und 61, die in den Bereich 64 vom P-Leitungstyp
eindiffundiert sind, stellen irgendwelche der Source- und Drain-Bereiche
der N-Kanal-MOSFET′s 10 und 12 nach Fig. 1 dar.
Die Niederspannungs-Steuerschaltung mit den MOSFET′s 15 bis 18
in Fig. 1 ist schematisch als in dem Bereich 41 ausgebildet dar
gestellt. Der N(+)-Kontaktbereich 25 ist in den Bereich 41 ein
diffundiert und nimmt irgendeine Elektrode auf, die mit der
Niederspannungsversorgung verbunden ist. Der Niederspannungs-Steuerbereich
24 würde ebenfalls Diffusionen enthalten, die zu
den Diffusionen 60 bis 64 in dem Hochspannungsbereich 40 iden
tisch sind. Alle N(+)- und P(+)-Diffusionen in dem Nieder
spannungs-Steuerbereich 24 würden jedoch Elektroden aufnehmen,
die auf Potentialen zwischen 15 Volt und 0 Volt liegen, und
diese würden die Source- und Drain-Bereiche der MOSFET′s 15 bis
18 in Fig. 1 darstellen.
N(+)-Kontaktbereiche 26 und 27 sind in die Schicht 22 ein
diffundiert und nehmen metallische Elektroden auf, die auf
Potentialen zwischen 615 V und 0 V liegen können. Die P(+)-Senkenbereiche
30, 31 und 32 nehmen Elektroden auf, die auf
Null- oder Erdpotential liegen. P(-)-Resurf-Bereiche 50 und 51
können den Hochspannungsbereich 40 umgeben, um eine Isolation
gegenüber dem Niederspannungsbereich 41 zu schaffen.
Wie dies üblich ist, sind alle Bauteile innerhalb der Silizium
oberflächen von einer Isolierschicht überzogen, beispielsweise
von einer Niedrigtemperatur-Siliziumdioxyd-(Silox-)Schicht 80,
die eine Dicke von ungefähr 1,5 µm aufweisen kann. Kontakte an
alle an der Oberfläche gelegenen Elektroden durchdringen die
Isolierschicht 80 und sind zu geeigneten nicht gezeigten exter
nen Anschlußstiften geführt.
Das Bauteil nach Fig. 2 ist weiterhin in üblicher Weise in einem
Kunststoffgehäuse 81 angeordnet, das über der oberen Oberfläche
des fertigen Halbleiterplättchens liegt und mit dieser in Be
rührung steht, wie dies schematisch in Fig. 2 gezeigt ist. Das
Kunststoffmaterial, das für das Gehäuse verwendet wird, kann
irgendein geeignetes Isoliermaterial sein, wie es beispiels
weise unter den Handelsnamen Nitto MP-150SG, Nitto MP-180 und
Hysol MG15-F vertrieben wird.
Es wurde festgestellt, daß bei der soweit beschriebenen Struktur
Oberflächen-Streufeld-Leckströme auftreten, die durch die
beweglichen Ionen in dem Kunststoffgehäuse sowie in den Signal
leitungen hervorgerufen werden. Fig. 2 zeigt die beweglichen
Ionen in dem Kunststoffgehäuse, die sich an der Grenzschicht
zwischen der Schicht 80 und dem Gehäuse 81 mit der Zeit aufgrund
der hohen Temperatur und der hohen an das Halbleiterplättchen
angelegten Spannung angesammelt haben. Diese bewewglichen Ionen
können eine Oberflächeninversion in den Bereichen 40 und 64 ge
mäß Fig. 2 hervorrufen. Diese Leckströme und Streufelder sind
weiterhin in Fig. 1 als Leckströme zwischen den Source- und
Drain-Diffusionen der gleichen Art dargestellt. Während sich
der Streufeld-Leckstrom, der durch die Signalleitungen hervor
gerufen wird, nicht mit der Zeit ändert, vergrößert sich der
durch die beweglichen Ionen in dem Kunststoffgehäuse hervor
gerufene Streufeld-Leckstrom mit der Zeit, wenn das Halbleiter
plättchen bei einer hohen Spannung und hoher Temperatur betrie
ben wird. Das letztgenannte Streufeld steigt daher schneller
an, wenn das Halbleiterplättchen bei höheren Spannungen und/oder
höheren Temperaturen betrieben wird, so daß das Halbleiterplätt
chen temperaturunstabil ist.
Gemäß der vorliegenden Erfindung wird der Streufeld-Leckstrom
pfad zwischen den Diffusionen 60 und 61 dadurch unterbrochen,
daß ein Polysiliziumring 71 abgeschieden wird, der eine Elek
trode 71A aufnimmt, die mit dem niedrigsten Potential in dem
Bereich 40 verbunden ist. In gleicher Weise wird der Streufeld-Leckstrompfad
zwischen den Diffusionen 62 und 63 dadurch unter
brochen, daß ein Polysiliziumring 70 abgeschieden wird, der
eine Elektrode 70a aufnimmt, die mit dem höchstem Potential in
dem Bereich 40 verbunden ist. Die gleiche Polysilizium-Ring
struktur kann in dem Niederspannungs-Steuerbereich 24 ausgebil
det werden, wobei der Unterschied darin besteht, daß alle Ringe
statt dessen mit 15 V und 0 V verbunden würden.
Die Polysiliziumringe 70 und 71 schirmen im Ergebnis die
Siliziumoberfläche unterhalb jedes Ringes gegenüber den beweg
lichen Ionen in dem Kunststoffgehäuse ab, wodurch eine Ober
flächeninversion verhindert wird. Die Polysiliziumringe 70 und
71 können einen Abstand von ungefähr 1,2 µm oberhalb der Ober
fläche des Halbleiterplättchens 20 aufweisen, und sie können
eine Breite von 3,5 µm und eine Höhe von 0,5 µm aufweisen.
Die in Fig. 2 gezeigten Polysiliziumringe 70 und 71 sind ledig
lich schematische Darstellungen. Bei einer tatsächlichen Aus
führung würden die Ringe jeden Diffussionsbereich vollständig
umgeben, um Streufeld-Leckströme in allen Richtungen zu verhin
dern. Fig. 3 zeigt eine typische Topologie gemäß der Erfindung
und zeigt den Schutz eines einzelnen MOSFET′s. Entsprechend
bilden mit Abstand voneinander angeordnete Diffusionsbereiche
120 und 121 und die Gate-Polysilizium-Leitung 124 zusammen
entweder einen N-Kanal- oder einen P-Kanal-MOSFET, in Abhängig
keit davon, ob die Diffusionen 120 und 121 vom N- oder P-Lei
tungstyp in einem jeweils den entgegengesetzten Leitungstyp
aufweisenden Substrat 125 sind. Die Source- und Drain-Bereiche
des MOSFET sind mit metallischen Elektroden 122 bzw. 123 über
Kontaktöffnungen 110 und 111 verbunden. Ein Polysiliziumring
130, der mit Abstand oberhalb des Substrates 125 angeordnet ist
(nach Art der Ringe 70 und 71 nach Fig. 2), umgibt die gesamte
Erstreckung der Diffusion 120 und 121.
Eine Struktur ohne den Polysiliziumring 130 ist beiden Arten
von Streufeld-Leckströmen ausgesetzt, wie sie weiter oben be
schrieben wurden. Ein Streufeld, das durch die Signalleitungen
induziert würde, würde Leckströme über die Signalleitungen 124,
122 und 123 an irgendeine andere Diffusion des gleichen Typs
hervorrufen, die mit einer anderen Vorspannung verbunden sind.
Der Streufeld-Leckstrom, der durch die beweglichen Ionen in dem
Kunststoffgehäuse induziert würde, würde zu Leckströmen über
alle Oberflächen führen, die die Bereiche 121 und 122 umgeben,
mit Ausnahme der Bereiche unterhalb der Signalleitungen 122, 123
und 124. Derartige Leckströme könnten weiterhin zwischen irgend
welchen anderen Diffusionsbereichen der gleichen Art auftreten,
die mit unterschiedlichen Potentialen verbunden sind.
Durch Hinzufügen der Polysilizium-Feldringstruktur 130, die
unterhalb der Leitungen 122, 123 und 124 angeordnet und mit
einem geeigneten Potential verbunden ist, werden beide Arten
von Streufeld-Leckströmen zwischen den Bereichen 120 und 121
und irgendwelchen anderen Diffusionsbereichen beseitigt.
Die vorstehend beschriebene neuartige Feldringstruktur kann für
andere Bauteile als für MOSFET′ s verwendet werden, beispiels
weise für bipolare Transistoren, Widerstände, Kondensatoren,
Dioden und so weiter.
Die vorstehende Beschreibung des Ausführungsbeispiels stellt
daher lediglich ein mögliches Ausführungsbeispiel des Grund
gedankens der Erfindung dar.
Claims (3)
1. Integriertes CMOS-Schaltungsplättchen mit einem Silizium
substrat von einem Leitungstyp, das eine Grenzschichten auf
nehmende Oberfläche aufweist; mit einer Diffusionssenke des
anderen Leitungstyps in der die Grenzschichten aufnehmenden
Oberfläche; mit zumindestens ersten und zweiten, einen Abstand
voneinander aufweisenden Diffusionsbereichen des einen Leitungs
typs, die in der Senke ausgebildet sind und sich von der die
Grenzschichten aufnehmenden Oberfläche aus erstrecken; mit
zumindestens dritten und vierten, mit Abstand voneinander ange
ordneten Diffusionsbereichen des anderen Leitungstyps, die in
der die Grenzschichten aufnehmenden Oberfläche ausgebildet sind,
wobei die ersten und zweiten Diffusionsbereiche einen Teil der
Struktur von ersten und zweiten MOS-Transistoren des anderen
Leitungstyps bilden, wobei die dritten und vierten Diffusionen
einen Teil der Struktur von dritten und vierten MOS-Transistoren
des einen Leitungstyps bilden, wobei die ersten, zweiten, drit
ten und vierten Transistoren so verbunden sind, daß sie eine
CMOS-Schaltung mit einem Versorgungs-Eingangsanschluß und einem
Erdpotential-Anschluß bilden, und wobei die die Grenzschichten
aufnehmende Oberfläche des Substrates einen Isolierüberzug auf
weist; und mit einem Kunststoff-Halbleiterplättchen-Gehäuse, das
aufgrund seiner Eigenart Verunreinigungsionen aufweist und mit
dem Isolierüberzug in Berührung steht,
dadurch gekennzeichnet, daß eine Vielzahl von Polysilizium-Ringen
(70, 71) in den Isolierüberzug (80) eingebettet ist und
zumindestens teilweise jeweilige der ersten, zweiten, dritten
und vierten Diffusionsbereiche umgibt, daß die die ersten und
zweiten Diffusionen umgebenden Ringe mit dem Versorgungsan
schluß oder mit dem Erdpotentialanschluß verbunden sind, um die
Inversion der Siliziumoberfläche unterhalb der Ringe aufgrund
von Verunreinigungsionen in dem Kunststoffgehäuse zu stoppen,
und daß die dritten und vierten Diffusionen mit den anderen der
Versorgungs- oder Erdpotentialanschlüsse verbunden sind.
2. Integriertes Schaltungsplättchen mit:
einem Siliziumsubstrat (20) mit einem ersten Leitungstyp,
einer Siliziumschicht (22) mit einem zweiten Leitungstyp, die zumindestens einen Hochspannungsabschnitt (40) und zumin destens einen Niederspannungsabschnitt (41) aufweist,
zumindestens einem Isolierteil (30, 31, 32) zum Isolieren des zumindestens einen Hochspannungsabschnittes (40) von dem zumindestens einen Niederspannungsabschnitt (41),
einer Passivierungsschicht (80), die auf einer oberen Oberfläche des Siliziumsubstrates (20) gelegen ist,
einem Kunststoffgehäuse (81), das auf einer oberen Ober fläche der Passivierungsschicht (80) gelegen ist, um eine obere Oberfläche des Halbleiterplättchens einzuschließen,
einer Vielzahl von Verbindungsstiften, die sich durch das Kunststoffgehäuse hindurcherstrecken, um eine elektrische Ver bindung mit dem Halbleiterplättchen herzustellen,
zumindestens einem Polysiliziumring (70, 71), der das zumindestens eine Isolierteil (30, 31, 32) umgibt, um den Ein tritt von Oberflächen-Streufeldern von Verunreinigungsionen, die in dem Kunststoffgehäuse (81) enthalten sind, in das Siliziumsubstrat zu verhindern.
einer Siliziumschicht (22) mit einem zweiten Leitungstyp, die zumindestens einen Hochspannungsabschnitt (40) und zumin destens einen Niederspannungsabschnitt (41) aufweist,
zumindestens einem Isolierteil (30, 31, 32) zum Isolieren des zumindestens einen Hochspannungsabschnittes (40) von dem zumindestens einen Niederspannungsabschnitt (41),
einer Passivierungsschicht (80), die auf einer oberen Oberfläche des Siliziumsubstrates (20) gelegen ist,
einem Kunststoffgehäuse (81), das auf einer oberen Ober fläche der Passivierungsschicht (80) gelegen ist, um eine obere Oberfläche des Halbleiterplättchens einzuschließen,
einer Vielzahl von Verbindungsstiften, die sich durch das Kunststoffgehäuse hindurcherstrecken, um eine elektrische Ver bindung mit dem Halbleiterplättchen herzustellen,
zumindestens einem Polysiliziumring (70, 71), der das zumindestens eine Isolierteil (30, 31, 32) umgibt, um den Ein tritt von Oberflächen-Streufeldern von Verunreinigungsionen, die in dem Kunststoffgehäuse (81) enthalten sind, in das Siliziumsubstrat zu verhindern.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US27401294A | 1994-07-12 | 1994-07-12 | |
US274012 | 1994-07-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19517975A1 true DE19517975A1 (de) | 1996-01-18 |
DE19517975B4 DE19517975B4 (de) | 2007-02-08 |
Family
ID=23046399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19517975A Expired - Fee Related DE19517975B4 (de) | 1994-07-12 | 1995-05-16 | CMOS-Schaltungsplättchen mit Polysilizium-Feldringstruktur |
Country Status (6)
Country | Link |
---|---|
US (1) | US5686754A (de) |
JP (1) | JP2954854B2 (de) |
DE (1) | DE19517975B4 (de) |
FR (1) | FR2722611B1 (de) |
GB (1) | GB2291257B (de) |
IT (1) | IT1275763B1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2295990A1 (en) | 1997-07-11 | 1999-01-21 | Telefonaktiebolaget Lm Ericsson | A process for manufacturing ic-components to be used at radio frequencies |
FR2768555B1 (fr) * | 1997-09-12 | 2001-11-23 | Commissariat Energie Atomique | Structure microelectronique comportant une partie de basse tension munie d'une protection contre une partie de haute tension et procede d'obtention de cette protection |
EP0977264B1 (de) * | 1998-07-31 | 2006-04-26 | Freescale Semiconductor, Inc. | Halbleiterstruktur für Treiberschaltkreise mit Pegelverschiebung |
JP2002134692A (ja) * | 2000-10-20 | 2002-05-10 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US6798073B2 (en) * | 2001-12-13 | 2004-09-28 | Megic Corporation | Chip structure and process for forming the same |
EP1498956A4 (de) * | 2002-04-25 | 2008-04-09 | Sanken Electric Co Ltd | Halbleiterelement und verfahren zu seiner herstellung |
CN100337323C (zh) * | 2002-12-31 | 2007-09-12 | 上海贝岭股份有限公司 | 高压集成电路制造工艺 |
US6836022B2 (en) * | 2003-02-13 | 2004-12-28 | Medtronic, Inc. | High voltage flip-chip component package and method for forming the same |
US8598659B2 (en) * | 2005-10-26 | 2013-12-03 | Hewlett-Packard Development Company, L.P. | Single finger gate transistor |
US8618627B2 (en) | 2010-06-24 | 2013-12-31 | Fairchild Semiconductor Corporation | Shielded level shift transistor |
JP2012023143A (ja) * | 2010-07-13 | 2012-02-02 | Mitsumi Electric Co Ltd | 半導体集積回路装置 |
US9818742B2 (en) | 2012-05-11 | 2017-11-14 | Polar Semiconductor, Llc | Semiconductor device isolation using an aligned diffusion and polysilicon field plate |
JP6123516B2 (ja) * | 2013-06-28 | 2017-05-10 | 株式会社ソシオネクスト | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4240093A (en) * | 1976-12-10 | 1980-12-16 | Rca Corporation | Integrated circuit device including both N-channel and P-channel insulated gate field effect transistors |
US4561170A (en) * | 1984-07-02 | 1985-12-31 | Texas Instruments Incorporated | Method of making field-plate isolated CMOS devices |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5218070B2 (de) * | 1972-10-04 | 1977-05-19 | ||
US5187552A (en) * | 1979-03-28 | 1993-02-16 | Hendrickson Thomas E | Shielded field-effect transistor devices |
US4290077A (en) * | 1979-05-30 | 1981-09-15 | Xerox Corporation | High voltage MOSFET with inter-device isolation structure |
GB2080616A (en) * | 1980-07-21 | 1982-02-03 | Siliconix Inc | Power semiconductor devices |
JPS6151961A (ja) * | 1984-08-22 | 1986-03-14 | Sanyo Electric Co Ltd | 相補型mos半導体装置 |
US4900693A (en) * | 1987-12-21 | 1990-02-13 | United Technologies | Process for making polysilicon field plate with improved suppression of parasitic transistors |
US4937756A (en) * | 1988-01-15 | 1990-06-26 | Industrial Technology Research Institute | Gated isolated structure |
US5223735A (en) * | 1988-09-30 | 1993-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same |
JPH02139963A (ja) * | 1988-11-21 | 1990-05-29 | Olympus Optical Co Ltd | Cmosデバイス |
JPH02172253A (ja) * | 1988-12-24 | 1990-07-03 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5386136A (en) * | 1991-05-06 | 1995-01-31 | Siliconix Incorporated | Lightly-doped drain MOSFET with improved breakdown characteristics |
US5374843A (en) * | 1991-05-06 | 1994-12-20 | Silinconix, Inc. | Lightly-doped drain MOSFET with improved breakdown characteristics |
-
1995
- 1995-05-16 DE DE19517975A patent/DE19517975B4/de not_active Expired - Fee Related
- 1995-05-17 GB GB9509964A patent/GB2291257B/en not_active Expired - Fee Related
- 1995-06-16 IT IT95MI001306A patent/IT1275763B1/it active IP Right Grant
- 1995-06-28 FR FR9507772A patent/FR2722611B1/fr not_active Expired - Fee Related
- 1995-07-06 JP JP7170709A patent/JP2954854B2/ja not_active Expired - Lifetime
-
1996
- 1996-06-10 US US08/660,716 patent/US5686754A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4240093A (en) * | 1976-12-10 | 1980-12-16 | Rca Corporation | Integrated circuit device including both N-channel and P-channel insulated gate field effect transistors |
US4561170A (en) * | 1984-07-02 | 1985-12-31 | Texas Instruments Incorporated | Method of making field-plate isolated CMOS devices |
Non-Patent Citations (1)
Title |
---|
IEEE Circuits and Devices Magazine, November 1985,S. 6-12 * |
Also Published As
Publication number | Publication date |
---|---|
ITMI951306A1 (it) | 1996-12-16 |
ITMI951306A0 (it) | 1995-06-16 |
FR2722611A1 (fr) | 1996-01-19 |
IT1275763B1 (it) | 1997-10-17 |
JPH0846059A (ja) | 1996-02-16 |
GB2291257B (en) | 1999-02-17 |
FR2722611B1 (fr) | 2000-01-07 |
GB2291257A (en) | 1996-01-17 |
DE19517975B4 (de) | 2007-02-08 |
JP2954854B2 (ja) | 1999-09-27 |
US5686754A (en) | 1997-11-11 |
GB9509964D0 (en) | 1995-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69736529T2 (de) | Halbleiteranordnung für hochspannung | |
DE19704995B4 (de) | Integrierte Hochspannungs-Leistungsschaltung | |
DE69030791T2 (de) | Integrierter VDMOS/Logikschaltkreis mit vertikalem Transistor vom Verarmungstyp und einer Zenerdiode | |
DE4110369C2 (de) | MOS-Halbleiterbauelement | |
DE69527146T2 (de) | Integriertes MOS-Bauelement mit einer Gateschutzdiode | |
DE102004022376A1 (de) | Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Auswerten des Herstellungsprozesses für eine Halbleitervorrichtung | |
DE19617358A1 (de) | Verfahren und Schaltung zur Ansteuerung von Leistungstransistoren in einer Halbbrücken-Konfiguration | |
DE3856174T2 (de) | Halbleiteranordnung mit einem isolierten vertikalen Leistungs-MOSFET. | |
DE2903534A1 (de) | Feldeffekttransistor | |
DE69325645T2 (de) | Integrierte Schutzschaltungsstruktur zum Schutz von logischen MOS-Leistungshalbleitenbauelementen von elektrostatischen Entladungen | |
DE69020316T2 (de) | MOS-Schaltkreis mit einem Gate-optimierten lateralen bipolaren Transistor. | |
DE19517975B4 (de) | CMOS-Schaltungsplättchen mit Polysilizium-Feldringstruktur | |
DE4139039C2 (de) | MOS-Halbleitervorrichtung | |
EP0550850B1 (de) | Monolithisch integrierbarer Temperatursensor für Leistungshalbleiterbauelemente und Verfahren zu dessen Herstellung | |
DE2707843B2 (de) | Schutzschaltungsanordnung für einen Feldeffekttransistor | |
EP0071916B1 (de) | Leistungs-MOS-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE69317004T2 (de) | Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium | |
DE19932959B4 (de) | Halbleitervorrichtung und diese verwendende Halbleiterschaltung | |
DE69421119T2 (de) | Thyristor mit isolierten Gate und Methode, derselben zu Betreiben | |
DE2610122A1 (de) | Dreipolige halbleiteranordnung | |
DE3686180T2 (de) | Vertikaler mos-transistor mit peripherer schaltung. | |
DE69329543T2 (de) | Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode | |
DE19647398B4 (de) | Bipolarer Transistor mit isoliertem Gate | |
DE10334780B3 (de) | Halbleiteranordnung mit einer MOSFET-Struktur und einer Zenereinrichtung sowie Verfahren zur Herstellung derselben | |
DE2030423A1 (de) | Integrierte Metall Oxid Halbleiter schaltung mit einer Schutzschaltung gegen Spannungsstoßc |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 27/092 |
|
8131 | Rejection | ||
8170 | Reinstatement of the former position | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |