DE19509786A1 - Verfahren zum Verlöten von elektronischen Bauelementen auf einer Leiterplatte - Google Patents
Verfahren zum Verlöten von elektronischen Bauelementen auf einer LeiterplatteInfo
- Publication number
- DE19509786A1 DE19509786A1 DE19509786A DE19509786A DE19509786A1 DE 19509786 A1 DE19509786 A1 DE 19509786A1 DE 19509786 A DE19509786 A DE 19509786A DE 19509786 A DE19509786 A DE 19509786A DE 19509786 A1 DE19509786 A1 DE 19509786A1
- Authority
- DE
- Germany
- Prior art keywords
- solder
- circuit board
- flux
- electronic components
- stop layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0125—Shrinkable, e.g. heat-shrinkable polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0588—Second resist used as pattern over first resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/086—Using an inert gas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Verlöten von
elektronischen Bauelementen auf einer Leiterplatte.
Um elektronische Bauelemente auf einer Leiterplatte zu
verlöten, wurde früher die sogenannte Durchsteckmontage
angewendet, bei der dünne Anschlüsse der Bauelemente,
sogenannte Beinchen, von einer Seite in Bohrungen der
Leiterplatte eingesteckt und auf der Rückseite durch
Aufbringen von Löt verbunden wurden. Dabei wurde in der
Regel das sogenannte Schwallverfahren angewendet, bei dem
das flüssige Lot in Form eines Schwalles auf die Rücksei
te der Leiterplatte aufgebracht wird. Nachteilig ist bei
diesem Verfahren, daß die Leiterplatte dabei nur einsei
tig bestückt werden kann und daß das Durchstecken der
Beinchen der Bauelemente einen hohen Arbeitsaufwand
erfordert.
In Weiterentwicklung des genannten Verfahrens ist die
sogenannte Oberflächenmontage entwickelt worden, bei der
die Bauelemente auf der Oberfläche der Leiterplatte
angeordnet und verlötet werden, ohne die Leiterplatte zu
durchdringen. Somit ist eine beidseitige Bestückung der
Leiterplatte möglich. Auch hierbei kann das Lot in dem
Schwallverfahren aufgebracht werden, jedoch wird üb
licherweise die sogenannte Reflow-Technik angewandt.
Dabei wird Lot in Form von Lotpaste aufgebracht, die
einen Kleberzusatz enthält und somit gleichzeitig zum
Fixieren des anzulötenden Bauelementes dienen kann.
Darüber hinaus enthält die Lotpaste einen Flußmittelzu
satz, der notwendig ist, um die Oberflächen-Oxidation der
zu verbindenden Stellen aufzuheben. Die Lotpaste muß in
einem vorbestimmten Raster auf die Oberfläche der Leiter
platte aufgebracht werden, was in der Regel durch ein
Druckverfahren, insbesondere ein Siebdruckverfahren
erfolgt. Die zu verbindenden Bauelemente werden nach
Aufbringen des Lotpastenrasters in die Lotpaste einge
setzt und in dieser durch den Kleberanteil fixierten Lage
in einen Ofen eingefahren, in dem die Lotpaste, d. h. das
Lot schmilzt und die Bauelemente mit der Leiterplatte
verbindet.
Es hat sich gezeigt, daß das genannte Verfahren sehr
aufwendig und somit kostenintensiv ist, da für die Lot
paste eine komplizierte Temperatursteuerung notwendig ist
und der Siebdruckvorgang sowohl hinsichtlich der Posi
tioniergenauigkeit der Lotpaste auf der Leiterplatte als
auch hinsichtlich einer eventuellen teilweisen Ver
stopfung des Siebes sehr anfällig ist, was zu Lötfehlern
führen kann. Darüber hinaus sind die Rasterabstände der
Anschlüsse bei der Verwendung von Lotpaste auf minimal
0,5 mm bis 0,6 mm beschränkt, was in vielen Fällen den
Anforderungen an Miniaturisierung nicht entspricht.
Gemäß einem weiteren Verfahren werden auf der Leiterplat
te sogenannte Festlotdepots vorgefertigt, die beim Löt
vorgang aktiviert werden. Auf einer Trägerplatte der
Leiterplatte wird eine Lötstoppmaske angeordnet, die die
Bereiche abdeckt, die nicht verlötet werden sollen. In
den Aussparungen der Lötstoppmaske befinden sich massive
Lotdepots, die plan sind und bündig mit der Oberseite der
Lötstoppmaske abschließen. Aufgrund des Lotdepots kann
bei diesem Verfahren auf die Lotpaste verzichtet werden.
Auf die derart vorbereitete Leiterplatte wird eine Fluß
mittelpaste mit einem Kleberzusatz aufgebracht, wobei das
Flußmittel die Oberflächen-Oxidation der zu verbindenden
Bereiche aufheben soll, während der Kleberzusatz der
Fixierung der elektronischen Bauelemente während des
eigentlichen Lötvorgangs dient. Beim Erhitzen über den
Schmelzpunkt verformen sich die Lotdepots zu nach oben
vorstehenden Lotbuckeln, die die Lötstoppmaske überstei
gen und mit den darüber angeordneten Anschlüssen der
elektronischen Bauelemente in Kontakt kommen, wodurch die
Verbindung hergestellt ist. Die Flußmittelpaste muß beim
Leiterplattenhersteller aufgedruckt und zur Bewahrung
einer ausreichenden Klebkraft mit einem Staubschutz
versehen werden. Dies ist aufwendig und teuer. Darüber
hinaus hat sich gezeigt, daß nach dem Lötvorgang häufig
unerwünschte Rückstände an Flußmittelpaste auf der Lei
terplatte verbleiben, die zu Funktionsstörungen führen
können, da sie korrosiv sind.
Bei einem alternativen Verfahren ist es bekannt, die mit
elektronischen Bauelementen bestückte Leiterplatte einer
Plasmabehandlung zu unterziehen, um auf diese Weise
flußmittelfrei Löten zu können. Jedoch sind die Anlagen
zur Durchführung dieses Verfahrens sehr teuer.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren
der genannten Art zu schaffen, mit dem elektronische
Bauelemente auf einer Leiterplatte in einfacher und
kostengünstiger Weise verlötet werden können.
Diese Aufgabe wird erfindungsgemäß mit einem Verfahren
zum Verlöten von elektronischen Bauelementen auf einer
Leiterplatte gelöst, die eine Trägerplatte aufweist, die
auf zumindest einer Oberfläche mit einer maskenartigen
Lötstoppschicht und in Zwischenräumen der Lötstoppschicht
mit Lotdepots versehen ist. An vorbestimmten Stellen wird
auf der Lötstoppschicht ein Kleber aufgebracht, mittels
dessen ein anschließend zugeführtes elektronisches Bau
element derart auf der Leiterplatte fixiert wird, daß
seine Anschlüsse über zugeordneten Lotdepots angeordnet
sind. Anschließend wird ein im wesentlichen feststoff
freies Flußmittel in flüssiger Form vollflächig auf die
Leiterplatte aufgebracht und vorzugsweise aufgesprüht,
woraufhin die derart vorbereitete und bestückte Leiter
platte einer Wärmebehandlung, beispielsweise in einem
Ofen, unterzogen wird. Infolge der Wärmebehandlung
schmilzt das Lot der Lotdepots auf und verbindet sich
unter Bildung der oben genannten Lotbuckel mit den dar
über liegenden Anschlüssen der elektronischen Bauteile.
Gleichzeitig zersetzt sich das überflüssige Flußmittel im
wesentlichen vollständig und rückstandsfrei, da Binder-
und insbesondere Kleberanteile in ihm nicht enthalten
sind.
Mit dem erfindungsgemäßen Verfahren kann somit auf die
Verwendung einer Lotpaste oder einer Flußmittelpaste
verzichtet werden, so daß auch die mit diesen Pasten
einhergehenden Druckvorgänge nicht mehr notwendig sind.
Das Flußmittel kann in flüssiger Form vollflächig auf die
gesamte Leiterplatte aufgesprüht werden, so daß eine
selektive Aufbringung wie bei einer Paste überflüssig
ist. Auf diese Weise läßt sich eine wesentliche Verein
fachung des Verfahrens erreichen. Aufgrund der Zersetzung
des überflüssigen Flußmittels infolge der Wärmebehandlung
kann eine Oberflächenreinheit der fertigen Leiterplatte
erreicht werden, wie sie bei den bekannten Reflow-Verfah
ren bisher unbekannt ist.
Als Kleber zur Fixierung der elektronischen Bauelemente
auf der Leiterplatte kann ein handelsüblicher, bekannter
Kleber verwendet werden, wobei eine thermische Aushärtung
des Klebers nicht notwendig ist.
Durch Steuerung der Auftragsmenge bzw. der Art des auf zu
bringenden Flußmittels kann die Flußmittelwirkung je nach
Anwendungsfall variiert werden.
Das erfindungsgemäße Verfahren kann zur einseitigen oder
zweiseitigen Bestückung einer Leiterplatte verwendet
werden. Im letztgenannten Fall wird die Leiterplatte nach
dem Fixieren der elektronischen Bauelemente auf ihrer
ersten Oberfläche gewendet und anschließend auch auf
ihrer zweiten Oberfläche mit elektronischen Bauelementen
bestückt. Dabei wird das Flußmittel anschließend beidsei
tig vollflächig beispielsweise mit Hilfe eines sogenann
ten Doppel-Sprühfluxers aufgebracht.
In den meisten Fällen dürfte es ausreichen, daß Flußmit
tel im wesentlichen senkrecht zur Plattenebene der Lei
terplatten aufzusprühen, was insbesondere bei einem
Durchlaufverfahren in einfacher und kostengünstiger Weise
zu erreichen ist. Bei Verwendung von elektronischen
Bauelementen der sogenannten BGA-Art (Ball Grid Array),
die auf ihrer Unterseite mit den Anschlüssen versehen
sind, ist es vorteilhaft, zusätzlich oder alternativ das
Flußmittel im wesentlichen parallel zur Plattenebene der
Leiterplatte, d. h. insbesondere horizontal aufzusprühen,
so daß auch in die Bereich unterhalb der Bauelemente
ausreichend Flußmittel gelangt.
Als besonders vorteilhaft hat es sich erwiesen, wenn der
Kleber einen negativen Wärmeausdehnungskoeffizienten
besitzt. Wenn die elektronischen Bauteile mit Hilfe des
Klebers mit ihren Anschlüssen oberhalb der zugeordneten
Festlotdepots angeordnet sind und die Leiterplatte bei
der beschriebenen Wärmebehandlung erwärmt wird, zieht
sich ein Kleber mit negativem Wärmeausdehnungskoeffizien
ten zusammen, so daß das elektronische Bauteil mit
seinen Anschlüssen auf die Festlotdepots zubewegt wird,
wodurch sich eine wesentliche Verbesserung der Lötquali
tät erreichen läßt.
Als Lötstoppschicht auf der Trägerplatte der Leiterplatte
können in bekannter Ausgestaltung entweder eine Lötstopp
folie oder ein Lötstopplack Verwendung finden.
In Weiterbildung der Erfindung ist vorgesehen, daß das
Verfahren in einer Schutzgasumgebung durchgeführt wird,
wodurch sich eine Verbesserung des Benetzungsverhaltens
erzielen läßt.
Weitere Einzelheiten und Merkmale der Erfindung sind aus
der folgenden Beschreibung eines Ausführungsbeispiels
unter Bezugnahme auf die Zeichnung ersichtlich. Es
zeigen:
Fig. 1, 2, 3, 4, 5 und 6 die einzelnen Phasen des erfin
dungsgemäßen Verfahrens und
Fig. 7 ein abgewandeltes Ausführungsbei
spiel des Verfahrens.
Gemäß Fig. 1 besteht eine vorgefertigte Leiterplatte 10
aus einer Trägerplatte 11, die beidseitig mit einer
maskenartigen Lötstoppschicht 12 versehen ist, die als
Folie oder als Lack aufgebracht werden kann. In der
Lötstoppschicht 12 sind Ausnehmungen 12a ausgebildet, in
denen in bekannter Weise massive Lotdepots 13 angelegt
sind, die auf ihrer Außenseite plan sind und im wesent
lichen bündig mit der Oberfläche der Lötstoppschicht 12
verlaufen.
Wie in Fig. 2 dargestellt ist, wird auf die vorbereitete
Leiterplatte 10 im Bereich von ausgewählten Lotdepots 13
auf die Lötstopschicht 12 ein Kleber 14 oberseitig aufge
bracht, wobei es sich vorzugsweise um einen Kleber mit
einem negativen Wärmeausdehnungskoeffizienten handelt.
Anschließend wird gemäß Fig. 3 ein elektronisches Bau
teil 20 zugeführt und mit Hilfe des Klebers 14 derart auf
der Leiterplatte 10 bzw. der Lötstoppschicht 12 fixiert,
daß Anschlüsse 21 des Bauteils 20 oberhalb der Lotdepots
13 angeordnet sind.
Um auch die andere Oberfläche der Leiterplatte 10 be
stücken zu können, wird die Leiterplatte anschließend
gewendet und in vorgenannter Weise wird auf der Oberseite
ein weiteres elektronisches Bauteil 22 mittels eines
Klebpunktes derart fixiert, daß die als Beinchen ausge
stalteten Anschlüsse 23 oberhalb der zugeordneten Lotde
pots 13 liegen.
Gemäß Fig. 5 wird anschließend auf die bestückte Leiter
platte beidseitig vollflächig ein Flußmittel 15 aufge
sprüht, wobei die Sprührichtung im wesentlichen senkrecht
zur Plattenebene der Leiterplatte 10 verläuft, wie durch
die Pfeile in Fig. 5 angeordnet ist. Auf diese Weise
kann in den meisten Anwendungsfällen eine gleichmäßige
Flußmittelverteilung erreicht werden. Das Flußmittel ist
feststoffrei und enthält insbesondere keine Kleberantei
le.
Nach dem Aufsprühen des Flußmittels wird die bestückte
und vorbereitete Leiterplatte 10 einer Wärmebehandlung 16
(siehe Fig. 6) ausgesetzt, bei der das in den Lotdepots
13 befindliche Lot aufschmilzt und einen sogenannten
Lotbuckel bildet, der über die Oberfläche der Lötstopp
schicht 12 vorsteht und somit eine Verbindung mit den
Anschlüssen 21 bzw. 23 der elektronischen Bauteile 20 bzw.
22 eingeht. Darüber hinaus zieht sich der Kleber 14
aufgrund seines negativen Wärmeausdehnungskoeffizienten
zusammen, wodurch die elektronischen Bauteile 20 bzw. 22
auf die Leiterplatte gezogen werden. Das Flußmittel 15
zersetzt sich infolge der Wärmebehandlung vollständig und
rückstandsfrei, so daß eine sehr hohe Oberflächenreinheit
für die fertige Leiterplatte erreicht werden kann.
In Fig. 7 ist eine Abwandlung des erfindungsgemäßen
Verfahrens dargestellt, wobei als elektronisches Bauteil
24 ein großflächiger Chip dargestellt ist, der auf seiner
Unterseite, die der Leiterplatte 10 zugewandt ist, mit
Anschlüssen 25 versehen ist. Der Chip 24 ist in genannter
Weise mittels eines Klebers 14 auf der Lötstoppschicht 12
fixiert. Damit auch in die Bereiche unterhalb des Chips,
d. h. die zu verlötenden Abschnitte ausreichend Flußmittel
gelangt, wird bei diesem Ausführungsbeispiel das Flußmit
tel 15 im wesentlichen parallel zur Plattenebene, d. h.
horizontal aufgesprüht. Auch hierbei wird nach Aufsprühen
des Flußmittels 15 eine Wärmebehandlung durchgeführt, mit
der das Lot der Lotdepots 13 aufschmilzt und sich mit den
Anschlüssen 25 verbindet, wobei überflüssiges Flußmittel
sich vollständig und rückstandsfrei zersetzt.
Claims (7)
1. Verfahren zum Verlöten von elektronischen Bauelemen
ten auf einer Leiterplatte (10), die eine Träger
platte (11) aufweist, die auf zumindest einer Ober
fläche mit einer maskenartigen Lötstoppschicht (12)
und in Zwischenräumen der Lötstoppschicht (12) mit
Lotdepots (13) versehen ist, wobei an einer vorbe
stimmten Stelle auf der Lötstoppschicht (12) ein
Kleber (14) aufgebracht wird, mittels dessen ein
anschließend zugeführtes elektronisches Bauelement
(20; 22; 24) derart fixiert wird, daß seine An
schlüsse (21; 23; 25) über zugeordneten Lotdepots
(13) angeordnet sind, woraufhin ein im wesentlichen
feststoff-freies Flußmittel (15) in flüssiger Form
vollflächig auf die Leiterplatte (10) aufgebracht
und die derart vorbereitete und bestückte Leiter
platte (10) einer Wärmebehandlung (16) unterzogen
wird, bei der das Lot der Lotdepots (13) aufschmilzt
und sich mit den Anschlüssen (21; 23; 25) verbindet
sowie überflüssiges Flußmittel sich im wesentlichen
vollständig zersetzt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Leiterplatte (10) nach dem Fixieren der
elektronischen Bauelemente (20) auf ihrer einen
Oberfläche gewendet und anschließend auch auf ihrer
anderen Oberfläche mit elektronischen Bauelementen
(22) bestückt wird, woraufhin das Flußmittel (15)
beidseitig aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn
zeichnet, daß das Flußmittel (15) auf die bestückte
Leiterplatte (10) aufgesprüht wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet,
daß das Flußmittel (15) im wesentlichen senkrecht
und/oder im wesentlichen parallel zur Plattenebene
der Leiterplatte (10) aufgesprüht wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß der Kleber (14) einen negativen
Wärmeausdehnungskoeffizienten besitzt.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß die Lötstoppschicht (12) von
einer Lötstoppfolie oder einem Lötstopplack gebildet
ist.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch
gekennzeichnet, daß das Verfahren in Schutzgasumge
bung durchgeführt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19509786A DE19509786A1 (de) | 1995-03-17 | 1995-03-17 | Verfahren zum Verlöten von elektronischen Bauelementen auf einer Leiterplatte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19509786A DE19509786A1 (de) | 1995-03-17 | 1995-03-17 | Verfahren zum Verlöten von elektronischen Bauelementen auf einer Leiterplatte |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19509786A1 true DE19509786A1 (de) | 1996-09-19 |
Family
ID=7757002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19509786A Withdrawn DE19509786A1 (de) | 1995-03-17 | 1995-03-17 | Verfahren zum Verlöten von elektronischen Bauelementen auf einer Leiterplatte |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19509786A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19652238A1 (de) * | 1996-12-16 | 1998-06-18 | Leonhardy Gmbh | Mechanisch beanspruchtes Bauelement für die Oberflächenmontage |
EP0883332A1 (de) * | 1997-06-04 | 1998-12-09 | Robert Bosch Gmbh | Steuergerät |
DE102016105055A1 (de) * | 2016-03-18 | 2017-09-21 | Turck Holding Gmbh | Verfahren zur Herstellung von mischbestückten Leiterplatten sowie Mittel zur Durchführung des Verfahrens |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3328342A1 (de) * | 1983-07-01 | 1985-01-03 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zum einloeten von chipbauelementen auf leiterplatten |
US4963425A (en) * | 1985-03-05 | 1990-10-16 | Unisys Corporation | Printed wiring board substrate for surface mounted components |
DE4126913A1 (de) * | 1991-08-14 | 1993-02-18 | Siemens Ag | Verfahren zum beloten und montieren von leiterplatten mit bauelementen |
-
1995
- 1995-03-17 DE DE19509786A patent/DE19509786A1/de not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3328342A1 (de) * | 1983-07-01 | 1985-01-03 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zum einloeten von chipbauelementen auf leiterplatten |
US4963425A (en) * | 1985-03-05 | 1990-10-16 | Unisys Corporation | Printed wiring board substrate for surface mounted components |
DE4126913A1 (de) * | 1991-08-14 | 1993-02-18 | Siemens Ag | Verfahren zum beloten und montieren von leiterplatten mit bauelementen |
Non-Patent Citations (3)
Title |
---|
INSPEC: Ref. 87:2891364 * |
MAIWALD,Werner: SIPAD-Technologie ermöglicht SMD-Montage ohne Lotpaste. In: Components 30, 1992, H.4, S.143-146 * |
Ref. 94:4592020 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19652238A1 (de) * | 1996-12-16 | 1998-06-18 | Leonhardy Gmbh | Mechanisch beanspruchtes Bauelement für die Oberflächenmontage |
EP0883332A1 (de) * | 1997-06-04 | 1998-12-09 | Robert Bosch Gmbh | Steuergerät |
DE102016105055A1 (de) * | 2016-03-18 | 2017-09-21 | Turck Holding Gmbh | Verfahren zur Herstellung von mischbestückten Leiterplatten sowie Mittel zur Durchführung des Verfahrens |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0528350B1 (de) | Verfahren zum Beloten und Montieren von Leiterplatten mit Bauelementen | |
DE3790315C2 (de) | ||
DE2852753C3 (de) | Verfahren zum Befestigen von Bauelementen mit flächigen Anschlußkontakten auf einer Leiterplatte und Schablone zur Durchführung des Verfahrens | |
DE19736962A1 (de) | Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben | |
DE10111718A1 (de) | Elektronisches Schaltungsbauteil | |
DE102015107724B4 (de) | Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil | |
EP2361001A1 (de) | Lötmaske für Wellenlötverfahren und Verfahren zum Selektivlöten einzelner Bauteile einer Leiterplatte in einem Wellenlöt-Automaten | |
AT516750B1 (de) | Verfahren zur Voidreduktion in Lötstellen | |
DE10194457B4 (de) | System und Verfahren zum Anbringen elektronischer Komponenten auf flexiblen Substraten | |
DE602004009982T2 (de) | Metallschablone und Verfahren zum Drucken von bleifreier Lötpaste mit derselben | |
DE4341867A1 (de) | Verfahren zum Drucken eines Verbindungsmittels | |
DE60213173T2 (de) | Verfahren zum Herstellen von Aufbauanordnungen ohne Verminderung von Bindekraft von elektronischen Teilen durch Trennung von niederfesten/niedrig schmelzenden Legierungen | |
DE102006035528A1 (de) | Verfahren und Wellenlötanlage zum Löten von Bauteilen auf Ober- und Unterseite einer Leiterplatte | |
DE19509786A1 (de) | Verfahren zum Verlöten von elektronischen Bauelementen auf einer Leiterplatte | |
EP0594041A1 (de) | Befestigung einer Abschirmung mit einer Leiterplatte | |
DE3510000C2 (de) | ||
DE3936955C1 (en) | Plasma treating conductor plates for electronic elements - with process gas e.g. oxygen, hydrogen, fluoro-(chloro)-hydrocarbon, etc. before soldering | |
DE3445625A1 (de) | Verfahren zum loeten einer beidseitig mit smd-bauelementen bestueckten leiterbahnenplatine und eine nach diesem verfahren geloetete platine | |
WO2005101932A1 (de) | Verfahren zum reflow-löten | |
DE19807279C2 (de) | Verfahren zum Herstellen eines elektronischen Bauelementes | |
DE4204882C2 (de) | Vorrichtung und Verfahren zum Bestücken von oberflächenmontierbaren Bauelementen mit kleinen Kontaktabständen | |
DE3342279C1 (de) | Lötverfahren und Einrichtung zur Durchführung des Verfahrens | |
DE102005043279A1 (de) | Leiterplatte und Verfahren zur Lötung von SMD-Bauteilen in einem Reflow-Lötofen und anschließender selektiver Lötung von wenigstens einem bedrahteten Bauteil | |
DE19719177C1 (de) | Verfahren und Einrichtung zum Wiederaufbringen von Lotkügelchen auf BGA-Bauteile | |
DE102004023688B4 (de) | Verfahren zur Bestückung einer flexiblen Leiterplatte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8139 | Disposal/non-payment of the annual fee |