[go: up one dir, main page]

DE1948052B2 - Feldeffekt Transistor - Google Patents

Feldeffekt Transistor

Info

Publication number
DE1948052B2
DE1948052B2 DE1948052A DE1948052A DE1948052B2 DE 1948052 B2 DE1948052 B2 DE 1948052B2 DE 1948052 A DE1948052 A DE 1948052A DE 1948052 A DE1948052 A DE 1948052A DE 1948052 B2 DE1948052 B2 DE 1948052B2
Authority
DE
Germany
Prior art keywords
source
drain
substrate
field effect
protective ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1948052A
Other languages
English (en)
Other versions
DE1948052C3 (de
DE1948052A1 (de
Inventor
Dale Laverne Lincolndale Critchlow
Stanley Everett Granite Springs Schuster
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1948052A1 publication Critical patent/DE1948052A1/de
Publication of DE1948052B2 publication Critical patent/DE1948052B2/de
Application granted granted Critical
Publication of DE1948052C3 publication Critical patent/DE1948052C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft einen Feldeffekt-Transistor, bestehend aus einem Halbleitersubstrat eines ersten und zwei in die Substratoberfläche eingebrachten, Source und Drain bildenden Zonen eines zweiten Leitungstyps, einer über dem Stromkanal isoliert aufgebrachten Gate-Elektrode und aus einer die Substratoberfläche bedeckenden und darin eine Inversionsschicht hervorrufenden Isolationsschicht, bei dem Source und Drain von einer gleichfalls in die Substratoberfläche eingebrachten, als Schutzring dienenden Zone umgeben sind.
Es ist bekannt, daß an Oberflächen von Halbleitern infolge von elektrischen Ladungen in einer die Oberfläche des Halbleiters bedeckenden Isolationsschicht eine Inversion, d. h. eine Umwandlung von r- zu p-Leitung, oder umgekehrt, erfolgen kann. Beispielsweise bewirkt eine Isolationsschicht aus Siliziumdioxyd auf einem p-leitenden Siliziumsubstrat eine Inversion der Substratoberfläche zur η-Leitung. In ähnlicher Weise hat eine Isolationsschicht aus Aluminiurnoxyd auf einem η-leitenden Siliziumsubstrat zur Folge, daß in der nächsten Nachbarschaft der Oberfläche eine Um-Wandlung von n- zu p-Leitung eintritt.
Es sind verschiedene Mittel und Wege bekannt, den Inversionseffekt an der Oberfläche von Halbleitern auszuschalten.
So ist beispielsweise aus der USA.-Patentschrift
ίο 3 400 383 ein Feldeffekt-Transistor bekannt, bei dem die einem ersten Leitungstyp angehörenden, die Drain und Source bildenden Zonen von einer gleichfalls in die Substratoberfläche eingebrachten, als Schutzring dienenden Zone des zweiten Leitungstyps umgeben sind.
Diese Methode, nämlich eine zusätzliche Zone des zur Inversionsschicht entgegengesetzten Leitungstyps in die Oberfläche einzudiffundieren, um so eine Inversionsschicht zu verhindern, ist nachteilig, da ein zusätzlicher Diffusionsschritt erforderlich ist. Dieser Nachteil ist besonders bei der Herstellung von Feldeffekt-Transistoren schwerwiegend, da hier auf das einfache, lediglich einen Diffusionsprozeß für Zonen eines Leitungstyps erfordernde Herstellungsverfahren
»5 Wert gelegt wird.
Bei einem anderen Vorschlag werden auf bestimmte Oberflächenteile der das Halbleitersubstrat bedeckenden Isolationsschicht Metallschichten aufgebracht, die beim Anlegen geeigneter Potentiale die in ihrer Umgebung liegenden Inversionsschichten beeinflussen. Hierbei erweist es sich als nachteilig, daß die aufgebrachten metallischen Zonen Leitungsführungsschwierigkeiten und unerwünschte kapazitive Effekte mit sich bringen.
Insbesondere bei aus Silizium hergestellten Feldeffekt-Transistoren des Verarmungstyps mit n-leitenden Zonen als Source und Drain wirft die Inversion außerordentlich schwierige Probleme auf, da hier die Oberflächen-Leckströme in der Inversionsschicht an
4" der Grenzschicht zwischen Halbleiter und Isolationsschicht besonders ausgeprägt sind.
Es ist die Aufgabe der Erfindung, einen Feldeffekt-Transsitoraufbau anzugeben, bei dem die störende Wirkung der an der Grenzschicht zwischen Halbleiter und Isolationsschicht auftretenden Inversionsschicht ganz oder zumindest weitgehend ausgeschaltet wird, und zwar ohne daß das Herstellungsverfahren umständlicher gestaltet werden müßte.
Diese Aufgabe wird gemäß der Erfindung für einen Feldeffekt-Transistor, bestehend aus einem Halbleitersubstrat eines ersten, zwei in die Substratoberfläche eingebrachten. Source und Drain bildenden Zonen eines zweiten Leitungstyps und einer einen Schutzring bildenden Zone, dadurch gelöst, da3 die als Schutzring ausgebildete Zone vom gleichen Leitungstyp wie Source und Drain ist, daß eine eine Inversionsschicht des zweiten Leitungstyps bildende Isolationsschicht verwendet ist und daß an Schutzring und Substrat Potentiale angelegt sind, die im Gebiet zwischen Schutzring einerseits und Source und Drain andererseits eine Verarmungszone entstehen lassen. Der Vorteil dieses Transistoraufbaus besteht im wesentlichen darin, daß störende Oberflächen-Leckströme oder Kurzschlüsse auf einfache Weise verhindert werden.
*5 Ein besonders vorteilhafter Feldefl'ekt-Transistoraufbau ergibt sich dadurch, daß das Substrat aus pleitendem Silizium, Source, Drain und Schutzring aus η-leitenden Zonen und die Isolationsschicht aus SiIi-
ziumdioxyd besteht und daß Source, Drain und Schutzring auf einem gegenüber dem Substrat positiven Potential liegen.
Ein weiterer vorteilhafter Aufbau besteht darin, daß das Substrat aus η-leitendem Silizium, Source, Drain und Schutzring aus p-leitenden Zonen und die Isolationsschicht aus Aluminiumoxyd besteht und daß Source, Drain und Schutzring auf einem gegenüber dem Substrat negativen Potential liegen.
Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus der nachstehenden Beschreibung des in der Zeichnung dargestellten Ausführungsbeispiels. Es zeigt
Fig. 1 schematische Schnittansichten eines erfindungsgemäßen Feldeffeki-Transistors in verschiedenen Herstellungsstufen,
Fig. 2 eine schematische Schnittansicht des erfindungsgemäßen Feldeffekt-Transistors im fertigen Zustand,
Fig. 3 den Anstieg des Stromes / zwischen Source und Drain mit steigendem, oberhalb eines Schwellwertes VscMnue liegendem Potential Va an der Oaie-Elektrode und
Fig. 4 die Erhöhung des eine Oberflächenleitung zum geeigneten vorgespannten Schutzring bewirkenden Schwellwertes VSrhu.enr in Abhängigkeit vom an das Substrat angelegten Potential VSubtmi ■
Herstellungsstufe A in Fig. 1 zeigt im Querschnitt ein p-ieitendes Halbleitersubstrat 10. Das Substrat 10 besteht im betrachteten Ausführungsbeispiel aus SiIizium mit einem spezifischen Widerstand von etwa 2 Ω cm. Das Substrat 10 w<"st beispielsweise eine Dicke von 200 μΐη auf.
In der Herstellungsstufe B wird die Oberfläche des Substrats mit einer isolierenden Siliziumdioxydschidu 12 beschichtet, deren Dicke etwa 5000 A beträgt. Diese Schicht dient sowohl als Diffusionsmaske als auch als Isolationsschicht zwischen den auf ihrer Oberfläche angeordneten metallischen Leitern, die über in dieser Schicht vorhandene Fenster die Verbindung zu den Halbleiterzonep des Substrat 10 herstellen.
In Stufe C sind die in bekannter Maskierungs- und Ätztechnik in der Isolationsschicht 12 erzeugten Fenster 14 dargestellt. An Stelle von Siliziumdioxyd kann für die Isolationsschicht auch Siliziumnitrit, Aluminiumoxyd usw. verwendet werden. In Abhängigkeit vom gewählten Material muß für die Herstellung der Fenster 14 lediglich ein geeignetes Ätzmittel ausgewähk werden.
In Stufe D ist eine Diffusion durchgeführt, bei der die die Source und Drain des Feldeffekt-Transistors definierenden η+-leitenden Zonen 16 und 18 im Substrat gebildet werden, !n diesem Diffusionsschritt wird gleichzeitig ein aus einer η+-leitenden Zone gebildeter Schutzring 20 hergesh'lt, der Source und Drain 16 und 18 umgibt. Bei diesem DiffusionsschriU werden als Dotierungsmittel beispielsweise Arsen oder Phosphor verwendet, und die Störstellendiehte beträgi vorzugsweise IO19 bis 10-° Störstellen/cm11. Die "Diffusionstiefe liegt im Bereich von 2 bis 4 μήκη. Die Länge der Strombahn, also die Entfernung /.wischen Source und Drain, beträgt vorzugsweise 3 bis 50 μινπιι.
In der Herstellungsstufe E sind Source 16 und Drain 18 in einem Metallisierungsprozeü mit ohmschen Kontakten 22 und 24 \ ersehen, wobei vorzugsweise die bereits in der Isolationsschicht 12 anfangs gebildete!) Fenster verwendet werden. Selbstverständlich muß unter Umständen vor der Metallisierung in cinuni erneuten Maskierungs- und Ätzprozeß die Oxydschicht im Bereich der Fenster 14 entfernt werden, die sich während des Diffusionsprozesses bilden kann. Die Dicke der Isolationsschicht im Bereich des Stromkanals zwischen Source 16 und Drain 18 wird vor der Metallisierung und Kontaktierung der Halbleiterzonen in einem zusätzlichen Maskierungs- und Ätzprozeß vei mindert. Anschließend wird die Torelektrode 26 aufgebracht. Gleichzeitig mit der Bildung der Kontakte 22, 24 und der Gate-Elektrode 26 wird der im betrachteten Ausführungsbeispiel kreisringförmige Kontakt 28 zum Schutzring 20 hergestellt. In entsprechender Weise wird ein ohmscher Kontakt 30 zum p-leitenden Substrat 10 hergestellt. Als Kontaktmaterial wird vorzugsweise Aluminium verwendet, die Verwendung anderer Metalle ist jedoch auch möglich. Beispielsweise kann als Kontaktmaterial Platin verwendet werden, das Platinsilizide bildet. Stufe E der Fig. I zeigt die fertige Struktur des Feldeffekt-Transistors.
In Fig. 2 ist der in den Ansprüchen gekennzeichnete Feldeffekt-Transistor an geeignet Spannungen gelegt Die einzelnen Elemente der Struktur tragen die gleichen Bezeichnungen wie in der Darstellung gemäß Fig. 1. An die Gate-Elektrode 26 ist eine Spannung 4- V angelegt, so daß sich zwischen Source 16 und Drain 18 ein Stromkanal ausbildet und der Feldeffekt-Transistor eingeschaltet wird. Dieser Zustand ist in der Darstellung gemäß Fig. 2 durch einen sich in der Ein-Stellung befindlichen Schalter wiedergegeben, der mit der Spannung -t- V verbunden ist. D'e Aus-Stellung dieses Schalters ist gestrichelt dargestellt, wobei eine Verbindung zu Masse oder einer negativen Spannung hergestellt wird. Source 16 und Schutzring 20 sind mit Masse verbunden, während Drain 18 an einer positiven Spannung · V liegt. Das p-leitende Substrat 10 liegt über dem Ko takt30 an einer negativen Spannung— V, Werden die angegebenen Spannungen angelegt und
befindet sich der Schalter an der Gate-Elektrode in der Ein-Stellung, so bildet sich der Strotnkanai zwischen Source und Drain aus. Außerdem zeigt es sich, daß im Halbleiterbereich zwischen dem Schutzring 20 und Source 16 und Drain 18 eine Verarmung an Ladungsträgern eintritt. Diese Ladungsträgerverarmung verhindert Leckströme oder Kurzschlüsse. Daraus folgt, daß durch geladene Teile der Isolationsschicht auf der Halbleiteroberfläche zwischen Schutzring 20 und Source 16 bzw. Drain 18 bedingte Feldeffekt-Transistorwirkungen in hohem Maße unterdrückt und
5" damit ein Stromfluß in diesem Bereich verhindert wird. Die in Fig. 3 dargestellte Kennlinie 34 zeigt die Abhäng,gkeit des Stromes I von einem oberhalb eines den Ein-Zustand des Feldeffekt-Transistors bewirkenden Schwellwertes VSchw<.Ue liegenden Potential Va an der Gate-Elektrode. Der Strom / nimmt beginnend vom Wert 0 mit steigendem Potential V0 an der Gate-Elektrode zu. Geladene Teile der Isolationsschicht 32 wirken ähnlich wie eine Gate-Elektrode und können Überflächenströme zwischen dem Schutzring 20 und Source 16 bzw. Drain 18 bewirken, wenn ein bestimmter Sehwellwcrt des durch die geladenen Teile der Isolationsschicht 32 entstandenen Potentials überschritten wird.
Wie der Kennlinie 36 der Fig. 4 /ti entnehmen ist, steigt der Schwellwert Vseimriu. hei dem eine geladene Isolationsschicht 32 eine Oberilachenleitung zwischen dem Schutzring 20 und Source 16 bzw. Drain 18 bewirkt, mit steigendem, an das Substrat angelegtem und
zum Potential des Schutzringes entgegengesetztem Potential VSubslTal an. Daraus ist zu ersehen, daß durch Verwendung eines Schutzringes 20 und geeigneter Potentiale der genannte Schwellwert so erhöht werden kann, daß die Isolationsschicht 32 infolge ihrer natürlichen Ladung keine Leckströme an der Oberfläche des Feldeffekt-Transistors hervorrufen kann.
Beim hier betrachteten Ausführungsbeispiel bestehen Source, Drain und Schutzring aus diffundierten Zonen, diese Zonen können in bekannter Wiese auch aus Epitaxiezonen aufgebaut werden. Es ist auch darauf hinzuweisen, daß auch ein erfindungsgemäßer Feldeffekt-Transistor mit entsprechenden Zonen entgegengesetzter Leitfähigkeitstypen aufgebaut werden kann. Schließlich ist die Erfindung auch anwendbar, wenn an Stelle der im Ausführungsbeispiel verwendeten Isolationsschicht aus Siliziumdioxyd eine solche aus beispielsweise Aluminiumoxyd verwendet wird, die eine negative Aufladung und damit eine Inversionsschicht entgegengesetzter Leitfähigkeit hervorruft.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Feldeffekt-Transistor, bestehend aus einem Halbleitersubstrat eines ersten und zwei in die Substratoberfläche eingebrachten, Source und Drain bildenden Zonen eines zweiten Leitungstyps, einer über dem Stromkanal isoliert aufgebrachten Gate-Elektrode und aus einer die Substratoberfläche bedeckenden und darin eine Inversionsschicht hervorrufenden Isolationsschicht, bei dem Source und Drain von einer gleichfalls in die Substratoberfläche eingebrachten, als Schutzring dienenden Zone umgeben sind, dadurch gekennzeichnet, daß die als Schutzring (20) ausgebildete Zone vom gleichen Leitungstyp wie Source (16) und Drain (18) ist, daß eine eine Inversionsschicht des zweiten Leitungstyps bildende Isolationsschicht (32) verwendet ist und daß an Schutzring (20) und Substrat (10) Potentiale angelegt sind, die im Gebiet zwischen Schutzring (20) einerseits und Source (16) und Darin (18) andererseits eine Verarmungszone entstehen lassen.
2. Feldeffekt-Transistor nach Anspruch I, dadurch gekennzeichnet, daß das Substrat aus p-leitendem Silizium, Source, Drain und Schutzring aus η-leitenden Zonen und die Isolationsschicht aus Siliziumdioxyd besteht und daß Source, Drain und Schutzring auf einem gegenüber dem Substrat positiven Potential liegen.
3. Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat aus n-leitendem Silizium. Source, Drain und Schutzring aus p-leitenden Zonen und die Isolationsschicht aus Aluminiumoxyd besteht und daß Source, Drain und Schutzring auf einem gegenüber dem Substrat negativen Potential liegen.
4. Feldeffekt-Transistor nach Anspruch 2, dadurch gekennzeichnet, daß Source und Schutzring auf Masse-Potential, Gate-Elektrode und Drain auf positivem Potential und das Substrat auf negativem Potential liegen.
DE1948052A 1968-10-11 1969-09-23 Feldeffekt-Transistor Expired DE1948052C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US76689468A 1968-10-11 1968-10-11

Publications (3)

Publication Number Publication Date
DE1948052A1 DE1948052A1 (de) 1970-04-16
DE1948052B2 true DE1948052B2 (de) 1973-11-08
DE1948052C3 DE1948052C3 (de) 1975-03-06

Family

ID=25077853

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1948052A Expired DE1948052C3 (de) 1968-10-11 1969-09-23 Feldeffekt-Transistor

Country Status (8)

Country Link
JP (1) JPS4941957B1 (de)
BE (1) BE740085A (de)
CH (1) CH494474A (de)
DE (1) DE1948052C3 (de)
FR (1) FR2020370B1 (de)
GB (1) GB1251732A (de)
NL (1) NL164159C (de)
SE (1) SE359403B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701502B2 (ja) * 1990-01-25 1998-01-21 日産自動車株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3440500A (en) * 1966-09-26 1969-04-22 Itt High frequency field effect transistor
FR1538402A (fr) * 1967-06-30 1968-09-06 Radiotechnique Coprim Rtc Procédé de fabrication de dispositifs semi-conducteurs intégrés

Also Published As

Publication number Publication date
SE359403B (de) 1973-08-27
FR2020370A1 (de) 1970-07-10
NL6914376A (de) 1970-04-14
NL164159C (nl) 1980-11-17
JPS4941957B1 (de) 1974-11-12
DE1948052C3 (de) 1975-03-06
FR2020370B1 (de) 1973-11-16
BE740085A (de) 1970-03-16
NL164159B (nl) 1980-06-16
GB1251732A (de) 1971-10-27
CH494474A (de) 1970-07-31
DE1948052A1 (de) 1970-04-16

Similar Documents

Publication Publication Date Title
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE68913444T2 (de) Dünnfilm-SOI-MOSFET und Verfahren zur Herstellung.
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE3881304T2 (de) MOS-Transistor.
DE19701189A1 (de) Halbleiterbauteil
DE4424738C2 (de) Halbleitereinrichtung des Typs mit hoher Durchbruchspannung
DE2903534A1 (de) Feldeffekttransistor
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE2455730B2 (de) Feldeffekt-Transistor
DE2626193A1 (de) Verfahren zum gleichzeitigen herstellen von integrierten bipolaren und komplementaeren feldeffekttransistoren
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE1918222A1 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2226613B2 (de) Schutzvorrichtung fuer einen isolierschicht-feldeffekttransistor
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1614145A1 (de) Dauerdurchschlagssicherer Feldeffekttransistor mit isolierten Gattern
DE3650638T2 (de) Integrierte Halbleiterschaltung mit Isolationszone
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE69425397T2 (de) Seriengeschaltetes Strombegrenzerbauelement
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE2818584C2 (de) Sperrschicht-Feldeffekttransistor vom vertikalen Typ
DE3133759A1 (de) Feldeffekttransistor
DE3100979A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee