DE1913622A1 - Anordnung und Verfahren zum Ableiten eines Taktsignals in einem digitale Daten verarbeitenden System - Google Patents

Description

PATENTANWÄLTE DR. ING. KARL BOEHMERT . DiPL-ING. ALBERT BOEHMERT 28 BREMEN · FELDSTRASSE 24 · TEL. (0421) 491700, 44 2551

Postscheckkonto: Hamburg 126083 Bankkonto: Bremer Bank, Bremen, Kto. 1001449

Leach Corporation

28 Bremen, den 17.3.1969

LEACH GOSFORATIOJJ, South Pasadena, Staat Kalifornien (V. St. A.)

Anordnung und Verfahren zum Ableiten eines Taktsignals in einem digitale Daten verarbeitenden System

Kurzbeschreibung der Erfindung

Es werden eine Anordnung und ein Verfahren zum Ableiten eines Taktsignals in einem digitale Baten hoher Dichte verarbeitenden System angegeben, wobei die digitalen Datenpegel direkt aus einem von einem magnetischen Speichermedium wiedergewonnenen modulierten Signal entwickelt werden, und zwar ohne anfänglichen Bezug auf ein Taktsignal. Die digitalen Pegel werden aus dem wiedergewonnenen modulierten Signal unter Verwendung eines Demodulators entwickelt, welcher von Differentialphasenverschiebungstechniken Gebrauch macht

419

909841/1336

und eine Ein-Bit-lTerzögerungsschaltung aufweist. Nachdem die digitalen Datenpegel entwickelt worden sind, dienen sie als Logikbefehle zum Durchsteuera von Impulsen, welche charakteristisch für besondere Übergänge des vom magnetischen Speichermedius wiedergewonnenen modulierten Signals sind. Das modulierte Signal wird an Übergangsdetektoren gegeben, weiche. Nadelimpulse sowohl für positiv als auch für negativ verlaufende Übergänge im modulierten Signal liefern. Die digitalen Datenpegel werden mittels logischer Schaltungen dazu verwendet, bestimmte Nadelimpulse durchzusteuern und zu sperren, so daß ein ununterbrochenes Taktsignal erzeugt wird, weiches im wesentlichen zu der Mitte des Bitintervalls von vorhandenen digitalen Datenpegeln in Phase ist. Sowohl die digitalen Datenpegel, welche anfänglich ohne Bezug auf ein Taktsignal entwickelt worden sind, als auch ein Daten-synchronisiertes Taktsignal werden für eine Abnahmeschaltung, z.B. einen Hechner verfügbar gemacht.

Bezugnahme auf eine ältere Anmeldung:

Die Erfindung bezieht sich auf den Gegenstand einer älteren Anmeldung des Anmelders mit dem Titel "Phasenmodulierung von Signalen in Daten verarbeitenden Systemen mit hoher Bit-Dichte'¹, angemeldet am 7« Ή· 1967ο

Gemäß dem älteren Vorschlag der Anmelderin wurde einverbessertes Daten verarbeitendes System für hohe Bitdichten angegeben. Mit diesem System wurden digitale Daten verarbeitet, deren Binärwerte durch bestimmte

909841/Ί 336

Pegel dargestellt sind und die in ein als Phasenaufspaltungs-Narkiersignal (S0M) bezeichnetes Phasenraoduliertes digitales Signal umgewandelt werden. Bei dem S0H-Signal wird eine Mnäre HÜLL durch einen Übergang am Anfang und am Ende jeder Bitperiode und eine binäre EINS durch einen Obergang bei Beginn und am Ende sowie einem zusätzlichen übergang in der Bitmitte dargestellt. Die Darstellungsweise der Binär NULL und Binär EIHS ist selbstverständlich willkürlich gewählt und kann daher umgekehrt werden. Im Aufzeichnungskanal sorgen geeignete Filter und Vorniagnitisierungsvorrichtungen dafür, daß das die Oaten beinhaltende Rechteckwellen-S0M-Signal linear als ungesättigtes kontinuierliches Analogsignal auf dem magnetischen Speichermedium aufgezeichnet wird. Im Wiedergabekanal wird das wiedergewonnene Analogsignal gefiltert, begrenzt und mit demselben, um ein Bit verzögerten Signal in einer Exklusiv-NOR-Schaltung verglichen, so daß das Datensignal mit seinen ursprünglichen digitalen Datenpegeln ohne Bezugnahme auf ein Taktsignal im Vfiedergabekanal wiedergewonnen wird.

In jedem Batenverarbeitungssystem, einschließlich dem oben beschriebenen System, verzerren verschiedene Blindkomponenten wesentlich die Phase gewisser Frequenzanteile der durch das System verarbeiteten Signale. Solche Phasenverzerrungen treten insbesondere bei einem magnetischen Auf zeichnungs- und Wiedergabesystem aufgrund der Art und Eigenschaft der dort verwendeten Bauelemente auf. So umfassen die Parameter, welche üblicherweise eine Phasenverzerrung oder Phasenverschiebungen in gewisse Frequenzanteile der im System

909841/1336

verarbeiteten Signale einführen,, beispielsweise Fhasenänderungen als Funktion der aufgezeichneten Signale infolge der Dicke des magnetischen Speichermediuias, Phasenänderungen in den Filtern und Phasenänderungen infolge Blindkomponenten in den Verstärkern und den Aufzeiehnungs- und Wiedergabeköpfen. Solche Phasenänderungen in den phasenmodulierten Signalen werden bei dem System gemäß dem älteren Vorschlag der Anmelderin bereits wesentlich durch ein Signal-Synthetisiersystem kompensiert.

Bei ungewöhnlich hohen Speicherdichten werden bekannte !Paktgabesysteme aufgrund der Größe der Phasenverzerrung oder der Signal-Synchronisationsfehler unbrauchbar. Typische bekannte Systeme verwenden einen überlagerungsoszillator, der phasenstarr auf die Datenfrequenz eingestellt ist. Die Unzulänglichkeiten und Mangel dieser bekannten Ausführungen werden im folgenden diskutiert:

Beschreibung des Standes der JTejshnik:

Bekannte Systeme zum Rückgewinnen von Daten von einem magnetischem Speichermedium sind seitbezogen auf ein Taktsignal, das entweder auf das magnetische Speichermedium aufgezeichnet oder empfängerseitig im Wiedergabekanal durch einen synchronisierten taktgeber erzeugt wird.

Eine typische bekannte Ausführung verwendet einen sogenannten phasenstarren Oszillator im Wiedergabekanal„

0 9 8 41/13 3

Ein solcher phasenstarrer Oszillator "braucht einige Bitperiodsn, um den Oszillatorausgang mit den Datenstellen zu synchronisieren. Diese bekannte Technik setzt relative hohe Modulations- und Demodulationskosten voraus, vergeudet Daten-Speicherraum und unterbricht den kontinuierlichen Datenfluß, da sie eine konstante Überprüfung erfordert, um phasenstarr mit den Daten zu bleiben. Außerdem ist ein solcher phasenstarrer Oszillator empfindlich, gegen das stets bei magnetischen Aufzeichnungs- und Wiedergabesystemen vorhandene Flattern. Eine weitere Schwierigkeit bei phasenstarren Oszillatoren liegt darin, daß diese Oszillatoren nur in sehr engen Grenzen veränderlich sind. Bei extrem hohen Bitfrequenzen, wie sie mit der Anordnung gemäß vorliegender Erfindung verarbeitet werden, kann ein phasenstarrer Oszillator der Datenfrequenz nicht genügend schnell folgen, um Phasenänderungen zu kompensieren. Daher besteht stets die Gefahr, daß das Ausgangssignal des phasenstarren Oszillators außer Phase mit den Datenstellungen gerät«

Die erfindungsgemäße Lösung weicht von bekannten Lösungen vollkommen ab, da allgemein gesprochen das Taktsignal bei bekannten Systemen zunächst in der richtigen Weise entwickelt sein muß, um als Bezug bei der Wiedergewinnung der Daten zu dienen. Gemäß der vorliegenden Erfindung werden die Binärdaten durch eine Differentialphasenverschiebungsverschlüsselung im Wiedergabekanal direkt in ihre ursprüngliche digitale Datenform gebracht, und zwar ohne Verwendung eines Takt- oder Zeitbezugs» Vor dem Demodulieren des vom magnetischen Speichermedium abgenommenen Signals wird

909841/1336

ein im wesentlichen rechteckförmiges S0H-Signal erzeugt, das zur Ableitung des Taktsignals verwendet wird. Dieses wiedergewonnene S0M-Signal und die wiedergewonnenen digitalen Datenpegel, die vom Demodulator abgegeben werden, werden in einer Logikschaltung zusammengefaßt, um ein abgeleitetes Taktsignal zu erzeugen, welches ständig auf die Mittelstellung eines Bits zeitlich bezogen ist, und zwar unabhängig von durch das System eingeführten Phasenänderungen.

Bei dem System gemäß der vorliegenden Erfindung wird ein S0M-Signal, welches Übergänge an «jeder Bit-Speicherraumgrenze und einen zusätzlichen Übergang in der Bitmitte für "EINSEN" und keinen Übergang an der Bitmitte für "NULLEN" hat, gefiltert und als ungesättigtes analoges Signal auf dem magnetischen Speichermedium eingespeichert. Bei dem Wiedergewinnungsvorgang wird ein im wesentlichen rechteckwellenförmiges S0H-Signal durch Filterung und Begrenzung eines von dem magnetischen Speichermedium abgenommenen Analogsignals entwickelt;· Dieses S0M-Signal wird mit der um ein Bit verzögerten identischen Signalform in einem Exklusiv-NOR-Schaltkreis oder einem Hing-Demodulator verglichen, um das S0M-Signal in seiner ursprünglichen Digitalpegelfona zurückzugewinnen. Die wiedergewonnenen digitalen Datenpegel und ein wiederholtes und zusätzlich verzögertes S0M-Signal werden an eine Logikschaltung sur Ableitung der Taktimpulse angelegt,

Diese Taktschaltung bzw. dieser Taktgeber weist einen ersten Signalgeber zum Erzeugen eines Zuges von mit den positiv verlaufenden Übergängen in dem wiederholten

90 98417133

S0M-Signal synchronen Nadelimpulsen und einen zweiten Signalgeber sum Erzeugen eines Singes von mit negativ verlaufenden Übergängen in dem 'wiederholten S0M-Signal koinzidenteisffliadelsignalerL auf _o Die rückgewonnenen Datenpegel dienen als logische Befehle zum Durchsteiiern eines Ausgangs entsprechend den folgenden erfinäungsgemäßen Maßgaben. Wenn die wiedergewonnenen Binärdaten von bestimmter Polarität sind oder auf einem bestimmten Pegel anfallen (z„B. wenn der Wert abwärts verläuft und eine MLL darstellt) werden die aus den positiven und negativen Obergangen entwiekelten Signale an eine Ausgangsklemme angelegte und dienen als datensynchronisierte Taktimpulse. Wenn die wiedergewonnenen Binärwerte auf einen anderen Pegel überwechseln (z.B. wenn der Wert aufwärts verläuft und eine EIKS darstellt) wird das von dem Signalgeber abgegebene Signal, welches koinzident mit dem ersten nach der Pegeländerung auftretenden Übergang ist, als (Taktimpuls an den Ausgang gegeben» In diesem Fall sind die von anderen Signalgebern gelieferten Signale, d.h« solche Übergänge, welche dem ersten Übergang entgegengesetzt gerichtet sind, gesperrt. Da die Daten bzw. Werte stets aufwärts oder abwärts verlaufen, und zwar mit einem Phasenabstand von einer halben Bitperiode von einem möglichen Übergang, der aus dem S0M-Signal abgeleitet ist, ist es niqht schwierig, mit der Taktlogik diejenigen Übergangsrichtungen auszuwählen, welche gesperrt werden sollen. Außerdem erscheinen mögliche Phasenverschiebungen im selben Maße und in der selben Richtung in den Daten wie in dem wiederholten S0ri=»Signal« Demgemäß können Phasenänderungen bis Plus oder Minus, einer halben Bitperiode in der. erfindungsgemäßen.Anordnung

909841/1336

kompensiert werden, ohne in Gefahr zu laufen, insbesondere "bei hohen Bitdichten in der Größenordnung von 4000 Bits pro cm bei einer Spur das Taktsignal zu verlieren«

Im folgenden wird die Erfindung beispielsweise anhand der Zeichnung näher erläutert. In der Zeichnung zeigt:

Pig. 1 ein Blockdiagramm einer gemäß der Erfindung ausgebildeten Anordnung mit für hohe Bitdichten geeigneten Aufnahme- und Wiedergabekanälen;

J¹Ig. 2 Ansichten von Impuls-= und Wellenformen, die zum besseren Verständnis der err findungsgemäßen Anordnung dienen;

Fig« 3 kombiniert ein Blockdiagramm und ein

genaueres Schaltschema der erfindungsgemäßen Anordnung;

Fig= 4 Ansichten von Impuls- und Wellenformen, welche eine Phasenverzerrung zeigen, die durch den erfindungsgemäßen Taktgeber beherrschbar ist; und

Pig. 4a eine Fortsetzung der Ansichten gemäß Fig. 4.

Das in Figo 1 gezeigte System weist einen Aufzeichnungskanal 25 und einen Wiedergabekanal 50 auf, zu dem eine das Taktsignal ableitende Logikschaltung 100 gehört. Der Aufzeichnungskanal 25 und der Wiedergabekanal 50 wurden eingehend in der zuvor genannten älteren Anmeldung beschrieben, so daß die genaue Funktionsweise der Kanäle hier nicht im einzelnen wiederholt zu werden braucht. Kurz gesagt wird eine magnetische Fläche 30, welche als Magnetschicht, z.B. einer Oxidschicht auf

909841/133 6

einem Speieherorgan, wie z.B. einem Band, einer Scheibe, Platte oder dgl. ausgebildet sein kann, relativ zum Aufzeichnungskopf 26 bewegt. Der Aufzeichnungskanal 25 gibt ein die Daten darstellendes gefiltertes Signal an einen Aufzeichnungskopf 26. Nachfolgend werden die Signale durch Vorbeibewegen der tnagneti si erbaren Oberfläche 30 an einem Wiedergabekopf y\ abgenommen.

Die Signalverlaufe A und B gemäß flg. 2 zeigen ein typisches Verfahren zum Entwickeln eines S0M-Signals in Form eines datenmodulierten Binärpegeltaktsignals zur Einspeicherung auf einem magnetischen Speichermedium 30. In der Heihe A in Fig. 2 ist ein digitaler Signalverlauf in der Weise gezeigt, daß die digitalen Werte "EINS" und "HÜLL" durch bestimmte Pegel gebildet sind, welche sich über die Dauer einer Einzelbit-Periode BC1, BC2 bis BCH erstrecken. Dieser Datenverlauf, der üblicherweise als "non-return-to-zero-change (NRZC) bezeichnet wird, wird mit einem kohärenten Rechteckwellen-Taktsignal moduliert, das in der Seihe B der Fig. 2 gezeigt ist. Ein S0H-Eechteckwellendatenzug, der in der fieihe C gezeigt ist, wird als Ergebnis der Modulation entwickelt, über das Filter 27 geleitet und auf dem magnetischen Speichermedium 30 als nicht die Sättigung erreichende analoge Wellenform eingespeichert. Diese Aufzeichnungstechnik ist in der oben erwähnten älteren Anmeldung im einzelnen beschrieben, auf die demgemäß hier Bezug genommen wird. Jedoch können auch andere Aufzeichnungsverfahren im Zusammenhang mit der vorliegenden Erfindung Verwendung finden.

909 8417133 6

■ - ίο -

Das vorher aufgezeichnete S0M-Signal wird über den Kopf y\ abgenommen und durch einen Verstärker 32 verstärkt. Das verstärkte Signal wird durch ein Tiefpaßfilter 33 gegeben, das alle Frequenzen gleich oder unterhalb der einlaufenden Bitfrequenz durchläßt.

Die in einen Kreis eingetragenen Ziffern, welche den Wellenformen gemäß Fig. 2 zugeordnet sind, beziehen sich auf die entsprechend bezeichneten Stellen in den Schaltungen gemäß Fig. 1 und 3. Daher tritt das oben erwähnte gefilterte S0M-Signal i am Ausgang des Tiefpaßfilters 33 auf« In einem das gefilterte S0M-Signal 1 führenden Ausgangszweig des Filters ist ein Begrenzer 35 eingeschaltet, welches das gefilterte oder kontinuierlich analoge S0M-Signal 1 in eine Rechfceckwellenform gemäß 2 in Fig. 2 umwandelt. In einem anderen das S0M-Signal 1 führenden Ausgangszweig ist eine JEin-Bit-Verzögerungssehaltung 36 eingeschaltet, die das gefilterte S0M-Signal 1 um die Dauer von · einem Bit verzögert und an einen weiteren Begrenzer anlegt» Die Ausgangssignale beider Begrenzer 35 und werden an ein Exklusiv-IIQR oder einen Rlngdemodulator 55 gelegt, dessen Funktion in der oben erwähnten älteren Anmeldung eingehend beschrieben worden ist. Danach ist das Aisgangssignal der Exklusiv-HOR-Schaltung ein in dec Reihe 4- in Fig. 2 dargestellter Datenzug.

Für die obige Beschreibung wurde vorausgesetzt, daß die Wellenformen in idealisierter Form anfallen, d_oh_e, daß keine Phasenverschiebung im System auftritt_β In der Praxis sind jedoch, wie die nachfolgenden Erläuterungen zeigen werden, derartige idealisierte Wellen

9G98417t336

formen sehr schwer zu erhalten, insbesondere bei so hohen Bitdichten, wie sie von der erfindungsgemäßen Anordnung beherrscht v/erden sollen. Die idealisierten Wellenformen und insbesondere diejenigen gemäß den Reihen 3-7 der Fig. 2 sind öedoch für die Erläuterung der Grundprinzipien der Schaltung zur Ableitung des Taktsignals und des Verfahrens zum Ableiten eines Datensynchronisierten Taktsignals zweckmäßig.

Die Verfahrensschritte zum Ableiten eines Taktsignals 7, Hg. 2, umfassen den Verfahrensschritt des Vergleichs zwischen einem S0H-Signal in der Exklusiv-BOR-Schaltung mit derselben, am ein Bit verzögernden Eurvenform. Dieser Verfahrensschritt dient zur Vfiedergewinnung der EINS- und NtJLL-Werte als sich über die Bitperioden erstreckende Pegel (vgl. Reihe 4- der Fig, 2). Positiv verlaufende Übergänge (im folgenden positive Übergänge genannt) im verzögerten S011-Signal 3 werden durch einen Vorderflankendetektor festgestellt und ein Zug von entsprechenden Nadelimpulsen 5 (jeweils einer für einen positiven Übergang im S0M-Signal 3) wird abgegeben. Ein Rückflankendetektor für das verzögerte S0H-Signal 3 gibt in ähnlicher Weise einen Zug von Nadelimpulsen 6, und zwar jeweils einen Impuls für jeden negativ verlaufenden Übergang (im folgenden negativer übergang genannt) des S0M-Signals 3· Der nächste Verfahrensschritt betrifft das Feststellen der Datenpegel des Datensignals 4o Wenn die wiedergewonnenen Daten auf einem EINS- oder oberen Pegel ermittelt werden, wird der erste danach auftretende Übergang (ob positiv oder negativ) an die Taktgebsrausgangsklemme als Takt-Ausgangssignal gegeben und der nächstfolgende Übergang gesperrt.

90984f/f336

Menu andererseits der wiedergewonnen© Datenwert als eine binär HTJLL darstellender niedriger Pegel ermittelt wird₈ werden sowohl positive als auch negative Über~ gänge an die Zeitgeber-Ausgangsklemme gelegte

Die oben genannten Verfahrensschritte werden ohne weiteres durch die Zeichenerklärung in den Reihen 5 und 6 in Fig, 2 deutlich. Zur Zeit T^ ist der wiedergewonnene Datenimpuls 4-A der Reihe 4 positiv bzw. oben, so daß demgemäß ein positiver verlaufender Übergang 60 der Reihe 5 als erster Taktausgangsimpuls SO in Reihe 7 der Fig. 2 ausgewählt wird. Dieser positiv verlaufende Übergang 60 gemäß Reihe 5 sperrt den als nächsten auf- . tretenden negativen Übergang 70 gemäß Reihe 6, wie symbolisch durch den Hinweispfeil "sperren" vom Impuls 60 zum Impuls 70 angedeutet ist. Danach, und zwar zum Zeitpunkt T₂ ^{is-b der} wiedergewonnene Datenimpuls 4-B negativ bzw» unten, und ein positiver Übergang 61 gemäß Reihe 5 wird als zweiter Takt-Ausgangsimpuls gemäß Reihe 7 ausgewähltο Zum Zeitpunkt T* ist der Datenwert beim Impuls 4C positiv bzw. oben, und der zuerst auftretende negative Übergang 71 wird als Takt-Ausgangssignal ausgewählte Außerdem sperrt der Impuls 71 den als nächster auftretenden Übergangsimpuls 62. Zu den Zeitpunkten T^ und Iv sind die Datenimpulse 4-D und 4E unten bzw. negativ, so daß sowohl der negative Übergang 72 als auoh der positive Übergang 63 als Taktausgangsimpulse dienen,, Die in der obigen Beschreibung aufgestellten Regeln gelten auch für den Rest der Bitperioden bzw. Bit-Speicherräume der wiedergewonnenen Datenimpulse„ so daß ein fortlaufender abgeleiteter Takt-=Ausgangsimpulszug gemäß.Reihe 7 der Fig_o 2 erzeugt wird» Ein Vergleich

984^/1-336

der laktimpulse gemäß der Reihe 7 mit den Datenstellen der I£eihe 4 zeigt, daß die abgeleiteten Taktimpulse scharfe Nadelimpulse sind,, xielche genau in der Mitte der Biträume der die Information enthaltenden Datenpegel liegen.

In der vorhergehenden Beschreibung wurde angenommen, daß weder das S0M noch das wiedergewonnene Datensignal Phasenverzerrungen aufweisen, obwohl diese Annahme insbesondere bei hohen 'Bitdichten für die Praxis nicht zutrifft. In Fig. 4 ist in Reihe 8 ein phasenverzerrtes S0M-Signal gezeigt. Das S0M-Signal kann nach der Beschneidung durch die Begrenaerschaltungen des Wiedergabekanals 50 gemäß Fig. 1 die in der Reihe 9 der Pig. gezeigte Kurvenform annehmen, wobei die Werte in den Biträumen BG5, BC6 und BC7 aufgrund der oben angegebenen Phasenverzerrungsprobleme in ihrer Phase stark verzerrt werden. In der Reihe 10 der Fig. 4 ist dieses S0M-Signal um die Dauer eines Bitraums verzögert und wird in dieser Form an den Exklusiv-~HOR~Demodulator bzw* -Entschlüssler angelegt» Die Ausgangswellenform gemäß Reihe 1.1 der Fig. 4 zeigt gestrichelt Rauschsignale 80, die am Ausgang des Exklusiv-NQR auftreten und sich aus den Phasenverzerrungen des S0M-»Signals ergeben« Es ist ohne weiteres verständlich, daß diese Rauschsignale 80 Frequenzanteile von beträchtlich höherer Frequenz aufweisen, als die die Information beinhaltenden Signale„ Gemäß Fig. 1 ist ein Tiefpaßfilter 40 dem Ausgang der Exklusiv-NOR-Schaltung 55 nachgeschaltet, um die Hochfrequenzanteile, die zu diesem Rauschimpulsen 80 beitragen, zu entfernen. Ein üblicher Begrenzerschaltkreis 41 stellt wiederum den Rechteckverlauf des gefilterten

t
9098417T336

Signals gemäß Reihe 12 in der in Beihe 15_B KLg. 4 dargestellten Form her.

Aus einem Vergleich der in Fig. 4 gezeigten Kurvenformen wird deutlich, daß das zusätzliche Tiefpaßfilter 40 eine zusätzliche Verzögerung einführt, welche gemäß dem vorliegenden Ausführungsbeispiel die Größe von einer halben Bitperiode bezüglich der in Heihe 11 in Pig. 4 gezeigten Kurvenform hat. Da die reohteckförmigen Daten und das S^M-Signal phasengleieh sein müssen, ist eine zusätzliche Verzögerungsschaltung 42 in den zur Taktgeberschaltung gemäß Fig· 1 führenden Leitungszweig eingeschaltet. Die zusätzliche Verzögerungsschaltung

42 ist so bemessen, daß ihr Verzögerungswert; zur Kompensation der zusätzlichen Verzögerung iia Tiefpaßfilter 40 ausreicht, d.h. für das vorliegende Ausführungsbeispiel, dass eine Verzögerung von einer halben Bitperiode eingeführt wird» Die Verzögerungsschaltung 42 kann von beliebiger bekannter Ausführungsform sein; sie ist zum besseren Verständnis in J¹Xg. 3 in der gestrichelten Umrandung beispielsweise gezeigt und weist hier zwei Paare von jeweils in Heihe liegenden Multivibratoren 44 und 45 auf. Das wiederholte (erneut Tersogerte) S0M-Signal 14 wird direkt an ein Multivibratorpaar 45 und invertiert durch einen Inverter oder ein MED-Gatter

43 an ein fiultivibratorpaar 44 angelegt»

Differenzierschaltungen 46 und 4? sind den Ausgang der Multivibratorpaare 44 bzw. 45 nachgeschaltet_a Di© Differenzierschaltung 47 liefert einen ersten üa&elimpulszug gemäß Heihe 15 in der Fig. 4, wobei diese Madelimpulse jeweils einen positiv verlaufenden Übergang

909841/1336

des S0tt-Signals 14 darstellen. Das invertierte S0M-Signal 14 erzeugt einen zweiten Nadelimpulszug, der in Reihe 16 der Fig. 4 als Ausgangs signal der Differenzierschaltung 46 dargestellt ist. Die Impulse der Reihe 16 stellen die negativ verlaufenden Übergänge des S0M-Signals 14 dar. Die positiven und negativen Übergänge gemäß den Beinen 15 «ad 16 der Fig. 4 werden von den Differenzierschaltungen 47 und 46 an ein Paar von NAND-Gattern 125 und 126 angelegt. Vorausgesetzt, daß die Gatter 125 oder 126 nicht gesperrt sind, lassen sie eine invertierte Form der einlaufenden Nadelimpulse durch. Jedes NAHD-Gatter kann selektiv gesperrt werden, so daß keiner der Nadelimpulse gemäß den Reihen 15 und 16 durchgelassen und invertiert wird, wenn die Gatter 125 und 126 gesperrt sind. Die Signalpegel werden auf Ausgangsklemmen Q und Q von Flip-Flops 145 und 146 gemäß den Kurvenverläufen in den Reihen 17 und 18 der Fig. 4Δ gegeben. Fig. 4A ist eine Fortsetzung der graphischen Darstellung gemäß Fig. 4. Die Art und Weise, in der die Flip-Flop-Schaltungen 145 und 146 bestimmte positive und negative Übergänge 15 und 16 der Fig. 4 sperren bzw. durchlassen, itfird im folgenden beschrieben.

In den Fig. 4 und 4A sind die Zeitpunkte T₀, T^ bis T^₀ in der Hitte eines jeden Bitintervalls BC1 bis BC1O gezeigt. Es wird angenommen, daß beide Flip-Flops 145 und 146 kurz vor den Zeitpunkt T_Q in der "Setζ"-Stellung sind, wodurch der Q-Ausgang, wie in Reihe 17 und 18 der Fig. 4A gezeigt ist, auf seinem niedrigen bzw. negativen Zustand ist. Eine falsche oder negative Polarität auf Q sperrt beide NAND-Gatter 125 und 126. Eine solche Bedingung würde natürlich, die Anordnung betriebs-

909841/1336

unfähig machen, so daß eine Anfangsbedingung über das NAND-Gatter 111 in Abhängigkeit von k-oinzidenten positiven Q-Ausgangssignalen von beiden Flip-Flops 145 und 146 als Rückstel!impuls an die-Rückstellanschlüsse B beider Flip-Flops 145 und 146 gegeben wird. Wie in Fig. 4A gezeigt ist, stellt das Gatter 111 beide Flip-Flops 145 und 146 zum Zeitpunkt T_Q auf die ßüctetellbedingung_s wodurch der Q-Ausgang jedes der Flip-Flops positiv oder richtig ist. Dieser richtig® Pegel am ^-Ausgang wird an beide Gatter 125 und 126 gegeben, so daß diese durchgesteuert werden und den ersten Impuls, der als positiver oder negativer Übergang in den Heiheß 15 oder 16 der Fig. 4 auftritt, durehsteuern» XfLt dieser' Anfangsbedingung ist der Taktgeber 100 gemäß Fig. 3 i& der geeigneten Betriebsstellung, um die in Seihe 11 der 4 gezeigten Daten aufnehmen zu können,,

Der Demodulator 55 gemäß Fig. 1 legt einen demodulier-= ten binären NRZC»Datenzug an das Tiefpaßfilter 40. Dem Filter 40 ist ein Begrenzer 41 nachgeschaltet,. welcher einen rechteckförmigen Datenverlauf gemäß Heihe 15 bewirkt; Dieses Signal wird dem Steuer-lAliD-Gatter 112 zugeführt. Ein Datenimpuls 101 gemäß Seihe 13 ist während der Bitperiode BC2 positiv oder richtig; diese Bedingung wird durch das NAND-Gatter 112 invertiert und erneut durch das NAND-Gatter 113 invertiert, so daß diese Bedingung als positiver bzm hoher Pegel an die beiden Gatter 135 und 136 angelegt wird. Der positive Pegel an den Gattern 1*5 und 136 steuert entweder einen positiven oder negativen Übergang als "Setz"-Impuls an die Flip-Flops 145 oder 146 durch.

909841/1336;

Der erste Nadelimpuls, der nach Einstellen der Anfangsbedingung geliefert wird, ist ein positiver Übergangsimpuls 165, der mit einem positiven Pegel yoxTq, der Flip-Flops 145 und 146 zusammenfällt. Dadurch wird ein Impuls 165 durch das NAND-Gatter 125 durchgestellt, welches den Impuls 165 invertiert. Der Ausgangsimpuls des NAND-Gatters 125 wird danach wiederum im Gatter 115 invertiert und hat dadurch positive Polarität, die mit den positiven Datenpegel am Gatter 135 zusammenfällt. Da die Eingangsbedingungen des Gatters 135 erfüllt sind, wird der Impuls 165 durchgelassen und durch das Gatter 135 invertiert als "Setζ"-Impuls an das Flip-Flop gegeben. Wenn das Flip-Flop 146 gesetzt ist, ist der Ausgang Q niedrig bzw» negativ und wirkt daher nach den Zeitpunkt T^ als Sperrbedingung auf das NAND-Gatter 126. Der nächste auftretende Übergang (an der Grenze zwischen BC2 und BG3) ist ein negativer Übergangsimpuls 185» der gesperrt wird» Die Sperrbedingung des Gatters 126 während der Zeit T^ bis To ¹¹³¹C*- ^^er Sperrimpuls 185 ist in Reihe 20 der Fig. 4A gezeigt„ Die Eingangssignale für das NAND-Gatter 150 werden von den Ausgängen der NAND-Gatter 125 und 126 abgeleitet. Wenn daher das NAND-Gatter 125 den investierten Impuls durchläßt, wird dieser durchgelassen und invertiert durch das Gatter 150 und bildet den ersten Takt-Ausgangsimpuls ο Dieser erste Taktimpuls, Impuls 165, erscheint zum Zeitpunkt T^ (Reihe 23, Fig. 4A). Es ist ersichtlich, daß dieser Takt-Ausgangsimpuls 165 in der Mitte der Bitperiode des Datenimpulses 101, Reihe 13, Fig. 4 auftritt und daher ein datensynchronisierter Impuls ist»

909841/1336

Wie oben bereits erwähnt wurde, arbeitet die Mer. beschriebene Anordnung gemäß der logischen Kegel₉ daß bei positivem oder hohem Datenpegel entweder positive oder negative Übergänge zur Ausgangskiemine durchgelas— sen iferden, und daß der durehgesteuerte übergang den als nächsten auftretenden Übergang sperrt« Wie obea beschrieben wurde, könnte daher entweder der Übergang 165 oder der übergang 185 an den Taktgeberausgang dimsiigesteuert werden; da jedoch der Impuls 165 als erster auftritt und durchgesteuert worden ist, sperrt dieser Impuls den als nächsten eintreffenden Übergang 185»

Gemäß der Betriebsbedingung des Ableittaktgebers gemäß der Erfindung ist weiter vorgesehen, daß bei niedrigem bzw. negativem Datenpegel der als nächster auftretende Übergang als Taktsignal durchgesteuert wird» Wie aus der Eeihe 13 der Pig_e 4 zu erkennen ist, fällt der Datenpegel an der Bit-Periodengrense zwischen BC2 und BG5 ab und bildet einen MJLL-Datenimpuls 102 „ Dieser niedrige Datenpegel des Impulses 102 wird durch die JLiHD-Gatter 112 und 113 invertiert, so daß er sowohl das NAND-Gatter 135 als auch das UAHD-Gatter 136 sperrt. Die Sperrwirkung der MÜID-Gatter 135 ^nd 136 hat natürlich kein® Bückwirkung auf die Flip-Slops 145 und 146, so daß diese bei Beginn der Bitperiode BG3₉ wie in &ea Reihen 1? und 18 der ELg« 4A gezeigt ist, ihre entsprechenden Zustände beibehalten und dadurch die Sperrung des Impulses 185 sicherstellen,,

Zum Zeitpunkt a?₂ ist der Datenimpuls 102 immer noch auf niedrigem Wert, bei dem er eine MEsL darstellt, und der nächste positive übergang, .der laipuls 166 gemäß Helfe©

909S&f/1336

15 der Fig» 4_s wird durch das KAHB-Gatter 125 durchgestellt,, weleiieSj, wie in Reiiie 19 der Fig. 4A gezeigt ist, aufgrund des Sisstandes des Flip-Flops 145 auf gesteuert' ist. Bieser zweite positive Übergangsitapuls 166 wird erneut über das Ausgangsgatter I50 als zweiter iOäkt-Ausgangsimpuls 166 gemäß Eeifee 2J, Fig_e 4A durchgestellt.

Der negative te-j, äledrige Datenpegel des Impulses 102 wird'durch das SÄIB-Satter 112 inirartiert und erscheint als Impuls positiiires? Polarität am Eingang des IAHD-(Jatters 155· Zum Zeitpunkt ®g wird der Impuls 166 vom Ausgang des üaijters I50 eljenfalls an das Gatter 155 ange- ■ legt. Cber das lAMB-Gattes 155 wird der Impuls 166 invertiert und dient danach als Rüökstellimpuls für beide Flip-Flops 14-5 und 146. Bas Flip-Flop 145 ist bereits in seinen Eüokstellsustand. Dagegen, befand sich das Flip-Flop 146 in seinem "Sefczⁿ~gustaad_t so daß der Impuls 166 zum Rückstellen des Flip-Flops 146 dient. Wenn beide Flip-Flops 145 und 146 rüekgestellt sind, sind beide Gatter 125 und 126 aufgesteuert_r wie in den Reihen 19 und 20 der Fig. 4A" erkennbar ist.

Wenn beide Gatter 125 und 126 ausgesteuert sind, lassen sie des nächsten Übergang, ob positiv oder negativ, als Takt-Ausgangsimpuls durch«, Zum. Zeitpunkt T, ist der nächste Übergang ein negativer Übergang 186_β Dieser negative Übergang 186 wird durch das HÄHD-Gatter 126 durchgelassen und sum Ausgangsgatter I50 als dritter Taktimpuls gegeben. An der Grenze zwischen BC3 und BC4 wird der Datenimpuls 103 positiv, so daß der Impuls 186 durch das Gatter 136 durchgelassen wird, und das

909841/133

Flip-Hop 145 setzt. Nach dem Setzen des Flip-Flops 145 ist der "^-Ausgang niedrig oder negativ, so daß das NAND-Gatter 125 gesperrt wird und der positive übergang 167 nicht durchlaufen kann»· Der gesperrte Übergang 167 ist während der Bitperiode BC4 in der Reihe 19 der Fig« 4A gezeigt.

Die oben beschriebene Betriebsweise wird fortgesetzt^ und wie in den Fig. 4 und 4A gezeigt ist, wird zum Zeitpunkt T^ ein negativer Übergangsimpuls 147 als Taktimpuls abgegeben. Wenn danach der Datenimpuls 105 auf einem niedrigen Pegel ist, wird der Impuls 168 durefe, das Gatter I50 als nächster Sakt-Ausgangsimpuls dureh»* gesteuert»

Bei Beginn der Bitperiode BG? ist der Datenimpuls 106 positiv, und ein Impuls 188 wird sum Zeitpunkt T^ abgegeben. Die NAND-Gatter 135 und I36 werden in durchgesteuertem Zustand während der gesamten Bit«=Periode BC? gehalten, wie in den Heihen 21 und 22 der I⁵Ig* 4a gezeigt ist. Im durchgeschalteten Zustand dieser Gatter 135 und 1$6 liegt der negative Übergangsimpuls 188 noch mit Sicherheit innerhalb der Bitperiode und kann daher das durchgesteuerte NAND-Gatter 126 durchlaufen, obwohl er infolge der Phasenverschiebung versetzt ist. Der Impuls 188 erscheint über das Gatter I50 als Takt-Ausgangssignal 188. Dieser Impuls 188 setzt über die Gatter 116 und 136 das Flip-Flop 145. In gesetztem Zustand des Flip-Flops 145 wird der nächste positive Übergang 169 am NAND-Gatter 125 gesperrt. Es wird betont, daß diese Sperrwirkung trotz der Phasenänderungen im S0M-Signal gemäß der Reihe 14 _{ Fig.. 4 gesichert ist.

909841/1336

Während des Bitintervalls BC8 ist der Datenimpuls 107 niedrig bzw. negativ und sperrt die Gatter 135 und 136. In gesperrtem Zustand der Gatter 135 und 136 wird der nächste Impuls 189 zum Zeitpunkt T₁-, als 3?aktimpuls über das Gatter 150 abgegeben. Der Impuls 189, der ebenfalls am Gatter I55 anliegt, setzt beide Flip-Flops 145 und 146. Danach wird die Betriebsweise entsprechend der obigen Beschreibung fortgesetzt.

Aus den obigen Erörterungen ist verständlich, daß der Ableittaktgeber gemäß der Erfindung einen fortlaufenden Zug von datensynchronisierten Impulsen selbst bei Vorhandensein von relativ großen Phasenverzerrungen erzeugt, die mit bekannten Ausführungen nicht gleichwertig kompensiert werden konnten.

Zwar wurde bei der Beschreibung der Fig. 4 und 4A auf eine Phasenverzerrung von ein viertel Bitperiode (vgl» strichpunktierte Linien 1Ö8 in der Reihe 14, Figo 4) Bezug genommen; es ist jedoch verständlich, daß die Phasenverzerrungen bis zu einer Größenordnung von + ein halb Bitperioden durch die erfindungsgemäße Anordnung kompensiert werden können. Dieser Raum von + einer halben Bitperiode für Phasenfehler ist aufgrund der besonderen Zeitbeziehung zwischen den rechteekförmigen Daten gemäß der Reihe I3 und der aus dem verzögerten S0M-Signal gemäß der Reihe 14 in Fig. 4 entwickelten Übergänge verfügbar.

Jede Phasenänderung im S0M-Signal erscheint auch als Phasenänderung in dem aus diesem S0M-Signal abgeleiteten Datensignal, und diese Beziehung gilt auch für positive

909841/1336

■ - 22 -

oder negative Ehasenänderiinge&c Es ergibt sieh daher, daß durch Wiederholung des 30H=Sigaals, aus dem die
Daten abgeleitet; werden., und dureib. Vorsahen einer geeigneten Zeitfolge bezüglich der Daten letatere stets ein halbes Bitintenrall von einem der Polaritätsübergänge abwärts oder aufwärts verlaufen, so daS ein Raum von einer halben Bitperiode für das Ahleit-ü&ktsysteni gemäß der Erfindung zur Yerfügung steht.

909841/1336

Claims (6)

Patent ansprüeh©

1. Anordnung mit einem AbI eittaktgeber und einem magnetischen Speicheraedium zum Verarbeiten von Baten, deren Pegeln "bestimmte Bit-Speicherraumgrenzen. zugeteilt sind und deren Pegel in eine kontinuierliche Signalkurve umgewandelt werden ,> wobei jedes Bit eines ersten Bittyps durch einen Signalübergang an jeder Bit-SpeicnerrsumgreaEe und jedes Bit eines Breiten Bittyps durch, einen Sigaalübergang an jeder Bit-Speicherraumgrense und einen zusätzliehen .Signalübergang in der Hitte jedes Bitspeicherraums dargestellt werden, dadurch gekennzeichnet, daß ein Entschlüssler bzw. Demodulator (55) so angeordnet und aufgebaut ist, daß er das ■von dem magnetischen Speieheimedium (30) wiedergewonnene kontinuierliche Signal aufnimmt wad ohne Verwendung eines Taktsignals demoduliert, so daß die durch das Signal dargestellten Bittypen mit ihren ursprünglichen Signalpegela wiederhergestellt werden; daß dem Ableittaktgeber (100) die wiederhergestellten Signalpegel und das wiedergewonnene kontinuier?.iche Signal zuge-

419 9 09841/1336

Vt

führt werden; und daß der Ableittaktgeber eine von den im Demodulator wiederhergestellten Signalpegeln getastete Logikschaltung aufweist„ um Ausgangstaktimpulse aus bestimmten Signalübergängen in dem wiedergewonnenen kontinuierlichen Signal zu entwickeln, welche im wesentlichen mit den Bit-Mittelst eil en ^jedes der wiederhergestellten Bitpegel in Phase sind, und um die aus bestimmten anderen Slgnalübergängen des wiedergewonnenen kontinuierlichen Signals entwickelten Taktimpulse zu sperren.

2. Anordnung nach Anspruch 1, wobei systemeigene Verzerrungen erzeugende Komponenten vorhanden sind, welche die Pegelübergänge von ihren zugeteilten Speicherraumstellen verschieben, dadurch gekennzeichnet, daß der Demodulator eine Verzögerungsschaltung (36) zum Verzögern des wiedergewonnenen kontinuierlichen Signals um . die Dauer einer oder mehrerer Bitperioden und eine Vergleicherschaltung (55) aufweist, welche das unverzögerte Signal (9) mit dem entsprechenden verzögerten Signal (10) vergleicht und in Abhängigkeit von diesem Vergleich die Bittypen (11)an den durch Phasenverzerrung verschobenen Stellen wiederherstellt! und daß der Ableittaktgeber (100) Signalübergangsdetektoren (15$16) zum Ableiten der Taktimpulse aus den verzerrungsverschobenen Übergängen auf v/eist, wobei die Phasenverzerrungen in gleicher Weise in den wiedergewonnenen und den demodulierten Signalen vorhanden sind»

3« Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Signalübergangsdetektoren aus Vorderflankendetektoren (47), welche eine erste Impulsreihe (15) aus

9 0 984Ί/1336

IS

den Übergängen in dem kontinuierlichen Signal in einer ersten Hichtung entwickeln und aus Rückflankendetektoren (46) bestehe, welche eine zxireite Impulsreihe (16) aus den Übergängen in dem kontinuierlichen »Signal in einer zweiten Hichtung entwickelt.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Taktgeber (100) erste Logikgatter, welche von den wiederhergestellten Bits des zweiten Bittyps getastet bzw. durchgesteuert werden^ um entweder von den Vorderflanken- oder den fiückflankendetektoren (47 oder 46) abgeleitete Taktimpulse abzugeben, und zweite Logikgatter aufweist, welche durch die wiederhergestellten Bits des ersten Bittyps getastet bzw« durchgesteuert werden und mit den ersten Logikgattern verbundene, das Tastsignal anlegende Vorrichtungen aufweisen, um die Abgabe von Taktimpulsen nur von demjenigen Detektor zu bewirken, der als erster in Betrieb ist, nachdem ein wiederhergestelltes Bit von dem zweiten Bittyp zum ersten Bittyp überwechselt.

5. Anordnung nach Anspruch 4_S dadurch gekennzeichnet, daß der Taktgeber (100) eine den ersten und zweiten Logikgattern zugeordnete Impulssperrschaltung aufweist und in Abhängigkeit von einem Ausgangstaktsignal, welches von einem der Detektoren durch die ersten Logikgatter durchgesteuert ist, Ausgangsimpulse aufgrund eines durch den anderen der Detektoren entwickelten Aufwärtsimpulses verhindert»

909841/1336

6. Anordnung nach Anspruch 5« dadurch gekennzeichnet, daß die ersten Logikgatter ein mit» dem Vorder= flankendetektor (4-7) verbundenes erstes Gatter (125)» ein mit dem Bückflankendetektor (46) verbundenes zweites Gatter (126) und mit dem ersten Gatter verbundene bistabile Schaltungen aufweist, welche im Normalzustand die ersten und zweiten Gatter tasten und selektiv in einen zweiten Zustand umsteuerbar sind, um eines der Gatter zu sperren; und daß die Impulssperrschaltung mit Signalzuführleitungen versehen ist, um einen Ausgangsimpuls von einem der ersten oder zweiten Gatter an die bistabile Schaltung zu geben, "wodurch der Zustand dieser Schaltung veränderlich ist, so daß das andere der Gatter gesperrt ist,

7ο Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die bistabilen Schaltungen eine an einen Ausgang des ersten Gatters (125) angeschlossene erste bistabile Vorrichtung (146), deren Ausgang als Eingangssignal an das zweite Gatter (126) gelegt ist, und eine mit einem Ausgang des zweiten Gatters verbundene zweite bistabile Vorrichtung (145) aufweist, deren Ausgang als Eingangssignal an das erste Gatter geführt ist.

8ο Anordnung nach Anspruch 7» dadurch gekennzeichnet, daß eine Zustands-Steuervorrichtung (113* ^ 35» 136) vorgesehen ist, welche in Abhängigkeit von den wiederhergestellten Bits des aweiten !Eyps beiie bistabilen Vorrichtungen (146, 147) derart steuert, daß sie durch einen von einem der übergangsdetektoren

909841/1336

S-

(46, 47) abgegebenen Impuls selektiv in einen Zu= stand gesetzt werden,, in dem sie eines der beiden ersten und zweiten Gatter (125? 126) sperren«,

9« Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß die ZustandsHSteuervorriehtiing ein Paar mit Ewei Eingängen versehene Logikgatter (135t 136), deren Ausgangsklemmen jeweils mit einem "Setz"-Eingang einer jeden der ersten und zweiten bistabilen Torrichtungen (145, 146) verbunden sind, wobei ein Eingang jedes der Gatter des taares jeweils mit einer Ausgsngsklemme eines der ersten und zweiten Gatter (125, 126) verbunden ist, um Iispulse entweder vom ersten oder vom zweiten Gatter als "Sebz,"-Impulse au die bistabilen Vorrichtungen zu geben, und ferner eine Vorrichtung (112, 113) aufweist, welche den zweiten Bittyp an den anderen Eingang des Logikgatterpaars mit solcher Polarität anlegt, daß ein "Setz"-Impuls an die angeschlossene bistabile Vorrichtung gegeben wird, wobei dasjenige der Logikgatter (135s 136), welches keinen "Setz"-Impuls durchläßt, nach der Durchsteuerung des Impulses durch das andere Gatter gesperrt ist_o

Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß eine die Anfangsbedingung entwickelnde Schaltung (111) an die erste und die zweite bistabile Vorrichtung (145, 146) angeschaltet ist und bei Koinzidens; der Sperrzustände der Vorrichtungen die Zustände beider bistabilen Vorrichtungen in Durchlaßzustände elnderto

90984 1/1336

11„ Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß die die Anfangsbedingung entwickelnde Schaltung ein Logikgatter (111) ist, wfilehes. in Abhängigkeit von den koinzidenten Sperrzuständen ein Rückstellsignal an die Rückstelleingänge der bistabilen Vorrichtungen (145, 146) anlegt.

12ο Anordnung nach Anspruch 2, wobei die Phasenverschiebungen Rauschspitzen mit höheren Frequenzanteilen als die Frequenzanteile der durch den Demodulator entwickelten Datenpegel einführen, dadurch gekennzeichnet, daß ein Bauschfilter (40) mit dem Demodulator (55) verbunden ist, welches die Frequenzanteile der demodulierten Daten durchläßt und die Frequenzanteile der Rauschspitzeo (80) ausfiltert, wobei das Rauschfilter eine zusätzliche Verzögerung in die demodulierten Daten einführt; und daß eine zusätzliche Verzögerungsschaltüng (42) dem taktgeber (100) zugeordnet ist, deren Verzögerung gleich der durch das Rauschfilter hervorgerufenen Verzögerung ist, so daß alle Sign-alübergänge im wiedergewonnenen Signal durch den zusätzlichen Verzögerungswert verzögert sind.

13° Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß der Demodulator eine mit dem Rauschfilter (40) verbundene Begrenzerschaltung (41) zum Beschneiden des Ausgangs zu einem Rechtecksignal sowie eine Vorrichtung (112) aufweist, welche das Ausgangssignal der Begrenzerschaltung als Tastsignal an den Taktgeber anlegt.

984 17133

Verfahren zum Ableiten eines Taktsignals für eine datenverarbeitende Anordnung, dadurch gekennzeichnet, daß ein kontinuierliches Rechteckwellensignal erzeugt wird, bei dem (jedes Bit eines ersten Bittyps durch einen Signalübergang an jeder Bit-Speicherraumgrenze und jedes Bit eines zweiten Bittyps durch einen Signalübergang an jeder Bit-Speicherraumgrenze und durch einen zusätzlichen Übergang in der kitte des Speieberraums dargestellt wird; daß das entwickelte Signal ohne Verwendung eines Taktsignals demoduliert wird; daß die Signalübergänge von den wiederhergestellten Bits, welche im wesentlichen phasengleich mit den Litten der Speicherräume jedes der wiederhergestellten Bits sind, durchgesteuert werden.

Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß zum Durchsteuern ein Bit-Speicherraum-Qrenzübergang ausgewählt wird, welcher phasengleich mit der ßpeicherraummitte eines wiederhergestellten Bits des ersten Bittype ist, und daß jeder Übergang an der Speicherraummitte eines Bit des zweiten Bittyps gesperrt wird*

16«. Verfahren nach Anspruch 15» dadurch gekennzeichnet, daß jeder Bit-Speicherraum-Grenzübergang zwischen den beiden Bittypen bei Phasengleichbeit mit den Speicherraummitten von wiederhergestellten Bits beider Bittypen ausgewählt wird»

9841/133