DE1764164B1 - Sperrschicht feldeffektransistor - Google Patents
Sperrschicht feldeffektransistorInfo
- Publication number
- DE1764164B1 DE1764164B1 DE19681764164 DE1764164A DE1764164B1 DE 1764164 B1 DE1764164 B1 DE 1764164B1 DE 19681764164 DE19681764164 DE 19681764164 DE 1764164 A DE1764164 A DE 1764164A DE 1764164 B1 DE1764164 B1 DE 1764164B1
- Authority
- DE
- Germany
- Prior art keywords
- grid
- effect transistor
- field effect
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims description 24
- 230000004888 barrier function Effects 0.000 title claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims 2
- 230000000694 effects Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 230000037361 pathway Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 3
- LSIXBBPOJBJQHN-UHFFFAOYSA-N 2,3-Dimethylbicyclo[2.2.1]hept-2-ene Chemical compound C1CC2C(C)=C(C)C1C2 LSIXBBPOJBJQHN-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/115—Orientation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/117—Oxidation, selective
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/139—Schottky barrier
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
F i g. 5 eine Ausführungsvariante des Transistors gemäß F i g. 3.
In F i g. 1 ist ein Feldeffekttransistor im Schnitt längs der Stromflußrichtung dargestellt. Auf einem geeigneten
Träger 21 ist der steuerbare Kanal in Form einer schwachdotierten Schicht 22 aufgebracht. Diese
Schicht kann entweder epitaktisch aufgewachsen oder durch Diffusion eines Dotierungsmaterials in einen
Halbleiterträger entstanden sein. Die Zuleitungen von einer Quellenelektrode 23 bzw. eine Senkenelektrode
25 erfolgen über Schichten 26 bzw. 27 hoher Leitfähigkeit. Die Schicht 22 trägt eine Gitterelektrode 24,
die über eine Schottky-Barriere miteinander verbunden sind. Die Gitterelektrode kann aber genausogut
über einen Shockley-Sperrschichtkontakt angeschlossen sein. Die Quellen- bzw. Senkenelektrode ist jeweils
über einen ohmschen Kontakt an die zugehörige hochleitende Schicht angeschlossen.
Wie bekannt, kann ein Strom, der zwischen Quelle und Senke fließt, durch eine am Gitter angelegte
Spannung beeinflußt werden. Die Größe der Beeinflussung wird üblicherweise durch die Steilheit des
Transistors ausgedrückt. Die Steilheit gm eines Sperrschichtkontakt-
oder eines Schottky-Barrieren-Feldeffekttransistors berechnet sich bekanntermaßen nach
der Formel
1I-
(D
go ist die Steilheit in (S), ο ist der spezifische Widerstand
des Kanals in (Ocm), L ist die Breite des Kanals in (cm), Vg ist die Gitterspannung in (V) und Vo die
sogenannte Abklemmspannung, das ist die Spannung, bei der der Feldeffekttransistor völlig gesperrt ist. A
ist der Querschnitt in Stromflußrichtung des Kanals in (cm2). Die maximale Steilheit gm erhält man bei
Vg — O, d. h., gm ist die Steilheit des Transistors bei
völlig geöffnetem Kanal. Da in der Praxis der ohmsche Widerstand Re zwischen der Quellenelektrode und
dem Gitterbereich im Kanal nicht vernachlässigbar ist, muß dieser bei der Berechnung der Steilheit berücksichtigt
werden. Dadurch ergibt sich ein neuer Wert für die Steilheit
gm 1 + goV
(2)
Weiterhin ist zu bedenken, daß sich infolge des Stromes die Spannung V9 noch ändert, so daß es in
Formel (1) heißen muß: — Vg-\-IRs. I ist der den
Transistor durchfließende Strom in (A).
In Transistoren der praktisch vorkommenden Größen hat der Abstand zwischen Quellenelektrode und
Gitter etwa dieselbe Größe wie die Gitterbreite, so daß Rs etwa gleich groß ist wie der Widerstand des
offenen Kanals unter dem Gitter, d. h. R8 <*s l/}m,
wenn keine Zuleitungen hoher Leitfähigkeit verwendet werden. Aus Gleichung (2) wird somit ersichtlich, daß
dann infolge des Widerstandes zwischen der Quellenelektrode und dem Gitterbereich die Steilheit auf rund
die Hälfte reduziert wird.
Mit der bekannten Maßnahme der Verwendung hochleitender Zuleitungen wird der Widerstand der
Quellengitterstrecke wesentlich reduziert, wodurch sich die Steilheit erhöht. Dies ist dadurch erreicht, daß
die Kanalschicht, die zunächst auf dem gesamten Träger 21 erzeugt worden war, durch Dotierung von
der Quellenelektrode an bis in die unmittelbare Nähe des Gitters hochleitend gemacht wird, wie durch die
Schicht 26 angedeutet ist. Die Schicht 27 zeigt, daß auch der Widerstand der Gittersenkenstrecke durch
Dotierung dieser Schicht entsprechend herabgesetzt ist. Diese Maßnahme hat keinen direkten Einfluß auf
die Steilheit des Transistors, sie kann sich aber in anderer Weise günstig auswirken. Zum Beispiel werden
ίο dadurch Wärmeverluste bei hohen Strömen vermindert.
Auch kann es von Vorteil sein, wenn der Transistor bezüglich Quelle und Senke symmetrisch aufgebaut ist.
Bei der soeben beschriebenen Dotierung der
Quellengitterstrecke sowie der Gittersenkenstrecke ist man naturgemäß bestrebt, die hochleitenden Schichten
26 und 27 so nahe wie möglich an die Gitterelektrode 24 heranzuführen. Dabei besteht jedoch, wie
bereits erwähnt, die Gefahr, daß die Abstände 28 und 29 infolge der bei der Herstellung unvermeidlichen
Ungenauigkeiten zu klein werden, so daß die Spannungsbelastung dieser Stellen zu groß wird und Überschläge
vorkommen.
Die F i g. 2 zeigt daher eine Ausführungsform eines
Feldeffekttransistors mit Schottky-Barriere, der die Schwierigkeiten der zuvor beschriebenen Ausführungsform nach F i g. 1 vermeidet.
Auf den Träger 41 ist zunächst eine Schicht aus hochdotiertem und daher hoch leitfähigem Halbleitermaterial
aufgetragen, in welcher eine öffnung bzw. ein Schlitz von der Breite der Gitterzone vorgesehen
ist. Dadurch entstehen die schraffiert dargestellten Schichten 46 und 47, die den Schichten 26 und 27 entsprechen.
Die schwachdotierte Kanalschicht 42 ist nun epitaktisch über die beiden hochleitenden Schichten
46 und 47 aufgebracht. Die Quellen- bzw. Senkenelektrode 43 bzw. 45 ist ohmisch direkt in die Kanalschicht
42 eingebracht und die Gitterelektrode 44 wird als Schottky-Barriere über der freigelassenen
Zone zwischen den Schichten 46 und 47 aufgebracht.
Diese Ausführungsform eines Feldeffekttransistors ist herstellungsgemäß sehr einfach. Sie vermeidet die Notwendigkeit
der genauen Justierung von Masken sowie die Notwendigkeit von fehlerfreien Isolationsschichten, da die Kanalschicht 42 selbst dazu dient,
einen Durchbruch zu verhindern. Der Übergangswiderstand von den Elektroden 43 bzw. 45 zu den
hochleitenden Schichten 46 bzw. 47 ist trotz der dazwischenliegenden schlechtleitenden Kanalschicht 42
sehr klein, da diese sehr dünn ist gegenüber der Flächenausdehnung der Elektroden.
In F i g. 3 ist eine Ausführungsform dargestellt, die der nach F i g. 2 entspricht, jedoch völlig in planarer
Technik ausgeführt ist. Hier sind die hochleitenden Schichten 56 und 57 z. B. durch Diffusion in einen
Träger 51 aus Halbleitermaterial eingelassen. Die schwachdotierte Kanalschicht 52 ist wiederum über
diesen Schichten angebracht, und die Elektroden 53, 54 und 55 werden unmittelbar auf die Schicht 52 aufgesetzt
bzw. in diese eingebracht. Auch hier ist das Justieren aufeinanderfolgender Masken unkritisch.
Weiterhin bietet diese Ausführungsart den Vorteil, daß es mit Diffusionstechnik einfacher ist, den den
Gitterbereich bildenden Abstand zwischen den hochdotierten Schichten 56 und 57 klein zu machen. Ein
schmaler Gitterbereich ist sehr erwünscht, und die planare Diffusionstechnik kommt dieser Forderung
unter Umständen besser entgegen als die Epitaxietechnik.
5 6
An Hand der nachfolgenden Erläuterung zu F i g. 4 nur teilweise aus. Die Vertiefungen werden darauf
soll nun die Funktion der Ausführungsform des völlig ausgefüllt durch weitere epitaktisch aufgebrachte
Transistors gemäß F i g. 3 näher erklärt werden. Schichten 76a und 77a, die erheblich schwächer do-F
i g. 4 zeigt in vergrößerter Darstellung die Gitter- tiert sind als die Schichten 766 und 776. Die nun ebene
elektrode 54, den darunterliegenden Teil der Kanal- 5 Oberfläche ist bedeckt mit der eigentlichen Kanalschicht
52, Teile der Schichten 56 und 57 und einen schicht 726. Auf die Kanalschicht 726 folgt eine
Teil des Trägers 51. Wird nun an die Gitterelektrode weitere, ebenfalls zum Kanal gehörende Schicht 72a,
54 eine Spannung angelegt, so bildet sich im darunter- die wiederum schwächer dotiert ist als die Schicht 726.
liegenden Gitterbereich bekanntermaßen eine Ent- Es ergibt sich, daß über den hochleitenden Schichten
leerungszone. Bei relativ kleiner Gitterspannung hat io 766 und 776 je eine schwachdotierte Zwischenschicht
die Entleerungszone etwa die Form der punktiert ge- liegt, auf der ihrerseits die durchgehende, ebenfalls
zeichneten Kurve α, d. h. die Entleerungszone ist un- schwachdotierte Kanalschicht 726 liegt, die ihrerseits
symmetrisch und erscheint in Richtung auf die Senke mindestens im Gitterbereich wieder bedeckt ist von
hin, die praktisch der hochleitenden Schicht 57 ent- der besonders schwachdotierten oberen Kanalschicht
spricht, gedrückt. 15 72a. Da, wie bekannt ist, Zusammenhänge bestehen
Wird die Gitterspannung vergrößert, so vergrößert zwischen der Dotierung der Kanalschicht und der besieh
die Entleerungszone und nimmt die Form der nötigten Abklemmspannung einerseits sowie zwischen
strichlierten Kurve b an. Wie man sieht, ist nun die "dieser Dotierung und der Durchbruchfestigkeit einer
Spannung so groß, daß die Entleerungszone mit der Schicht andererseits ist es möglich, durch aufeinanderhochleitenden
Schicht 57 bereits in Berührung kommt. 20 liegende, verschieden dotierte Schichten eine höhere
Da die Entleerungszone aber in Richtung auf die Senke Durchschlagsspannung zu erreichen, ohne jedoch die
hin gedrückt ist, berührt sie die Schicht 57 zunächst benötigte Abklemmspannung wesentlich zu erhöhen,
nicht an ihrem Ende, sondern weiter außen. Es kann Dieser Effekt kann durch eine zusätzliche Unterteilung
dadurch jetzt noch ein Strom von der Quelle bzw. der des Kanals in die Schichten 72a und 726 noch verzugehörigen
Schicht 56 her zum äußersten linken Ende 25 bessert werden. Der soeben beschriebene mehrschichder
hochleitenden Schicht 57 fließen. Wird die Gitter- tige Aufbau erlaubt, wie der Fachmann erkennen
spannung weiter vergrößert, so vergrößert sich die wird, eine Reihe von sehr interessanten Variations-Entleerungszone
weiter und schneidet die Schicht 57 möglichkeiten, und es ist so leicht möglich, gewisse
auf einer immer größeren Fläche. Schließlich wird die Eigenschaften des Transistors, die für einen bestimm-Entleerungszone
so groß, daß die Schicht 57 gänzlich 30 ten Anwendungszweck interessant sind, stärker herabgedeckt
ist. wie die ausgezogene Kurve c dies zeigt, vorzuheben, ohne dabei andere Eigenschaften allzu
und kein Strom bzw. nur noch ein Sättigungsstrom stark zu benachteiligen. So können insbesondere
fließen kann.DieSpannung. bei der derStromfluß gerade durch geschickte Wahl der Dotierung der verschiepnterbunden
oder gesättigt wird, ist die Abklemm- denen Schichten die Durchbruchspannung zwischen
spannung (pinch-off voltage). Die soeben dargelegten 35 Gitter und Senke, die Steilheit, das Hochfrequenz-Überlegungen
zeigen, daß die Reduktion des Reihen- verhalten des Transistors sowie die Kapazität zwischen
Widerstandes zwischen Gitterbereich und Quelle bzw. Gitter und Senke beeinflußt werden. Diese Beein-Gitterbereich
und Senke einfach realisiert werden flussung im einzelnen zu bestimmen, liegt im Bereich
kann, wenn die hochleitenden Schichten auf der der Kenntnis des Fachmanns.
Unterseite der Kanalschicht angeordnet sind, wie dies 40 Wie bereits weiter oben erwähnt, sind die ohmschen
die Ausführungen gemäß den F i g n. 2 bis 5 zeigen. Kontakte für Quelle und Senke großflächig gegenüber
Die Leistungsfähigkeit eines Feldeffekttransistors der Dicke der darunterliegenden Schichten, so daß der
ist u. a. begrenzt durch seine Spannungsfestigkeit Übergangswiderstand zwischen diesen Kontakten und
zwischen Gitter und Senke. Wird ein Transistor ge- den gegebenenfalls zuunterst liegenden hochleitenden
maß F i g. 3 bzw. F i g. 4 mit immer höheren Span- 45 Schichten genügend klein bleibt. In gewissen Anwen-
nungen belastet, so wird schließlich ein Durchbruch düngen wird es aber trotzdem noch notwendig sein,
zwischen der Gitterelektrode 54 und der mit der diesen Übergangswiderstand zu verkleinern, was
Senkenelektrode 55 in Verbindung stehenden Schicht leicht dadurch geschehen kann, daß die ohmschen An-
57 auftreten. Die Spannungsfestigkeit des Transistors Schlüsse nicht in den obersten Schichten enden, son-
kann jedoch durch konstruktive Maßnahmen erhöht 5° dern bis in die hochleitende Schicht geführt werden,
werden, die nun in Verbindung mit F i g. 5 erläutert Es sei noch bemerkt, daß die in den F i g. 1 bis 5
werden sollen. gezeigten Transistoranordnungen vorteilhafterweise
F i g. 5 zeigt einen Träger 71, in welchen Aus- auf allen Seiten, mindestens jedoch auf der die Ansparungen
eingeätzt sind zur Aufnahme der hoch- Schlüsse tragenden Oberseite mit Oxyd abgedeckt
leitenden Schichten 766 und 776, die z. B. den Schich- 55 sind. Dadurch werden Verunreinigungen vermieden
ten 56 und 57 in F ig. 3 entsprechen. Die Schichten und die Störanfälligkeit herabgesetzt. Es ist dies eine
766 und 776 sind in die dazu vorgesehenen Ver- Maßnahme, die dem Fachmann ohne weiteres naher
tiefungen epitaktisch eingebracht, füllen diese aber liegt.
Hierzu 1 Blatt Zeichnungen
Claims (4)
1. Sperrschicht-Feldeffekttransistor mit wenig- Stromes zur Änderung der Steuerspannung, die diesen
stens einer Quellenelektrode, einer Gitterelektrode 5 Strom beeinflußt. Es wurden bereits verschiedene
und einer Senkenelektrode, wobei Quellen- und Wege beschatten, um die Steilheit von Feldeffekt-Senkenelektrode
durch einen Kanal relativ nie- transistoren zu erhöhen. Wie später noch im einzelnen
drigerLeitfähigkeit verbunden sind, auf welchen die erläutert wird, ist die Steilheit unter anderem stark
Gitterelektrode elektrisch einzuwirken vermag und abhängig von dem ohmschen Widerstand, den der
wobei sich eine Zone hoher Leitfähigkeit wenig- io Feldeffekttransistor zwischen seiner Quellenelektrode
stens von der Nähe der Quellen- und/oder Senken- und dem Gitter aufweist. Das gilt auch für die Auselektrode
bis in die Nähe der Gitterelektrode er- führung, bei der das Gitter isoliert ist, da er sich nicht
streckt, dadurch gekennzeichnet, daß auf den Gitteranschluß bzw. Gitterkontakt, sondern
die Zone (46 bzw. 47; 56 bzw. 57; 76 bzw. 77) vielmehr auf die die Gitterwirkung hervorbringende
hoher Leitfähigkeit auf einem geeigneten Träger 15 Entleerungszone bezieht. Es sind bereits verschiedene
(41; 51; 71) aufgebracht und die den Kanal bilden- Möglichkeiten bekanntgeworden, um diesen Widerde
Schicht (42; 52; 72) darüber angeordnet ist. stand zu verkleinern. So ist bekannt, den geometri-
2. Sperrschicht-Feldeffekttransistor nach An- sehen Abstand zwischen Quelle und Gitter so klein
spruch 1, dadurch gekennzeichnet, daß die Zone wie möglich zu halten, um dadurch einen geringen
(56 bzw. 57) hoher Leitfähigkeit durch Diffusion 20 Widerstand zu erreichen. Diesem Bestreben sind jein
einen Halbleiterträger (51) eingebracht ist und doch Grenzen gesetzt, da die Transistoren desto
daß die den Kanal bildende Schicht (52) darüber schwerer herzustellen sind und deshalb desto aufangeordnet
ist. , . ■ wendiger werden, je geringer die Elektrodenabstände
3. Sperrschicht-Feldeffekttransistor nach An- gemacht werden. Die üblichen Verfahren der Photospruch
1 oder 2, dadurch gekennzeichnet, daß die 25 ätzung, Maskierung usw. gestatten es nicht, unter
Zone (76 bzw. 77) hoher Leitfähigkeit als Schicht einen bestimmten Abstandswert zu gehen. Außerdem
ausgebildet ist und daß diese Schicht an sich wieder sind allzu kleine Abstände gefährlich, weil dann die
aus wenigstens zwei Schichten (76 a, 76 b bzw. 77«, Potentialdifferenz zwischen Quellen- und Gitterelek-77i)
besteht, die unterschiedliche Leitfähigkeiten trode in die Nähe der Durchschlagsspannung kommt,
aufweisen. 30 wodurch der Betrieb des Transistors bei den üblichen
4. Sperrschicht-Feldeffekttransistor nach einem Spannungen unmöglich wird.
der Ansprüche 1 bis 3, dadurch gekennzeichnet, Eine andere bekannte Möglichkeit, bei einem Sperr-
daß der Kanal als Schicht (72) ausgebildet ist und schicht-Feldeffekttransistor den Widerstand zwischen
daß diese Schicht an sich wieder aus wenigstens Quellenelektrode und Gitter zu verringern, besteht
zwei Schichten (72a, 72£>) besteht, die unterschied- 35 darin, daß sich eine Zone hoher Leitfähigkeit sowohl
liehe Leitfähigkeiten aufweisen. von der Quellen- als auch der Senkenelektrode jeweils
bis in die Nähe der Gitterelektrode erstreckt (USA.-
______ Patentschriften 2 791 758 und 3 223 904 sowie Procee
dings of the IRE, August 1962, S. 1824). Man ist be-40
strebt, diese Zonen hoher Leitfähigkeit so nahe wie
Die vorliegende Erfindung bezieht sich auf einen möglich an die Gitterelektrode heranzuführen. Dabei
Sperrschicht-Feldeffekttransistor mit wenigstens einer besteht jedoch die Gefahr, daß die Abstände zur
Quellenelektrode, einer Gitterelektrode und einer Gitterelektrode infolge der bei der Herstellung un-Senkenelektrode,
wobei Quellen- und Senkenelektrode vermeidlichen Ungenauigkeiten zu klein werden, so
durch einen Kanal relativ niedriger Leitfähigkeit ver- 45 daß die Spannungsbelastung dieser Stellen zu groß
bunden sind, auf welchen die Gitterelektrode elek- wird und Überschläge vorkommen,
trisch einzuwirken vermag und wobei sich eine Zone Es ist somit die Auf gäbe der vorliegenden Erfindung,
trisch einzuwirken vermag und wobei sich eine Zone Es ist somit die Auf gäbe der vorliegenden Erfindung,
hoher Leitfähigkeit wenigstens von der Nähe der einen Feldeffekttransistor der genannten Art in der
Quellen- und/oder Senkenelektrode bis in die Nähe Weise zu verbessern, daß derartige Belastungen verder
Gitterelektrode erstreckt. Ein derartiger Tran- 50 mieden werden. Diese Aufgabe wird bei dem anfangs
sistor weist eine besonders große Steilheit auf und ist genanntenSperrschicht-Feldeffekttransistorerfindungsdaher
zum Betrieb bei hohen Signalfrequenzen geeig- gemäß dadurch gelöst, daß die Zone hoher Leitfähignet.
Das Gitter des Transistors besitzt einen Sperr- keit auf einem geeigneten Träger aufgebracht und die
schichtkontakt, d. h. einen Kontakt mit p-n-Übergang den Kanal bildende Schicht darüber angeordnet ist.
oder einen Schottky-Barrieren-Kontakt. 55 Vorzugsweise wird die Zone hoher Leitfähigkeit durch
Der Feldeffekttransistor, auch Unipolartransistor Diffusion in einen Halbleiterträger eingebracht und
genannt, ist bis heute im wesentlichen in drei ver- die den Kanal bildende Schicht darüber angeordnet,
schiedenen Ausführungsarten bekanntgeworden. Am Im folgenden wird die Erfindung an Hand einiger
weitesten verbreitet ist derzeit der Feldeffekttransistor Ausführungsbeispiele im einzelnen beschrieben. Von
mit isoliertem Gitter, der sogenannte MOSFET (metal- 60 den Zeichnungen zeigt:
oxide semiconductor field-effect transistor). Es hat Fig.l im Schnitt längs der Stromflußrichtung
sich aber in letzter Zeit gezeigt, daß die beiden an- einen Feldeffekttransistor mit Schottky-Barriere in herderen
Ausführungsarten, d. h. der Feldeffekttransistor kömmlicher Bauart,
mit Sperrschichtkontakt nach Shock ley sowie F i g. 2 und 3 jeweils ein Ausführungsbeispiel eines
der Feldeffekttransistor mit Schottky-Barrieren-Kon- 65 Feldeffekttransistors, wie in den Ansprüchen gekenntakt,
Eigenschaften aufweisen, die sie besonders ge- zeichnet,
eignet machen für Anwendungen bei sehr hohen F i g. 4 vergrößert einen Ausschnitt aus F i g. 3 zur
Signalfrequenzen. Besonders beim Betrieb bei hohen Erläuterung der Funktion des Gitters und
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH550867A CH461646A (de) | 1967-04-18 | 1967-04-18 | Feld-Effekt-Transistor und Verfahren zu seiner Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1764164B1 true DE1764164B1 (de) | 1972-02-03 |
Family
ID=4294788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681764164 Withdrawn DE1764164B1 (de) | 1967-04-18 | 1968-04-13 | Sperrschicht feldeffektransistor |
Country Status (5)
Country | Link |
---|---|
US (1) | US3609477A (de) |
CH (1) | CH461646A (de) |
DE (1) | DE1764164B1 (de) |
FR (1) | FR1557327A (de) |
GB (1) | GB1180186A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2321796A1 (de) * | 1973-04-30 | 1974-11-14 | Licentia Gmbh | Feldeffekttransistor |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3804681A (en) * | 1967-04-18 | 1974-04-16 | Ibm | Method for making a schottky-barrier field effect transistor |
DE2120388A1 (de) * | 1970-04-28 | 1971-12-16 | Agency Ind Science Techn | Verbindungshalbleitervorrichtung |
CH506188A (de) * | 1970-09-02 | 1971-04-15 | Ibm | Feldeffekt-Transistor |
DE2321797C3 (de) * | 1973-04-30 | 1981-12-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Sperrschicht-Feldeffekttransistor |
US4212022A (en) * | 1973-04-30 | 1980-07-08 | Licentia Patent-Verwaltungs-G.M.B.H. | Field effect transistor with gate and drain electrodes on the side surface of a mesa |
DE2631873C2 (de) * | 1976-07-15 | 1986-07-31 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand |
US4109029A (en) * | 1977-01-24 | 1978-08-22 | Hughes Aircraft Company | High resolution electron beam microfabrication process for fabricating small geometry semiconductor devices |
US4155784A (en) * | 1977-04-08 | 1979-05-22 | Trw Inc. | Process for epitaxially growing a gallium arsenide layer having reduced silicon contaminants on a gallium arsenide substrate |
US4111725A (en) * | 1977-05-06 | 1978-09-05 | Bell Telephone Laboratories, Incorporated | Selective lift-off technique for fabricating gaas fets |
DE2824026A1 (de) * | 1978-06-01 | 1979-12-20 | Licentia Gmbh | Verfahren zum herstellen eines sperrschicht-feldeffekttransistors |
US4222164A (en) * | 1978-12-29 | 1980-09-16 | International Business Machines Corporation | Method of fabrication of self-aligned metal-semiconductor field effect transistors |
US4404732A (en) * | 1981-12-07 | 1983-09-20 | Ibm Corporation | Self-aligned extended epitaxy mesfet fabrication process |
US4601096A (en) * | 1983-02-15 | 1986-07-22 | Eaton Corporation | Method for fabricating buried channel field effect transistor for microwave and millimeter frequencies utilizing molecular beam epitaxy |
US4837175A (en) * | 1983-02-15 | 1989-06-06 | Eaton Corporation | Making a buried channel FET with lateral growth over amorphous region |
US4833095A (en) * | 1985-02-19 | 1989-05-23 | Eaton Corporation | Method for buried channel field effect transistor for microwave and millimeter frequencies utilizing ion implantation |
GB2137412B (en) * | 1983-03-15 | 1987-03-04 | Standard Telephones Cables Ltd | Semiconductor device |
US4935789A (en) * | 1985-02-19 | 1990-06-19 | Eaton Corporation | Buried channel FET with lateral growth over amorphous region |
US4724220A (en) * | 1985-02-19 | 1988-02-09 | Eaton Corporation | Method for fabricating buried channel field-effect transistor for microwave and millimeter frequencies |
US5140387A (en) * | 1985-11-08 | 1992-08-18 | Lockheed Missiles & Space Company, Inc. | Semiconductor device in which gate region is precisely aligned with source and drain regions |
JPS6346779A (ja) * | 1986-08-15 | 1988-02-27 | Nec Corp | 半導体装置 |
US5252842A (en) * | 1991-07-26 | 1993-10-12 | Westinghouse Electric Corp. | Low-loss semiconductor device and backside etching method for manufacturing same |
RU2130668C1 (ru) * | 1994-09-30 | 1999-05-20 | Акционерное общество закрытого типа "VL" | Полевой транзистор типа металл - диэлектрик-полупроводник |
KR100508548B1 (ko) * | 2003-04-16 | 2005-08-17 | 한국전자통신연구원 | 쇼트키 장벽 트랜지스터 및 그 제조방법 |
US7679125B2 (en) * | 2005-12-14 | 2010-03-16 | Freescale Semiconductor, Inc. | Back-gated semiconductor device with a storage layer and methods for forming thereof |
CN102460758B (zh) * | 2009-04-06 | 2015-04-01 | 肯塔基州研究基金会大学 | 半导体化合物和包含该半导体化合物的设备 |
JP2013077630A (ja) * | 2011-09-29 | 2013-04-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
CN112287506B (zh) * | 2019-07-10 | 2024-06-04 | 尼克森微电子股份有限公司 | 功率金属氧化物半导体晶体管的模拟模型 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2791758A (en) * | 1955-02-18 | 1957-05-07 | Bell Telephone Labor Inc | Semiconductive translating device |
DE1168569B (de) * | 1960-09-15 | 1964-04-23 | Dr Stanislas Teszner | Unipolartransistor mit teilweise negativer Charakteristik und Vorrichtungen zu seinem Herstellen |
US3223904A (en) * | 1962-02-19 | 1965-12-14 | Motorola Inc | Field effect device and method of manufacturing the same |
BE682752A (de) * | 1965-06-18 | 1966-12-19 | Philips Nv |
-
1967
- 1967-04-18 CH CH550867A patent/CH461646A/de unknown
-
1968
- 1968-03-14 FR FR1557327D patent/FR1557327A/fr not_active Expired
- 1968-04-04 GB GB06235/68A patent/GB1180186A/en not_active Expired
- 1968-04-11 US US720648A patent/US3609477A/en not_active Expired - Lifetime
- 1968-04-13 DE DE19681764164 patent/DE1764164B1/de not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2791758A (en) * | 1955-02-18 | 1957-05-07 | Bell Telephone Labor Inc | Semiconductive translating device |
DE1168569B (de) * | 1960-09-15 | 1964-04-23 | Dr Stanislas Teszner | Unipolartransistor mit teilweise negativer Charakteristik und Vorrichtungen zu seinem Herstellen |
US3223904A (en) * | 1962-02-19 | 1965-12-14 | Motorola Inc | Field effect device and method of manufacturing the same |
BE682752A (de) * | 1965-06-18 | 1966-12-19 | Philips Nv |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2321796A1 (de) * | 1973-04-30 | 1974-11-14 | Licentia Gmbh | Feldeffekttransistor |
Also Published As
Publication number | Publication date |
---|---|
US3609477A (en) | 1971-09-28 |
GB1180186A (en) | 1970-02-04 |
CH461646A (de) | 1968-08-31 |
FR1557327A (de) | 1969-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1764164B1 (de) | Sperrschicht feldeffektransistor | |
DE112014000679B4 (de) | Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung | |
EP1408554B1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE4001390C2 (de) | Halbleitereinrichtung | |
DE102015204636B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE2910566C2 (de) | Statische Induktionshalbleitervorrichtung | |
DE102006002065B4 (de) | Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand | |
DE112013005062B4 (de) | Siliciumcarbid-Halbleitereinrichtung und Herstellungsverfahren einer solchen | |
DE2611338C3 (de) | Feldeffekttransistor mit sehr kurzer Kanallange | |
DE2852621C3 (de) | Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone | |
DE102011085331B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE112012000748T5 (de) | Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung | |
DE4219319A1 (de) | Mos-fet und herstellungsverfahren dafuer | |
DE112013006905B4 (de) | IGBT mit Verwendung einer Grabengateelektrode | |
DE10153739A1 (de) | Halbleiterbauelement | |
DE102019129537A1 (de) | Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang | |
DE102006055131A1 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE102010042691A1 (de) | Halbleitervorrichtung | |
DE102015209570B4 (de) | Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung | |
DE10225864A1 (de) | Halbleiterbauteil | |
DE102004054286B4 (de) | Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung | |
DE102013215378B4 (de) | Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung | |
DE102008032796A1 (de) | Halbleitervorrichtung mit P-N-Säulenabschnitt | |
DE112018007354T5 (de) | Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe | |
DE102020116653B4 (de) | Siliziumcarbid-halbleiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |