[go: up one dir, main page]

DE1564015A1 - Planares Halbleiterbauelement und Verfahren zur Herstellung von UEbergaengen in planaren Halbleiterbauelementen - Google Patents

Planares Halbleiterbauelement und Verfahren zur Herstellung von UEbergaengen in planaren Halbleiterbauelementen

Info

Publication number
DE1564015A1
DE1564015A1 DE19661564015 DE1564015A DE1564015A1 DE 1564015 A1 DE1564015 A1 DE 1564015A1 DE 19661564015 DE19661564015 DE 19661564015 DE 1564015 A DE1564015 A DE 1564015A DE 1564015 A1 DE1564015 A1 DE 1564015A1
Authority
DE
Germany
Prior art keywords
section
zone
irregularities
curvature
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19661564015
Other languages
English (en)
Inventor
Gray Peter Vance
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE1564015A1 publication Critical patent/DE1564015A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Claims (1)

  1. Patentanaprüche
    S3SS3SSSSSSSSSS
    1) Verfahren zur Herstellung von PN-Übergängen in planaren Halbleiterbauelementen, bei dem auf einer Oberfläche eines Halbleiterkörpers vorgewählter Leitfähigkeit eine Schicht aus lichtelektrische«! Material aufgebracht v/ird, von dem nach Belichtung in einem vorgewählten Muster mindestens ein durch das Auster bestimmter Bereich entfernt wird, so daß mindestens eine Öffnung in dieser Schicht entsteht, deren Umrandung aufgrund der Lichtbeugung oder Lichtbrechung im lichtelektrischen Matertal unregelmäßigkeiten aufweist 9 und bei dem ferner durch diese öffnung eine Verunreinigung in den Halbleiterkörper eindiffundiert iwird, um dessen Leit« i'ähigkeit in einer an die Oberfläche angrenzenden Zone umzukehren un«t einen unsymmetrisch leitenden Übergang herzit» stellen, dadurch gekennzeichnet ? daß zum Ausgleich der Unregelmäßigkeiten in der Umrandung des freiliegenden Teils dea Halbleiterkörpers, dl© den®.» im lichteiektrischen Material entspreche^ und aur Verringerung anderer Unregelmäßigkeiten nach eiern Entfernen de,s lieh δ«· ν elektrischen Materials und vor dsr Jsln4iffusion der Veruu?· reinigung der durch die Öffnung freigelegte Teil des Uß^w_ leiterkörpers einer Atzbehanö/lung unterworfen wird.
    2) Verfahren nach Anspruch 1, dadurch g e k e η-·η · ζ e i .C1 .h η e t , daß der freigelegte Teil des Halbleiterkörpers bis zu einer solchen 2iefe geätzt wird, daß die Krümmungsradien der Unregelmäßigkeiten (12) größer als die Dick* der Rauraladungszone des Überganges werden«
    5} Viierfiahren nach Anspruch 1 oder 2, dadurch g. e * kennzeichnet, daß die Ätzung bis zu einer fe von jsehr als Ο,ΐ Mikron^ durchgeführt wird.
    BAD ORiGiNAL 0 0 9826/027 0
    4) Verfahren nach einem oder mehreren der Ansprüche 1 - 3, dadurch gekennzeichnet, daß die Ätzung bis zu einer. Tiefe von der Größenordnung der Diffu* eionslänge vorgenommen wird, damit der Krümmungsradius (R1) «wischen dem planaren, unter der öffnujog liegenden Abschnitt (16) und dem an die Oberfläche tretenden Randabechriitt (19) größer als die Diffusionslänge wird.
    5) Abwandlung des Verfahrens nach den Ansprüchen 1 - 4 ,
    bei dem -auf den Halbleiterkörper vor dem Auftragen des lichtelektrischen Materials eine Passivierungsschicht aufgebracht wird, von der nach Entfernung der bestimmten Teile der lichtelektrischen Schicht die freigelegten Teile entfernt werden, dadurch gekennzeichnet , daß «um Ausgleich der Unregelmäßigkeiten in der Umrandung des freiliegenden Teils des Halbleiterkörpers, die denen im lichtelektrischen Material entsprechen, rnd zur lSntfernung anderer Unregelmäßigkeiten die Passivierungsschicht im Bereich der öffnungen weggeätzt wird, wobei die Ätzung bis zu einer Tiefe von 0,1 MÜcrons fortgesetzt wird, damit die Krümmungsradien der Unregelmäßigkeiten in der Umrandung des Übergangs größer als die jJicke der Raumladungszone des Übergangs werden.
    6) Planares Halbleiterbauelement, welches einen Halbleiterkörper einer vorgerichteten Leitfähigkeit enthält, in dem in einem an eine Oberfläche angrenzenden Abschnitt eine Zone mit einer anderen Leitfähigkeit eingelassen ist, und welches zwischen dieser Zone und dem übrigen Halbleiterkörper einen asymmetrisch leitenden Übergang aufweist, der einen parallel zu dieser Oberfläche verlaufenden, mittleren Abschnitt und einen Randabschnitt besetzt, der vom Rand.des mittleren Abschnitts bis zur Oberfläche reicht, dadurch ge
    kennzeichnet, daß der Krümmungsradius des Rand» abschnitte Überall größer als die Dicke der Raumladungszone ist.
    BAD OBIGlNAL 009826/0270
    7) Verfahren nach Anspruch 6, dadurch gekennzeichnet ι daß der Krümmungsradius zwischen dem Mittleren Abschnitt .und dem Kandabschnitt größer als die üiffu-» eionslänge im mittleren Abschnitt iüt.
    8) Abwandlung dee planaren Hnlbleiterbaueleraen^es nach den Ansprüchen 6 oder 7, bei dem in die eine Zone eine weitere Zone mit unterschiedlicher Leitfähigkeit eingelassen i?t, die ebenfalls an die Oberfläche angrenzt und ra:.t der einen Zone einen aayninetriech leitenden Übergang einschlie 5t, der ebenfalls einen parallel zu dieser Oberfläche verlaufenden, mittleren Abschnitt und einen Randabochnitt besitzt» der vom Hand des mittleren Abschnitts bis zur überflache reicht, dadurch gekennzeichnet, daß der ilandabschnitt mindestens eines der beiden Übergänge einen Krümmungsradius aufweist, der überall großer als die Dicke der zugehörigen ItaumladungSBOne ir.t.
    009826/0270
    Leerseite
DE19661564015 1965-08-02 1966-07-30 Planares Halbleiterbauelement und Verfahren zur Herstellung von UEbergaengen in planaren Halbleiterbauelementen Pending DE1564015A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US47651265A 1965-08-02 1965-08-02
US86257369A 1969-08-08 1969-08-08

Publications (1)

Publication Number Publication Date
DE1564015A1 true DE1564015A1 (de) 1970-06-25

Family

ID=27045200

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661564015 Pending DE1564015A1 (de) 1965-08-02 1966-07-30 Planares Halbleiterbauelement und Verfahren zur Herstellung von UEbergaengen in planaren Halbleiterbauelementen

Country Status (3)

Country Link
US (2) US3514346A (de)
DE (1) DE1564015A1 (de)
GB (1) GB1121737A (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1265017A (de) * 1968-08-19 1972-03-01
US3786320A (en) * 1968-10-04 1974-01-15 Matsushita Electronics Corp Schottky barrier pressure sensitive semiconductor device with air space around periphery of metal-semiconductor junction
NL6816449A (de) * 1968-11-19 1970-05-21
US3945030A (en) * 1973-01-15 1976-03-16 Signetics Corporation Semiconductor structure having contact openings with sloped side walls
US4047196A (en) * 1976-08-24 1977-09-06 Rca Corporation High voltage semiconductor device having a novel edge contour
US4253516A (en) * 1978-06-22 1981-03-03 Westinghouse Electric Corp. Modular heat exchanger
EP0365166B1 (de) * 1988-10-02 1994-02-23 Canon Kabushiki Kaisha Gegenstand aus Kristall und Verfahren zu seiner Herstellung
JP4811520B2 (ja) * 2009-02-20 2011-11-09 住友金属鉱山株式会社 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
JP2012114217A (ja) * 2010-11-24 2012-06-14 Nitto Denko Corp 配線回路基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA509126A (en) * 1949-05-28 1955-01-11 Western Electric Company, Incorporated Semiconductor translating devices
US2907969A (en) * 1954-02-19 1959-10-06 Westinghouse Electric Corp Photoelectric device
US2859141A (en) * 1954-04-30 1958-11-04 Raytheon Mfg Co Method for making a semiconductor junction
US2837704A (en) * 1954-12-02 1958-06-03 Junction transistors
US2845374A (en) * 1955-05-23 1958-07-29 Texas Instruments Inc Semiconductor unit and method of making same
US2921362A (en) * 1955-06-27 1960-01-19 Honeywell Regulator Co Process for the production of semiconductor devices
US3030704A (en) * 1957-08-16 1962-04-24 Gen Electric Method of making non-rectifying contacts to silicon carbide
US2893904A (en) * 1958-10-27 1959-07-07 Hoffman Electronics Thermal zener device or the like
NL244815A (de) * 1959-02-09
US3158788A (en) * 1960-08-15 1964-11-24 Fairchild Camera Instr Co Solid-state circuitry having discrete regions of semi-conductor material isolated by an insulating material
NL269092A (de) * 1960-09-09 1900-01-01
US3255056A (en) * 1963-05-20 1966-06-07 Rca Corp Method of forming semiconductor junction

Also Published As

Publication number Publication date
US3586549A (en) 1971-06-22
US3514346A (en) 1970-05-26
GB1121737A (en) 1968-07-31

Similar Documents

Publication Publication Date Title
DE1564015A1 (de) Planares Halbleiterbauelement und Verfahren zur Herstellung von UEbergaengen in planaren Halbleiterbauelementen
DE102017200415A1 (de) Halbleitervorrichtung
DE3522465C2 (de)
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE2101028A1 (de) Verfahren zur Herstellung von Halbleiterelementen
DE1539853A1 (de) Integrierte elektronische Halbleiterschaltung und Verfahren zu deren Herstellung
DE1552689B1 (de) Verfahren zur herstellung einer duennen auf eine unterlage aufzuklebenden metallischen feile
DE3620223A1 (de) Einrichtung zum herstellen einer halbleitervorrichtung
CH628756A5 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung.
DE1236077B (de) Halbleiter-Festkoerperschaltung mit eigener Stromversorgung
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE1564770A1 (de) Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiterbauelementen
DE1251440C2 (de) Halbleiterbauelement
DE1910315C3 (de)
DE3045674C2 (de)
DE1439280A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3211144C2 (de)
DE1285625C2 (de) Verfahren zur herstellung eines halbleiterbauelements
DE1514853C3 (de) Hochfrequenztransistor und Verfahren zu seiner Herstellung
DE1614868A1 (de) Halbleiteranordnung
DE839233C (de) Verfahren zum Herstellen von Trockengleichrichtern, insbesondere Selentrockengleichrichtern
DE482178C (de) Verfahren zur Herstellung von isolierenden Trennwaenden fuer Akkumulatorenplatten
AT277916B (de) Verfahren zur vollständigen oder teilweisen Entfernung von Verunreinigungen, insbesondere Fetten und fettähnlichen Substanzen, Kohlenwasserstoffen und Wasser, aus einem Mikroorganismenmaterial
DE1210085B (de) Verfahren zum Herstellen von elektrischen Halbleiterbauelementen
DE1564201A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes