[go: up one dir, main page]

DE1564201A1 - Verfahren zur Herstellung eines Halbleiterbauelementes - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelementes

Info

Publication number
DE1564201A1
DE1564201A1 DE19641564201 DE1564201A DE1564201A1 DE 1564201 A1 DE1564201 A1 DE 1564201A1 DE 19641564201 DE19641564201 DE 19641564201 DE 1564201 A DE1564201 A DE 1564201A DE 1564201 A1 DE1564201 A1 DE 1564201A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
main surface
semiconductor
surface side
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19641564201
Other languages
English (en)
Inventor
Kurt Kadelburg
Tom Roach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE1564201A1 publication Critical patent/DE1564201A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

International Rectifier Corp„, El Segundo, Kalifornien, V.St.A,
Verfahren zur Herstellung eines Halbleiterbauelements
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements, das in einem Halbleiterblättchen eines bestimmten leitfähigkeitstyps' wenigstens zwei pn-Übergänge aufweist.
Bei Halbleiterbauelementen mit pn-Übergangen ist der pn-Übergang normalerweise parallel zu den HauptOberflächenseiten des Halbleiterblättchens und erstreckt sich bis an dessen Umfang, derart, daß der pn-übergang an den Seitenflächen des Blättchens austritt. Dies ist insoferne von Nachteil, als der an der Seite austretende pn-übergang während der Bearbeitung des Blättchens leicht beschädigt werden kann, soferne nicht extreme Vorsicht angewandt wird, wodurch sieh die Bearbeitungsvorgänge komplizieren und verteuern. Die angesichts der Dünne der normalerweise verwendeten Halbleiterblättchen extrem schmale Seitenfläche ist
909884/08 88
nur schwierig zu schützen und macht komplizierte Pazifikationsverfahren erforderlich, wenn die an den Seitenumfängen austretenden pn-Übergänge wirksam geschützt werden sollen.
Es sind in diesem Zusammenhang "bereits Halbleiteranordnungen bekannt, bei welchen der bzw. die pn-übergang bzw. -Übergänge ausschließlich an einer der Hauptoberflächenseiten des HaIbleiterblättchens austreten. Bei der in der DAS 1 105 069 gezeigten Halbleiteranordnung dieser Art werden zu diesem Zweck durch aufeinanderfolgende Umdotierung von der einen Hauptoberflächenseite des Blättchens her in diesem mehrere übereinander angeordnete Zonen entgegengesetzter Leitfähigkeit geschaffen. Um zu erreichen, daß sämtliche pn-Schichten an der Oberseite austreten, muß bei den verschiedenen Legierungsbehandlungen zur jeweiligen Umdotierung mit verschieden großen Legierungsausgangsflächen und bis zu verschiedenen Legierungstiefen gearbeitet werden? dieses Verfahren ist kompliziert und gestattet zumal hinsichtlich der bis zu größerer Tiefe vorgetragenen Legierungen nur eine sehr geringe Genauigkeit der Lokalisierung der pn-Schichten. Bei dem in der DAS 1 133 039 beschriebenen Verfahren zur Herstellung eines Halbleiters mit nur an seiner einen Hauptoberflächenseite austretenden pn-Schichten wird in der Weise vorgegangen, daß zunächst das Halbleiterblättchen auf seiner gesamten Oberfläche, d.h. den Hauptoberflächenseiten und den Seitenflächen, -durch Eindiffundieren
•A
909884/0888 - - ~ *
BAD OFHQlNAL
einer entsprechenden Dotierungssubstanz mit einer verhältnismäßig dünnen Schicht von entgegengesetzter Leitfähigkeit
• wirdJ wie das ursprüngliche Halbleiterblättchen versehen/; diese Schicht wird durch Einätzen von Mulden an einer Hauptoberflächenseite in mehrere Bereiche unterteilt, worauf in einer nachfolgenden Erwärmungsbehandlung die Dicke der Oberflächenschicht durch weiteres Eindiffundieren in das Harbleiterblättchen vergrößert wird! die Eontaktelektroden werden nur auf den voneinander getrennten Bereichen der Oberflächenschicht, nicht jedoch auf dem freigeätzten Bereich des Halbleiterkörpers angebracht. Auch dieses Verfahren ist mit seiner mindestens zweifachen Diffusionsbehandlung und der Anbringung mehrerer Ätzmulden verhältnismäßig kompliziert.
Die Erfindung betrifft somit ein Verfahren zur Herstellung eines Halbleiterbauelements, das in einem Halbleitertlättchen eines bestimmten Leitfähigkeitstyps wenigstens zwei voneinander getrennte pn-übergänge aufweist, deren Randlinien jeweils eine geschlossene Linie auf ein und derselben Rauptoberflächenseite des Halbleiterblättchens bilden.
Durch die Erfindung soll ein einfacheres Verfahren zur Herstellung eines derartigen Halbleiterkörpers geschaffen werden.
Zu diesem Zweck ist gemäß der Erfindung vorgesehen, daß durch Katerialabtragung in dem mittleren Teil einer der
'" . - : .." " '■■ .: . ./. 909884/0888 - \
'bad owe«**1·
Hauptoberflächenseiten des Halbleiterblättchens eine flache zentrale Vertiefung gebildet wird, daß sodann wenigstens auf der die Vertiefung aufweisenden Hauptoberflächenseite und den Seitenflächen des Halbleiterblättchens, und vorzugsweise über die gesamte Oberfläche des Halbleiterblättchens, eine Schicht von entgegengesetztem Leitfähigkeitstyp erzeugt wird, deren Dicke kleiner als die Tiefe der zentralen Ausnehmung an der einen Hauptoberflächenseite ist, und daß sodann der die zentrale Ausnehmung auf der einen Hauptoberflächenseite des Blättchens umgebende ringförmige Bereich dieser Schicht abgetragen wird.
Nach dem Verfahren gemäß der Erfindung wird somit durch zwei Katerialabtragungsschritte und eine einzige Diffusionsbehandlung, die zudem örtlich nicht lokalisiert zu sein braucht und nur bis zu einer verhältnismäßig geringen Tiefe durchge- · führt zu werden braucht, ein Halbleiterbauelement mit zwei getrennten pn-übergängen erhalten, die in Form geschlossener Linien an ein und derselben Hauptoberflächenseite des Halbleiterblättchens austreten. Durch Anbringen je einer Elektrode im Bereich der zu Anfang erzeugten Vertiefung, in dem nach der zweiten Katerialabtragung erhaltenen, den geannten ersten Bereich ringförmig umgebenden Bereich entgegengesetzten Leitfähigkeitstyps sowie an einer weiteren Stelle des übrigen Ofrerflächenbereichs des Halbleiterblättohens, vorzugsweise an der gegenüberliegenden Hauptoberflächenseite, erhält man so eine
909884/0888 BAD
Dreielektroden-Harbleiteranordnung, beispielsweise einen Transistor, welcher in einfacher Weise handhabbar ist und ohne komplizierte Pazifikationsbehandlung der Seitenflächen verwendbar ist.
Weitere Vorteile und Einzelheiten der Erfindung ergeben sich aus der folgenden Beschreibung eines Ausführungsbeispiels an Hand der Zeichnung} in dieser zeigen:
Fig. 1 ein-0 Halbleiterblättchen in einem Herstellungsstadium, in welchem der aus einem Material des einen Leitfäitigkeitstyps bestehende Körper des Halbleiterblättchens durch Einöiffundieren einer geeigneten Dotierung^* auf seiner gesamten Oberfläche mit einer Schicht des entgegengesetzten Leitfähigkeitstyps versehen wurde; Fig. 2 das folgende Stadium bei einem bekannten Herstellungsverfahren, wobei drei aneinanderliegende Leitfähigkeitszonen entstehen, deren pn-Übergänge sich bis zu den Seitenflächen des Halbleiterblättchens .erstrecken und an diesen austreten?
Fig. 3 ©in. -"-albleiterblattchen in einem Stadium des Herstellungsverfahrens gemäß der Erfindung, nach Erzeugung der mittleren Ausnehmung an der einen Hauptoberflächenseite und Erzeugung der Oberflächenschicht vom entgegengesetzten Leitfähigkeitstyp, jedoch vor der zweiten Materialabtragung.
909884/0888
In Figur 1 ist der Querschnitt eines Halbleiterblättchens dargestellt, welches von η-Leitfähigkeit sein kann, und das von einer Schicht der entgegengesetzten Leitfähigkeitsart .umgeben ist, welche beispielsweise durch einen Diffusionsprozess hergestellt sein kann.
Die in Figo 1 gezeigten Abmessungen sind der Übersichtlichkeit wegen stark vergrößert} die wirkliche Blättchendicke kann in der Größenordnung von 0,25 mm, die Eindringtiefe der Schale 11 in der Größenordnung von 0,05 mm und der Durchmesser bzw. die Länge des Plättchens in der Größenordnung von 2,5 mm liegen.
Bei einem bekannten Verfahren v/erden die Ränder oder der Umfang des Blättchens entlang der gestrichelten Linien 12 und 13 (in Fig. 1) abgeätzt, v/ob ei man das in Fig. 2 dargestellte Bauteil erhält} dieses weist eine mittlere Zone Η mit η-Leitung sowie äußere Zonen 15 und 16 mit p-Leitung auf. Dann v/erden in geeigneter Weise Elektroden am Eauteil angebracht, und falls erwünscht kann eine der Zonen 15 und 16 entfernt werden„ Wahlweise kann auch während des Diffusionsprozesses (s. Fig. 1) entweder die obere oder die untere Oberfläche des Körpers 10 mit einer Kaske abgedeckt worden sein, so daß nur eine der Zonen 15. oder 16 (s. Fig. 2) ausgebildet wird ο
Aus Fig. 2 ist zu ersehen, daß die zwei p-n-Übergänge 17 und
909884/0888
BAD
18 sich bis zum Umfang des Blättchens 10 erstrecken. Dies hat zur Folge, daß das Blättchen bei der Handhabung leicht beschädigt werden kann, wie dem Fachmann bekannt ist, so daß komplizierte Halterungs- und Transportmethoden angewandt werden müssen.
Gemäß der Erfindung wird, wie aus Fig. 3 ersichtlich, ein Ausgangsblättchen 30 Vorbereitet, das auf einer Oberfläche eine Verte|Lfung 36 aufweist. Danach wird das ganze Bauteil in einen geeigneten Diffusionsofen gebracht und, wenn das Ausgangsblättchen beispielsweise n—leitend war, mit einer p-leitenden Oberflächenschicht 32 versehen. Danach wird das Bauteil geätzt oder geläppt oder in einer anderen Weise behandelt, um das Material oberhalb der Linie 33-31'zu entfernen, wodurch das entstehende Bauteil einen mittleren n-leitenden, Bereich 35 und zwei p-leitende Bereiche 36 und 37 an gegenüberliegenden Seiten aufweist, die durch p-n-übergänge 38 und 39 begrenzt sind. Gemäß der Erfindung enden die p-n-l*bergänge 36 und 3? an der oberen Oberfläche des Blättchens 30 und nicht an: Umfang, so daß man sie r.it einfachen Pazifizierungsverfahren schützen kann.
Anschließend kann das Gebilde mit Kontaktelektrode!! versehen werden, beispielsweise können in den Bereichen 36 und 37 Emitter- bzw. Eollektorelektroden und in dem den Bereich 35 ringförmig umgebeneden Bereich entgegengesetzten Leitfähigkeitstyps an der oberen Hauptoberfläche eine Basiselektrode
angebracht werden.
— —-.^
909884/0888 BAD
- Patentansprücheί

Claims (1)

  1. PATENTANWÄLTE
    DIPL-ING. CURT WALLACH
    DIPL.-ING. GONTHER KOCH 1 5 6 M 2
    OR. Tl NO HAI BACH
    t München 2, 26. November 1966
    I 25 389 VIIIc/2ig k unser zeichen: 7213a - Dr.H/Re
    Trennakte
    Patentanspruch für die Ausscheidungsanmeldung
    Verfahren zur Herstellung eines Halbleiterbauelements, das in einem Halbleiterblättchen eines bestimmten Leitfähigkeitstyps wenigstens zwei voneinander getrennte pn-übergänge aufweist, deren Randlinien jeweils eine geschlossene Linie auf ein und derselben Hauptoberflächenseite des Halbleiterblättchens bilden, dadurch gekennzeichnet , * daß durch Materialabtragung in dem mittleren Teil einer der HauptOberflächenseiten des Halbleiterblättchens (35, Fig. 3) eine flache zentrale Vertiefung (36) gebildet wird, daß sodann wenigstens auf der die Vertiefung (36) aufweisenden Hauptoberflächenseite und den Seitenflächen des Halbleiterblättchens, und vorzugsweise über die gesamte Oberfläche des Halbleiterblättchens, eine Schicht von entgegengesetztem !»eitfähigkeitstyp erzeugt wird, deren Dicke kleiner als die Tiefe der zentralen Ausnehmung (36) an der einen Hauptober-" flttchenseite ist, und daß sodann der die zentrale Ausnehmung (36) auf der einen Hauptoberflächenseite des Blättchens umgebende ringförmige Bereich dieser Schicht abgetragen wird.
    909884/0888 BAD original
DE19641564201 1963-03-05 1964-03-05 Verfahren zur Herstellung eines Halbleiterbauelementes Pending DE1564201A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US26293563A 1963-03-05 1963-03-05

Publications (1)

Publication Number Publication Date
DE1564201A1 true DE1564201A1 (de) 1970-01-22

Family

ID=22999698

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19641564201 Pending DE1564201A1 (de) 1963-03-05 1964-03-05 Verfahren zur Herstellung eines Halbleiterbauelementes
DE19641489010 Pending DE1489010A1 (de) 1963-03-05 1964-03-05 Verfahren zur Herstellung von Halbleiterbauteilen

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19641489010 Pending DE1489010A1 (de) 1963-03-05 1964-03-05 Verfahren zur Herstellung von Halbleiterbauteilen

Country Status (2)

Country Link
DE (2) DE1564201A1 (de)
GB (1) GB1032668A (de)

Also Published As

Publication number Publication date
DE1489010A1 (de) 1969-04-03
GB1032668A (en) 1966-06-15

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2040911A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE1130932B (de) Verfahren zur Herstellung kleinflaechiger pn-UEbergaenge in Halbleiter-koerpern von einem Leitfaehigkeitstyp von Halbleiteranordnungen, z. B. Dioden oder Transistoren
DE2357376C3 (de) Mesa-Thyristor und Verfahren zu seiner Herstellung
DE1764155A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und durch dieses Verfahren hergestelltes Halbleiterbauelement
DE4320780A1 (de) Halbleiteranordnung und Verfahren zur Herstellung
DE2541275C3 (de) Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung
DE19853743C2 (de) Halbleiter-Bauelement mit wenigstens einer Zenerdiode und wenigstens einer dazu parallel geschalteten Schottky-Diode sowie Verfahren zum Herstellen der Halbleiter-Bauelemente
DE1564201A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE2301384B2 (de) Verfahren zur Herstellung eines Dotierungsbereichs in einer Schicht aus Halbleitermaterial
DE1303672C2 (de) Transistor
DE1251440C2 (de) Halbleiterbauelement
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE1269732B (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE1964546A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE1589696C3 (de) Halbleiterbauelement, insbesondere Flächentransistor
DE1589453A1 (de) Halbleiteranordnung
CH506886A (de) Verfahren zur Herstellung einer Übergangsschicht von vorgegebener Gestalt in einem scheibenförmigen Körper aus Halbleitermaterial
AT233119B (de) Halbleiteranordnung mit einem im wesentlichen einkristallinen Halbleiterkörper
DE1764552C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Zenerdiode
DE1295237B (de) Druckempfindliche Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1114938B (de) Verfahren zur gleichzeitigen Herstellung mehrerer flaechenhafter Halbleiter-anordnungen, insbesondere von Hochfrequenz-Transistoren mit moeglichst duennen Kollektorzonen
DE1614286C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung