[go: up one dir, main page]

DE1549481B1 - Rechenanordnung - Google Patents

Rechenanordnung

Info

Publication number
DE1549481B1
DE1549481B1 DE19671549481 DE1549481A DE1549481B1 DE 1549481 B1 DE1549481 B1 DE 1549481B1 DE 19671549481 DE19671549481 DE 19671549481 DE 1549481 A DE1549481 A DE 1549481A DE 1549481 B1 DE1549481 B1 DE 1549481B1
Authority
DE
Germany
Prior art keywords
gates
line
decrement
signal
increment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19671549481
Other languages
English (en)
Inventor
Frank John Campano
William John Spencer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1549481B1 publication Critical patent/DE1549481B1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/321Program or instruction counter, e.g. incrementing

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Analogue/Digital Conversion (AREA)
  • Shift Register Type Memory (AREA)

Description

1 2
Die Erfindung betrifft eine Rechenanordnung zur tions in digital Computers, Verlag Van Nostrand Inkrementierung bzw. Dekrementierung einer Zahl Company, Incorporated, New York, 1955, S. 195). um Zweierpotenzwerte mit einem Register, dessen bi- Dies geschieht über Und-Schaltungen in Abhängigstabile Stufen nach Art eines Zählers zur Weiterlei- keit vom binären Speicherzustand aller vorausgehentung binärer Überträge bzw. Borger miteinander ver- 5 den Zählstufen. Die Schaltung kann für beide Zählbunden sind und denen über Tore Inkrementier- bzw. richtungen durch Verkoppelung der Und-Schaltungen Dekrementiersignals zugeführt werden. ausgelegt werden. Sie hat aber den Nachteil, daß die
Es ist bei Datenverarbeitungsanlagen häufig not- Und-Schaltungen der höherstelligen Zählstufen wegen wendig, Zahlenwerte wiederholt um einen bestimm- der Abhängigkeit von allen vorausgehenden Stufen ten Betrag zu erhöhen bzw. inkrementieren oder zu io eine große Anzahl Eingänge aufweisen müssen. Da verringern bzw. dekrementieren. Dies ist z. B. bei Be- die Zahl der Eingänge einer Und-Schaltung je nach fehls- oder Datenadressen der Fall, die nach jeder Art der zur Anwendung kommenden Schaltkreistech-Ausführung eines Befehls jeweils um Eins weiterzu- nik begrenzt ist, kann es notwendig sein, die Funkschalten oder um einen anderen festen Wert zu erhö- tion der Und-Schaltungen dieser Stufen auf mehrere hen sind. Operationen dieser Art werden üblicher- 15 Und-Schaltungen aufzuteilen, was jedoch mit zunehweise im Leitwerk einer Datenverarbeitungsmaschine mender Zählstellenzahl den Aufbau der Einrichtung ausgeführt. Zur regelmäßigen Adresseninkrementie- kompliziert.
rung um Eins dienen bei bekannten Anlagen Zähler, Die Erfindung beabsichtigt, Zähleinrichtungen der
die mit jeder Befehlsausführung um Eins weiterge- letztgenannten Art unter Vermeidung der oben erläuschaltet werden. 20 terten Nachteile zu verbessern. Gemäß der Erfindung
Mit derartigen Anordnungen ist es jedoch relativ wird dies dadurch erreicht, daß jeder Stufe parallel umständlich, von Eins abweichende Modifizierungen angeordnete Einstell- und Rückstelltore vorgeschaltet durchzuführen. Beispielsweise sind bei Inkrementie- sind, daß die binären Null- und Eins-Ausgänge einer rangen um Acht dem Zähler für jede Inkrementie- jeden Stufe als Konditionierungseingänge an die Einrungsoperation acht Weiterschaltimpulse zuzuführen, 25 stell- und Rückstelltore der gleichen Stufe rückgeführt wofür ein erheblicher Zeitaufwand benötigt wird. sind und außerdem zur Übertragsweiterleitung mit Hinzu kommt, daß die Übertragsverarbeitung in den Einstell- bzw. Rückstelltoren der nächsthöheren einem derartigen Zähler relativ langsam erfolgt, so Stufe verbunden sind, daß die Einstell- und Rückdaß auch bei Inkrementierungen um Eins eine relativ stelltore einer jeden Stufe an eine Inkrementierlangsame Arbeitsgeschwindigkeit erzielt wird. Es sind 30 Steuerleitung und an eine Dekrementier-Steuerleitung deshalb auch bereits Datenverarbeitungsanlagen be- angeschlossen sind, über die die Tore während einer kanntgeworden, in denen für diese Operationen ein Inkrementierungsoperation für eine Umschaltung und separates Addier-Subtrahierwerk vorgesehen wird, Übertragsweiterleitung bzw. während einer Dedem die ursprüngliche Adresse und der Inkrement- krementierungsoperation für eine Umschaltung und bzw. Dekrementwert zugeführt werden und an dessen 35 Borgerweiterleitung geöffnet werden, und daß die Ausgang ein Register angeschlossen ist zur Aufnahme Einstell- und Rückstelltore der dem Inkrementwert der modifizierten Adresse (»Digitale Rechenanlagen« bzw. Dekrementwert zugeordneten Stufen mit einer von A. P. Speiser, Berlin, 196.1, S. 288). Diese Inkrementierleitung und einer Dekrementierleitung Ausführungsform erfordert einen relativ hohen Auf- verbunden sind, über die eine Inkrementier- bzw. Dewand, der einerseits durch das Addierwerk selbst und 40 krementieroperation auslösende Umschaltsignale zu andererseits durch die Notwendigkeit zusätzlicher Re- den betreffenden Stufen geleitet werden, gister bedingt ist. Da das Adreßregister nicht in einem Weitere vorteilhafte Ausgestaltungen der Erfindung
Takt zugleich die alte Adresse an den Eingang des sind aus den Ansprüchen ersichtlich. Nachfolgend ist Addierwerkes abgeben und die neue Adresse vom ein Ausführungsbeispiel der Erfindung an Hand von Ausgang des Addierwerkes empfangen kann, muß ent- 45 Zeichnungen beschrieben. Es zeigt weder ein Addierwerk mit einem Akkumulatorregister F i g. 1 ein vereinfachtes Blockdiagramm einer Da-
verwendet oder ein zusätzliches Adreßregister vorge- tenverarbeitungsanlage, die mit der erfindungsgemäsehen werden. ßen Anordnung ausgestattet ist,
Es sind Zähleinrichtungen bekannt, die ein Zähl- F i g. 2 ein Schaltbild einer bistabilen Stufe, wie sie
Standregister und einen an dessen Ausgang ange- 50 im Inkrement-Dekrement-Register von F i g. 1 verschlossenen Übertragsgenerator mit einem nach- wendet wird,
geschalteten Paralleladdierwerk aufweisen, dessen F i g. 3 ein detailliertes Blockschaltdbild des Inkre-
Ausgänge an die Eingänge des Zählstandregisters ment-Dekrement-Registers von F i g. 1, zurückgeführt sind (USA.-Patent 3 145 293). Zwei F i g. 4 ein Blockschaltbild der Inkrement-Voraus-
Steuerleitungen, die mit den Eingängen des Über- 55 schau-Steuerschaltung von F i g. 1, tragsgenerators verbunden sind, liefern Einstell- und F i g. 5 ein Blockschaltbild der Dekrement-Voraus-
Zählsignale für die wahlweise Ausführung der Opera- schau-Steuerschaltung von F i g. 1 und tionen +1 und — 1. Eine solche Einrichtung erfor- Fig. 6 ein Zeitdiagramm zur Erläuterung der Wir-
dert einen erheblichen Aufwand an Schaltmitteln. kungsweise des Ausführungsbeispiels. Außerdem ist es ungünstig, daß die Signale bis zur 60 In den Zeichnungen ist ein Ausführungsbeispiel Rückspeicherung des inkrementierten oder dekre- der Erfindung zur Modifizierung von Adressen in mentierten Wertes in das Zählstandsregister auf Ko- einer Datenverarbeitungsanlage dargestellt. Die Adressten der Zählgeschwindigkeit eine relativ große An- sen sind achtstellige Binärzahlen, die wahlweise um zahl Logikstufen zu passieren haben. einen vorbestimmten festen Wert zu inkrementieren
Es sind auch einfachere Zähleinrichtungen be- 65 oder zu dekrementieren sind. Eine geeignete Datenkanntgeworden, bei denen die Zählsignale den ein- Verarbeitungsanlage 10 (F i g. 1) liefert die Signale, zelnen stabilen Stufen eines Zählregisters gleichzeitig die die zu modifizierenden Adressen darstellen, auf zugeführt werden (Richards, Arithmetic Opera- einer Sammelleitung41 bis 48. Diese Signale werden
3 4
einem Inkrement-Dekrement-Register 11 zugeführt den Transistor Γ 4 fließt über den Widerstand 31, so und von dort zu einer Inkrement-Vorausschau-Steuer- daß der Transistor Γ 3 eine Vorspannung in Durchschaltung 12 und einer Dekrement-Vorausschau- laßrichtung erhält, die ihn veranlaßt, leitend zu wer-Steuerschaltung 13 weitergeleitet. Das Register 11 ist den, wodurch die Spannung am Widerstand 33 sinkt ein Acht-Bit-Register, das acht Stufen B1 bis B 8 auf- 5 und die Leitung 17 ein Potential annimmt, das negaweist, von denen jede ein echtes und ein komplemen- tiver ist als das Potential BX. Die Spannung an der tiertes Ausgangssignal zur Anzeige des jeweils in ihr Basis von Γ 2 ist jedoch gleich der Spannung am Kolgespeicherten Bits liefert. Diese Stufen können durch lektor des Transistors T 4 bis auf den Spannungsbekannte Flip-Flops gebildet werden. Sie sind in abfall an der Basisemitterstrecke des Transistors Tl bezug auf den Stellenwert der zugeordneten Adressen- io und hat einen solchen Wert, daß der Transistor Γ 2 ziffer in aufsteigender Reihenfolge angeordnet, indem gesperrt wird. Die Leitung 18 nimmt daher über den der Flip-Flop B1 der niedrigsten Ziffernstelle, der Widerstand 32 das Potential von BX an und ist da-Flip-Flopß2 der nächsthöheren Ziffernstelle usw. durch positiver als die Leitung 17. Wenn der Flipzugeordnet ist. Der Ausgang 9 des Registers 11 ist Flop FF eingestellt ist, d. h. sich im Ein-Zustand bemit denjenigen Teilen der Datenverarbeitungsanlage 15 findet, sind die vorausgehend erläuterten Bedingun-10 verbunden, in denen die modifizierten Adressen gen umgekehrt: Tl und Tl sind »eingeschaltet«, Γ4 verwendet werden. leitet weniger als Π und ist »ausgeschaltet«, Γ3 ist
Die Flip-Flops des Registers 11 sind untereinander gesperrt, Leitung 17 positiv und Leitung 18 ist negagleich ausgebildet, so daß es genügt, einen einzigen an tiv. Der Flip-Flop FF schaltet von einem Zustand Hand von F i g. 2 beschreiben. Jede Stufe des Re- 20 zum anderen beim Empfang negativer Impulsspitzen gisters besteht aus einem Flip-Flop FF, der eine Ein- auf Leitungen 14 oder 15, die von Torschaltungen 19 stelleitung 14, eine Rückstelleitung 15, eine Gleich- bis 24 erzeugt werden.
strom-Rückstelleitung 16 und Ausgangsleitungen 17 Die Torschaltungen 19 bis 24 sind untereinander
und 18 zur Anzeige der im Flip-Flop gespeicherten gleich ausgebildet. Jede besteht aus zwei Widerstän-Binärziffer aufweist. Die Ausgangsleitung 17 ist dem 25 den 34 und 35, die mit einem Kondensator 36 zu Einstellzustand oder der Eins-Seite und die Ausgangs- einem .RC-Netzwerk geschaltet sind, das über eine leitung 18 dem Rückstellzustand oder der Null-Seite Diode 38 und die zugeordnete Einstell- oder Rück·' des Flip-Flops zugeordnet. Der Flip-Flop FF besteht stelleitung an dem Emitter der Transistoren Γ1 oder aus zwei NPN-Transistoren Tl und T 4, die so mit- Γ 4 angeschlossen ist. Die Torschaltung 21 besitzt nur einander verbunden sind, daß sie in relativ engen 30 einen Widerstand 37, der mit einem Kondensator 36 Grenzen zwischen zwei stabilen Zuständen umge- parallelgeschaltet ist zur Bildung eines CR-Netzwerschaltet werden können, wobei der eine Transistor kes mit kurzer Zeitkonstante, das über eine Diode 38 jeweils einen größeren Stromfluß aufweist als der und die Einstelleitung 14 zum Emitter von Transistor andere Transistor und weder der eine noch der an- Tl geführt ist. Ein Umschaltimpuls wird durch Andere Transistor in den Sättigungszustand oder in den 35 legen eines negativen Konditionierungssignals an Sperrzustand gelangt. Es sind außerdem zwei weitere jeden der Widerstände einer Torschaltung und durch-NPN-Transistoren TT, und Γ3 vorgesehen, deren Ba- Zuführung einer negativen Stirnflanke eines Rechtecksen an die Emitter der Transistoren Tl und Γ 4 an- impulses zum Kondensator dieser Torschaltung ergeschlossen sind. Während der Umschaltung werden zeugt. Diese Signale werden durch das .RC-Netzwerk die kleinen Übergangsimpulse, die von den Transisto- 40 differenziert, wodurch die Stirnflanke die Diode 38 ren Tl und Γ 4 erzeugt werden, durch die Transisto- passiert und als negative Impulsspitze zur Umschalren Γ 2 oder Γ 3 verstärkt und festgehalten, indem tung des Flip-Flops FF dient. Die den Kondensatoren einer dieser Transistoren jeweils gesperrt und der an- 36 zugeführte negative Flanke wird nachfolgend als dere leitend ist. Die Kollektoren der Transistoren Γ 2 Übergangssignal bezeichnet. Weder das Übergangsund Γ 3 sind an die Ausgangsleitungen 17 und 18 an- 45 signal noch die Konditionierungssignale an den Wigeschlossen. Diese Ausgangsleitungen führen stets derständen 34, 35 bzw. 37 können für sich einen Umkomplementär zueinander liegende Potentiale, d. h., schaltimpuls auslösen.
wenn die eine Leitung positives Potential führt, ist Der Umschaltimpuls bewirkt, daß der Flip-Flop FF
das Potential der anderen Leitung negativ. Der Flip- von dem einen stabilen Zustand in den anderen sta-Flop FF befindet sich im Null-Zustand, wenn die Lei- 50 bilen Zustand übergeht. Dies geschieht dadurch, daß tung 17 ein negatives und die Leitung 18 ein positives der Transistor, zu welchem der Umschaltimpuls gePotential aufweist, und im Eins-Zustand, wenn die langt, z. B. Tl, weiter ausgesteuert wird als der an-Leitung 17 ein positives und die Leitung 18 ein nega- dere Transistor, z. B. T 4, wenn dies nicht schon vor tives Potential aufweist. Diesen beiden Schaltzustän- Auftreten des Umschaltimpulses auf Grund des vorden des Flip-Flops sind die Binärziffern 0 und 1 zu- 55 liegenden Schaltzustandes so ist. Zur Erläuterung soll geordnet. angenommen werden, daß der Flip-Flop FF sich im
Wenn der Flip-Flop FF rückgestellt ist, sich also Rückstellzustand befindet und daß es erwünscht ist, im Null-Zustand befindet, ist der Transistor Γ 4 »ein- ihn durch Anlegen geeigneter Signale an die Torgeschaltet« und führt einen stärkeren Strom als der schaltung 19 in den Einschaltzustand zu überführen. Transistor Tl. Unter diesen Umständen entsteht über 6o Durch Anlegen von Konditionierungssignalen zu den den Widerstand 27 ein größerer Spannungsabfall als Widerständen 34 und 35 der Torschaltung 19 und über den Widerstand 26, wodurch der Kollektor des einer darauffolgenden Zuführung des Übergangs-Transistors T 4 negativer ist als der Kollektor des signals zum Kondensator 36 wird ein negativer UmTransistors Tl. Auf Grund der Überkreuzverbindun- schaltimpuls erzeugt, der über die Einstelleitung 14 gen der Kollektoren und Basen von Π und Γ 4 durch 65 zum Emitter des Transistors Π gelangt. Die Imdie Leitungen 28 und 29 hat T4 größere Vorspan- pulsspitze verursacht eine momentane Vorspannung nung in Durchlaßrichtung als Tl. Der Schaltzustand in Durchlaßrichtung an diesem Transistor, die ausdes Flip-Flops FF ist daher stabil. Der Strom durch reichend groß ist, die Stabilität des Flip-Flops kurz-
5 6
zeitig aufzuheben und eine Umschaltung vom Rück- wird in das Register 11 durch Anlegen geeigneter stellzustand in den Einstellzustand einzuleiten. Die Konditionierungssignale an die Leitungen 41 bis 48, anfängliche Erhöhung des Stromflusses durch den die zu den Und-Schaltungen 21 führen, und durch Transistor Tl und den Widerstand 26 auf Grund der Anlegen eines Adresse-einschreiben-Signals auf einer Impulsspitze reduziert die Vorspannung in Durchlaß- 5 Leitung 49, die ebenfalls zu den Und-Schaltungen 21 richtung am Transistor Γ 4. hierdurch wird der Strom- führt, eingestellt. Das Signal auf Leitung 49 wirkt als fluß durch den Widerstand 27 reduziert, so daß sich Übergangssignal am Eingang der Torschaltungen 21 die Vorspannung in Durchlaßrichtung am Transistor und veranlaßt diejenigen der Flip-Flops 51 bis 5 6, Π erhöht, bis der durch die Transistoren Π und T 4 deren Torschaltung 21 ein Eins-Signal auf der Kondifließende Strom den stabilen Einstellzustand des Flip- io tionierungsleitung empfängt, vom Null-Zustand in Flops FF erreicht. Nachdem der Umschaltimpuls be- den Eins-Zustand umzuschalten. Das Ubergangsendet ist, führt daher der Transistor Π einen größe- bzw. Einstellsignal wird von der Datenverarbeitungsren Strom als der Transistor TA, und der Flip-Flop anlage 10 (F i g. 1) der Leitung 49 zugeführt. FF befindet sich im Ein-Zustand. Durch Anlegen In jeder der Stufen B1 bis B 8 verbindet eine Lei-
eines Umschaltimpulses an die Rückstelleitung 15 15 rung 54 die Ausgangsleitung 17 mit je einem Eingang wird der Flip-Flop FF vom Ein-Zusand zum Null- der Torschaltungen 19 und 20, und ebenso verbin-Zustand in analoger Weise zurückgeschaltet. det eine Leitung 55 die Ausgangsleitung 18 mit je
Die Gleichstrom-Rückstelleitung 16 dient zur Rück- einem Eingang der Torschaltungen 22 und 23, so daß Stellung des Flip-Flops FF durch ein negatives Gleich- ein aktives Signal auf den Leitungen 17 oder 18 die strom-Rückstellsignal. Die Leitung 16 ist an die Basis 20 entsprechenden Eingänge der Torschaltungen 19 und des Transistors Γ 4 angeschlossen, so daß, wenn der 20 bzw. 22 und 23 konditionieren. Der Zweck dieser Transistor Γ4 »eingeschaltet« ist und der Flip-Flop Schaltung wird nachfolgend erläutert. FF seinen Einstellzustand einnimmt, ein negatives Das Register 11 kann beispielsweise dazu bestimmt
Signal auf der Leitung 16 die Basis des Transistors 4 werden, eine Zahl, die in dieses Register eingespeiih Sperrichtung vorspannt und dadurch den Tran- 25 chert wird, um den Zuwachs von 1 oder 8 zu inkresistor T4 nichtleitend macht, wodurch sich der mentieren oder um eine Reduzierung von 1 zu dekre-Stromfluß durch den Transistor Tl erhöht. Wenn das mentieren. Abweichend von den angegebenen Zu-Rückstellsignal auf Leitung 16 abklingt, nimmt der wachs- oder Reduktionswerten können beliebige anFlip-Flop FF den stabilen Rückstellzustand ein, in dere fest vorbestimmte Inkrementierungen oder Dewelchem der Transistor Π einen größeren Strom als 30 krementierungen verwendet werden. Die vorerwähnder Transistor Γ4 führt. ten Werte werden lediglich als Beispiel zur Erläute-
Vorausgehend wurde das Beispiel eines Flip-Flops rung der Arbeitsweise der Erfindung benutzt. Um beschrieben, der in der dargestellten, bevorzugten einen im Register 11 enthaltenen Wert um Eins zu Ausführungsform der Erfindung verwendet wird. An inkrementieren, liefert die Datenverarbeitungsanlage Stelle des erläuterten Flip-Flops kann auch eine be- 35 10 ein Inkrement-um-Eins-Konditionierungssignal zur liebige andere Flip-Flop-Schaltung oder bistabile Leitung 51 und ein Inkrement-ausführen-Signal zur Schaltung benutzt werden, sofern sie zum Betrieb in Leitung 53. Die Leitungen 51 und 53 sind an die Tor-Verbindung mit den in F i g. 2 dargestellten Ein- schaltungen 19 und 23 der Flip-Flop-Stufe Bl angegangs- und Ausgangsleitungen geeignet ist, schlossen. Da außerdem, wie oben angeführt, die eine
Die Fig. 3A bis 3C zeigen den Aufbau des In- 40 oder die andere der Torschaltungen 19 und 23 stets krement-Dekrement-Registers 11 in Form eines Block- durch ein aktives Signal auf den Rückführleitungen Schaltbildes. Die Eintragung S bezeichnet diejenigen 54 oder 55 aktiviert ist, wird bei Anlegen der Signale Eingangsleitungen, auf denen das Übergangssignal an die Leitungen 51 und 53 der Flip-Flop B1 umgeauftritt. Diese Leitungen werden nachfolgend Einstell- schaltet. Die Rückführleitungen 54 und 55 bewirken leitungen genannt. Im Gegensatz hierzu sind die nicht 45 somit eine Steuerung der Eingangssignale, so daß jemit einem 5 bezeichneten Leitungen Konditionie- weils bei Auftreten derartiger Eingangssignäle der rungsleitungen. Für den in F i g. 2 dargestellten Flip- Flip-Flop vom einen Zustand in den anderen geschal-Flop haben die aktiven Signale negatives Potential, tet wird, unabhängig davon, welchen Zustand er vor und auch die Übergangssignale sind negative Impuls- Auftreten der Signale einnimmt. . flanken. Es ist jedoch klar, daß statt dessen auch po- 5° Wenn der Flip-Flop FFl während einer Inkremensitive Impulse bzw. Impulsflanken in Verbindung mit tierung vom Ein-Zustand in den Null-Zustand umgeentsprechend abgewandelten Flip-Flops benutzt wer- schaltet wird, tritt eine Übertragsbedingung auf, den können. In den Fig. 3 A bis 3C werden jedoch die darin besteht, daß ein Übertrag von der StufeBl in Analogie zu F i g. 2 die aktiven Signale durch ne- zu den Stufen B 2 und B 3 gelangen kann und daß ein gative Impulse oder Impulsflanken verkörpert. Jede 55 Vorausschauübertrag in der Stufe B 4 und BS auftre-Stufe des Registers weist Torschaltungen 19 bis 24 ten kann, der daraufhin unter geeigneten Bedin?un~ auf, die als ein Inkrement-Einstelltor, ein Dekrement- gen die Stufen B 6 bis 58 durchlaufen kann. Zum. Einstelltor, ein Adressen-Eingabetor, ein Dekrement- Zwecke der Übertragsausbreitung von Sl zu B 2 Rückstelltor und ein Inkrement-Rückstelltor wirken. und B 3 ist die Leitung 54 von B1 durch eine Leitung Die der Leitung 16 von Fig. 2 entsprechenden 60 54'verlängert, die an die Einstelleitungen der Tore 19 Gleichstrom-Rückstelleitungen der Flip-Flops B1 bis und 20 von B 2 angeschlossen ist. Hierdurch wirkt B 8 (F i g. 3 A bis 3 C) sind an eine Leitung 40 ange- das negative Signal, das beim Übergang des. Flipschlossen, so daß ein von der Datenverarbeitungs- Flops FFl in den Null-Zustand auf der Ausgangsanlage 10 zur Leitung 40 geliefertes Register-rückstel- leitung 17 auftritt, als Übergangssignal für die Umlen-Signal eine Umschaltung aller Flip-Flops Bl bis 65 schaltung von B 2. Ebenso ist die Leitung 54 von 52 in ihren Null-Zustand bewirkt, wenn sie zu einem über eine Leitung 54' mit den Torschaltungen 19 und solchen Zeitpunkt nicht bereits diesen Zustand ein- 23 von B 3 verbunden, wodurch die Umschaltung von genommen haben. Die zu modifizierende Adresse FF 2 in den Null-Zustand ein Ubergangssignal am
7 8
Eingang der Und-Schaltungen 19 und 23 von B 3 aus- 64) und die Ausgangsleitung 18 von Stufe 5 4 sind an löst. Die Leitung 51 ist ebenfalls an die Torschaltun- eine Und-Schaltung 65 (F i g. 4) angeschlossen, deren gen 19 und 23 der StufenBl und Ba angeschlossen, Ausgang über die Oder-Schaltung 62 mit der Leitung so daß ein Inkrement-um-Eins-Signal auf Leitung 51 63 verbunden ist, um ein Inkrement-Vorausschaudiese Torschaltung teilweise konditioniert. Zusam- 5 signal auf dieser Leitung zu erzeugen, wenn die Stufe men mit der Rückführungskonditionierung wird so B 4 im Eins-Zustand steht und ein Inkrement-umein Übertragssignal von einer niedrigstelligen Stufe Acht-Signal vorliegt. Wie vorausgehend bereits erläuzu der nächsthöheren Stufe übertragen. tert wurde, bewirkt das Inkrement-Vorausschausignal
Der Vorausschauübertrag zu Stufe B 4 wird durch die zusammen mit dem Imkrement-ausführen-Signal auf Inkrement-Vorausschau-Steuerschaltung 12 (Fig. 1) io Leitung 53 eine Umschaltung der StufeB5 vom Einsausgeführt. Der Aufbau dieser Schaltung ist aus dem in den Null-Zustand, wobei ein Übertragssignal erBlockschaltbild von F i g. 4 ersichtlich. Die Aus- zeugt wird, das gegebenenfalls durch die Stufen B 6, gangsleitungen 18 der Stufen Bl bis B3 und die Lei- Bl und B8 laufen kann.
tung 51 (Überleitung 57) sind an eine Und-Schaltung Eine Dekrementierung um Eins wird eingeleitet
56 angeschlossen. Auf den Leitungen 18 treten je- i5 durch ein Dekrement-ausführen-Signal auf Leitung 66 weils dann Signale auf, wenn sich die Flip-Flops FFl und ein Dekrement-um-Eins-Signal auf Leitung 67 bis FF 3 in ihrem Eins-Zustand befinden und dadurch von der Datenverarbeitungsanlage 10. Die Leitungen anzeigen, daß ein Übertrag zu den nächsthöheren 66 und 67 sind an die Torschaltungen 20 und 22 der Wertstellen zu leiten ist. Der Ausgang der Und- Stufe B1 angeschlossen, so daß die Koinzidenz beider Schaltung 56 führt zu einer Oder-Schaltung 59, die 20 Signale eine Zustandsänderung des Flip-Flops FFl ein Inkrement-Torsignal auf einer Leitung 60 liefert. zur Folge hat. Bei einer Umschaltung vom Null-Dies geschieht jeweils dann, wenn ein Inkrement-um- Zustand zum Eins-Zustand tritt ein subtraktiver Über-Eins-Signal vorliegt und die Stufen B1 bis B 3 Eins- trag bzw. eine Borgerbedingung auf. Eine solche Be-Ausgangssignale aufweisen. Die Leitung 60 ist mit dingung ist dadurch gekennzeichnet, daß ein Borger den Torschaltungen 19 und 23 von Stufe B 4 verbun- 25 durch die Stufen Bl bis B 4 lauf en kann, daß ein den. An diese Torschaltungen ist außerdem die Lei- Vorausschauborger in der Stufe B 5 auftreten kann tung 53 angeschlossen, auf welcher das Inkrement- und daß ein Borger die Stufen B 6 bis B 8 durchlaufen ausführen-Signal erscheint, so daß das Signal von Lei- kann, wenn der Flip-Flop FF 5 vom Null- in den Einstung 60 und das Signal von Leitung 53 eine Umschal- Zustand geschaltet wird. Es sei daran erinnert, daß die tung der Stufe B 4 von dem einen Zustand in den an- 3° Umschaltung vom Null- in den Eins-Zustand ein negaderen Zustand bewirken. tives Ausgangssignal auf Leitung 55 erzeugt und daß
In der Steuerschaltung 12 sind die Ausgangsleitun- ein derartiges Signal als Übergangssignal am Eingang gen 18 der Stufe B 4 und der Ausgang der Und- verschiedener der Und-Schaltungen 19 bis 23 wirk-Schaltung 56 an eine Und-Schaltung 61 geführt, die sam werden kann. Zur Erzielung des Vorausschauausgangsseitig mit einer Oder-Schaltung 62 verbun- 35 borgers sind die Ausgangsleitungen 17 der Stufen B1 den ist, auf deren Ausgangsleitung 63 ein Inkrement- bis B 4 und die Leitung 67 an eine Und-Schaltung 68 Übertragsvorausschausignal jeweils dann erscheint, (F i g. 5) angeschlossen. Dies geschieht in der Dekrewenn die Stufen B1 bis B 4 alle im Eins-Zustand ste- ment-Vorausschau-Steuerschaltung 13 (F i g. 1), für hen und das Inkrement-um-Eins-Signal auf Leitung die die F i g. 5 den detaillierten Aufbau angibt. Die 51 anwesend ist. Die Leitung 63 führt zu den Tor- 40 Und-Schaltung 68 liefert ein Dekrement-Vorausschaltungen 19 und 23 von Stufe B 5, die auch an die schausignal zur Leitung 69, wenn die Stufen B1 bis Leitung 53 angeschlossen sind. Die Kombination 54 alle im Null-Zustand stehen und gleichzeitig ein eines Inkrement-Vorausschausignals auf Leitung 63 Dekrement-um-Eins-Signal von der Datenverarbei- und eines Inkrement-ausführen-Signals auf Lei- tungsanlage 10 auf Leitung 67 erzeugt wird. Die Leitung 53 bewirkt daher eine Umschaltung des Flip- 45 tung 69 führt zu den Torschaltungen 20 und 22 der Flops FF 5. Über Leitungen 54' sind die Stufen B 5 Stufe 55. Ein Signal auf dieser Leitung bewirkt in bis B 7 jeweils mit der nächsthöheren Stufe in der in Verbindung mit einem Dekrement-ausführen-Signal Verbindung mit den Stufen B1 bis B 3 beschriebenen auf Leitung 66 eine Umschaltung des Flip-Flops FF 5. Weise verbunden, so daß eine Zustandsänderung in Die Steuersignale »Inkrement-um-Eins«, »Inkrementder Stufe B 5 vom Eins-Zustand zum Null-Zustand 50 um-Acht« oder »Dekrement-um-Eins« werden jeweils ein Einstellsignal für den Flip-Flop FF 6 erzeugt. So- für eine Zeit aufrechterhalten, die für einen Durchfern der Flip-Flop FF 6 hierdurch in den Null- lauf der Überträge oder Borger durch die aufeinan-Zustand geschaltet wird, liefert er einen Umschaltim- derfolgenden Registerstufen ausreicht,
puls zur Stufe B 7 usw., so daß ein in die Stufe B 5 im folgenden Teil der Beschreibung wird ein spe-
einlaufender Vorausschauübertrag durch die Stufen 55 zielles Ausführungsbeispiel der Erfindung unter Be- B 6 und B 7 läuft. zugnahme auf das Impulsdiagramm von F i g. 6 wei-
Zur Erhöhung der im Register 11 stehenden Zahl ter erläutert. Zu diesem Impulsdiagramm ist vorausum den Wert 8 wird von der Datenverarbeitungsan- zuschicken, daß es lediglich den Operationsablauf der lage 10 ein Signalinkrement-um-Acht der Leitung 52 dargestellten Anordnung erläutern und nicht eine und ein Inkrement-ausführen-Signal der Leitung 53 6o exakte Darstellung der auf den verschiedenen Leizugeführt. Die Leitung 52 ist über eine Oder-Schal- tungen auftretenden Impulse angeben soll. In dem tung 59 mit der Leitung 60 verbunden, die zusam- zugrunde gelegten Operationsbeispiel wird zuerst das men mit der Leitung 53 zur Umschaltung des Flip- Register 11 rückgestellt. Hiernach wird die in Binär-FlopsFF4 vom einen in den anderen Zustand dient. form vorliegende Adresse 00111110 in das Register Der Flip-Flop FF 4 ist das binäre Äquivalent für eine 65 eingeschrieben, die in aufeinanderfolgenden Schritten Inkrementierung um Acht. Wenn sich die Stufe B 4 ein erstmals um Eins und ein zweitesmal um Eins inim Eins-Zustand befindet, gelangt ein Vorausschau- krementiert, um Eins dekrementiert und schließlich übertrag zur Stufe 55. Die Leitung 52 (über Leitung um Acht inkrementiert werden soll.
9 10
Zur Zeit Γ0 enthält das Register die Binärzahl zugleich die maximale Zeit, über die dem Eingang
00100101. Dieser Wert wird durch ein Signal auf des Registers 11 zugeführte Konditionierungssignale
Leitung 40 zur Zeit Tl gelöscht, so daß nach Abklin- von der Datenverarbeitungsanlage 10 aufrechterhalten
gen dieses Signals zur Zeit Tl alle Stufen des Re- müssen.
gisters 11 im Null-Zustand stehen. Zur Zeit T 3 er- 5 Zur Zeit Γ 23 enthält das Register 11 somit die scheinen auf denjenigen der Leitungen 41 bis 48, die Zahl 00111111. Zu den Zeiten Γ24 und Γ25 werden zur Einstellung von Einsen dienen, Einstellsignale, ein Inkrement-um-Acht-Signal und ein Inkrement- und zur Zeit TA erscheint auf Leitung 49 das Aresse- ausführen-Signal den Leitungen 52 und 53 zugeführt. einschreiben-Signal, welches bewirkt, daß die zu mo- Das Inkrement-um-Acht-Signal auf Leitung 52 erdifizierende Acht-Bit-Adresse in das Register 11 in io zeugt ein Inkrement-Torsignal und ein Inkrementder oben beschriebenen Weise eingespeichert wird. Vorausschausignal auf den Leitungen 60 und 63 in Der Abstand zwischen den Zeiten T 3 und Γ 4 ent- der beschriebenen Weise. Diese Signale lösen folspricht der Periode, in welcher das i?C-Netzwerk gende Umschaltvorgänge aus: Zur Zeit Γ 26 schalten einer jeden der Torschaltungen 19 bis 23 in den Zu- die Flip-Flops FF 4 und FF5 vom Eins-Zustand in stand übergeht, daß der negative Übergangsimpuls 15 den Null-Zustand, zur Zeit T 26 schaltet der Flipeine negative Impulsspitze zur Umschaltung des zu- Flop FF 6 vom Eins-Zustand in den Null-Zustand, geordneten Flip-Flops erzeugen kann. In jeder Bit- und zur ZeitT28 schaltet der Flip-Flop FF7 vom stelle existiert eine gewisse Zeitverzögerung durch die Null-Zustand in den Eins-Zustand. Zur Zeit Γ 29 Schaltungsparameter, der das Interwall A T zwischen steht somit im Register 11 die Zahl 01000111.
den Zeiten Γ5 und Γ 4 zugeordnet ist, so daß nach 20 Es ist hieraus ersichtlich, daß die Übertragsverar-Auftreten des Einstellimpulses zur Zeit T 4 die ver- beitung im Register 11 nach folgenden Prinzipien abschiedenen Flip-Flops erst etwa zur Zeit Γ 5 ihren läuft: Während der Inkrementierung, wenn eine addineuen Schaltzustand einnehmen. Zur Zeit T 6 befindet tive Übertragsbedingung in einem niedrigstelligen sich die Binärzahl 00111110 im Register 11. Zur Zeit Flip-Flop vorliegt, werden alle aufeinanderfolgenden Γ 7 wird ein Inkrement-um-Eins-Signal an die Lei- 25 im Eins-Zustand befindlichen Flip-Flops höherer tang 51 angelegt, und zur Zeit Γ 8 bewirkt ein Inkre- Stellenordnung und der erste im Null-Zustand bement-ausführen-Signal auf der Leitung 53 eine Um- findliche Flip-Flop in der Reihe der höherstelligen schaltung des Flip-Flops FFl vom Null-Zustand in Flip-Flops in den entgegengesetzten Schaltzustand den Eins-Zustand. Dies geschieht zur Zeit T9. Zur umgeschaltet und die übrigen Flip-Flops in ihrem je-Zeit Γ10 befindet sich somit die Binärzahl 0111111 30 weiligen Schaltzustand belassen. Während einer Deim Registern. BeiT11 und T12 wird durch ein wei- krementierung, wenn eine subtraktive Übertragsteres Inkrement-um-Eins-Signal und ein weiteres In- bzw. Borgerbedingung vorliegt, werden die aufeinankrement-ausführen-Signal eine Umschaltung des Flip- derfolgend im Null-Zustand befindlichen Flip-Flops Flops FF laus dem Eins-Zustand in den Null-Zustand der höheren Registerstellen und der erste im Einsbewirkt. Diese Umschaltung des Flip-Flops FFl er- 35 Zustand befindliche Flip-Flop umgeschaltet, und die zeugt ein Übertragssignal, welches FF 2 in den Null- übrigen Flip-Flops behalten ihren Schaltzustand bei. Zustand schaltet, wodurch in der Folge ein weiteres Der Ausdruck »Übertrag« wird dabei sowohl für Übertragssignal auch FF 3 in den Null-Zustand schal- einen additiven Übertrag, der bei einer Inkrementietet. Die Umschaltung von FFl bis FF 3 erfolgt zu rung auftritt, als auch für einen subtraktiven Überden Zeiten T13, Γ14 und T15. Mittels der Voraus- 40 trag verwendet, der bei einer Dekrementierung aufschauschaltung 12 werden die Flip-Flops FF 4 und tritt, wenn ein Flip-Flop vom Null-Zustand in den FF 5 zur Zeit Γ13 umgeschaltet, und durch das bei Eins-Zustand umgeschaltet wird. Das Übertragssignal der Umschaltung von FF 5 erzeugte Ubertragssignal gelangt stets zu der benachbarten höherstelligen Rewird zur Zeit Γ14 FF 6 umgeschaltet. Dies bewirkt gisterstufe, um den eventuellen Durchlauf eines Überin der Folge auch eine Umschaltung von FF 7 von 45 träges durch die übrigen Registerstellen auszulösen, dem Null-Zustand in den Eins-Zustand zur Zeit Γ15. Eine andere Art eines Übertragssignals liegt vor, wenn Da FF 7 nicht vom Ein-Zustand in den Null-Zustand Inkrement-ausfuhren- und Dekrement-ausführengeschaltet wird, wird kein weiterer Übertrag erzeugt. Signale zu bestimmten höherstelligen Flip-Flops ge-Das Registern enthält somit zur Zeit T16 die Bi- leitet werden, um die Ausführung einer Vorausschaunärzahl 01000000. . 50 Übertragsoperation zu bewirken. Eine derartige Ope-Zu den Zeiten Γ17 und T18 werden ein Dekre- ration löst zur gleichen Zeit, wenn die Umschaltung ment-um-Eins-Signal und ein Drekrement-ausführen- der Flip-Flops niederigerer Stellenordnung erfolgt, Signal an die Leitungen 66 und 67 angelegt. Diese eine Umschaltung hoherstelliger Flip-Flops aus, so-Signale bewirken, daß FFl zur Zeit Γ19 vom Null- fern eine Übertragsbedingung oder eine Borgerbedin-Zustand in den Eins-Zustand umschaltet. Hierbei 55 gung vorliegt. Eine derartige Übertrags- oder Borgerwird ein Borgersignal erzeugt, welches durch FF 2 bedingung hängt davon ab, ob einer oder mehrere der und FF 3 läuft und deren Umschaltung vom NuIl-Zu- Flip-Flops umzuschalten sind, damit die Bits der darstand zu den Zeiten Γ 20 und Γ 21 auslöst. Der De- gestellten Zahl während der Inkrementierung oder krementborger gelangt ferner zu FF 4 und schaltet Dekrementierung in Übereinstimmung mit den bediesen zur Zeit Γ 22 vom Null- in den Eins-Zustand. 5o kannten Methoden der binären Addition und SubMittels der Vorausschauschaltung 13 wird der Flip- traktion behandelt werden.
Flop FF 5 zur Zeit T19 vom Null- in den Eins-Zu- Die Inkrement-um-Eins-, Inkrement-um-Acht- und
stand geschaltet. Hiernach wird auch FF 6 zur Zeit Dekrement-um-Eins-Konditionierungssignale sind
Γ20 vom Null- in den Eins-Zustand und FF7 zur Steuersignale, die zwei Zwecken dienen. Der erste
Zeit T 21 vom Eins- in den Null-Zustand umgeschal- 65 Zweck eines jeden dieser Signale besteht darin, die
tet. Die Zeitdifferenz.zwischen Γ18 und Γ22 stellt Stufe51 oder B4 so zu konditionieren, daß dernach-
die maximale Zeitdauer dar, die für einen Durchlauf folgende Empfang eines Inkrement-ausführen-
eines Übertragers oder Borgers benötigt wird. Dies ist oder Drekrement-ausführen-Signals eine Ausfüh-
rung der entsprechenden Operation durch Umschaltung von Bl oder B 4 einleiten kann. Der andere Zweck ist die Konditionierung der höherstelligen Flip-Flops während der Übertragsbedingungen, so daß diese ihren Schaltzustand bei Empfang von Übertrags-Signalen ändern können. Eine Art der Übertragssignale ist das Ubergangssignal, das von einem Flip-Flop bei der Umschaltung vom Eins-Zustand in den NuIl-Zustand während einer Inkrementierung erzeugt wird.
Die vorausgehende Beschreibung bezieht sich Iediglich auf ein Beispiel einer Operation des Ausführungsbeispiels, das ausgewählt wurde, um die verschiedenen Umschaltvorgänge und deren zeitlichen Ablauf bei der Übertragsverarbeitung zu erläutern. Deshalb wurde im dargestellten Beispiel eine einzelne Zahl bzw. Adresse mehrmals hintereinander modifiziert, obwohl es in der Praxis wohl häufiger vorkommen wird, daß eine Zahl nur einmal oder höchstens zweimal modifiziert werden muß.
Das dargestellte Registern enthält lediglich beispielsweise acht Stellen. Die Prinzipien der Bildung eines Vorausschauübertrages oder eines Vorausschauborgers zum Zwecke der Geschwindigkeitserhöhung durch Verkürzung der Zeit für die Ubertragsausbreitung lassen sich jedoch mit erhöhtem Vorteil bei Registern anwenden, die eine wesentlich höhere Anzahl Bitstellen aufweisen. Es kann außerdem erwünscht sein, daß lediglich Inkrementierungen durchzuführen sind. In diesem Falle sind lediglich die zur Dekrementierung verwendeten Schaltungsteile zu entfernen. Ebenso ist es für das Wesen der Erfindung unerheblich, ob an Stelle der dargestellten Inkrementierung um den konstanten Wert Acht andere Inkrementierungskonstanten verwendet werden oder ob eine Dekrementierung um einen Wert ausgeführt werden soll, der größer als Eins ist.

Claims (8)

Patentansprüche:
1. Rechenanordnung zur Inkrementierung bzw. Dekrementierung einer Zahl um Zweierpotenzwerte mit einem Register, dessen bistabile Stufen nach Art eines Zählers zur Weiterleitung binärer Überträge bzw. Borger miteinander verbunden sind und denen über Tore Inkrementier- bzw. Dekrementiersignale zugeführt werden, dadurch gekennzeichnet, daß jeder Stufe parallel angeordnete Einstell- und Rückstelltore (19, 20 und 22, 23) vorgeschaltet sind, daß die binären NuIl- und Eins-Ausgänge einer jeden Stufe als Konditionierungseingänge an die Einstell- und Rückstelltore der gleichen Stufe rückgeführt sind und außerdem zur Übertragsweiterleitung mit den Einstell- bzw. Rückstelltoren der nächsthöheren Stufe verbunden sind, daß die Einstell- und Rückstelltore einer jeden Stufe an eine Inkrementier-Steuerleitung (51) und an eine Dekrementier-Steuerleitung (67) angeschlossen sind, über die die Tore während einer Inkrementierungsoperation für eine Umschaltung und Übertragsweiterleitung bzw. während einer Dekrementierungsoperation für erne Umschaltung und Borgerweiterleitung geöffnet werden, und daß die Einstell- und Rückstelltore der dem Inkrementwert bzw. Dekrementwert zugeordneten Stufen mit einer Inkrementierleitung (53) und einer Dekrementierleitung (66) verbunden sind, über die eine Inkrementier- bzw. Dekrementieroperation auslösende Umschaltsignale zu den betreffenden Stufen geleitet werden.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Inkrementier-Steuerleitung (51) bzw. die Dekrementier-Steuerleitung (67) mit den Einstell- und Rückstelltoren (19, 20 und 22, 23) von einem Teil der Stufen direkt und mit den Einstell- und Rückstelltoren von einem weiteren Teil der Stufen über eine Übertragsvorausschauschaltung (21) bzw. eine Borgervorausschauschaltung (13) verbunden sind, über die die Einstell- und Rückstelltore der letzteren Stufe ein Inkrementkonditioniersignal nur in Abhängigkeit vom binären Eins-Zustand mehrerer im Stellenwert vorausgehender Stufen bzw. ein Dekrementkonditioniersignal nur in Abhängigkeit vom binären Null-Zustand mehrerer im Stellenwert vorausgehender Stufen zuführt.
3. Anordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Stufen des Registers in Gruppen unterteilt sind, von denen jede eine Übertrags-Vorausschauschaltung (12) bzw. eine Borger-Vorausschauschaltung (13) aufweist, die ein Inkrementkonditioniersignal bzv/. ein Dekrementkonditioniersignal nur in Abhängigkeit vom binären Eins- bzw. Null-Zustand aller Stufen der betreffenden Gruppe der in Zählrichtung folgenden Gruppe zuführt.
4. Anordnung nach Anspruch 3 zur wahlweisen Ausführung von Inkrementier- oder Dekrementieroperationen, dadurch gekennzeichnet, daß mit jeder der Gruppen sowohl eine Übertrags- als auch eine Borger-Vorausschauschaltung (12 und 13) verbunden ist.
5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jede Stufe zwei Einstelltore (19, 20) und zwei Rückstelltore (22, 23) aufweist, von denen jeweils eine mit der Inkrementier-Steuerleitung (51) und das andere mit der Dekrementier-Steuerleitung (67) verbunden ist, und daß der Null-Ausgang der Stufe zur Konditionierung der Einstelltore und ihr Eins-Ausgang zur Konditionierung der Rückstelltore dient.
6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß Inkrement- bzw. Dekrementoperationen wahlweise mit unterschiedlichen Inkrement- bzw. Dekrementwerten ausführbar sind, indem mit der dem betreffenden Wert zugeordneten Stufe und allen höherwertigen Stufen eine separate Inkrementier-Steuerleitung bzw. Dekrementier-Steuerleitung verbunden ist, über die den jeweiligen Inkrementwert bzw. Dekrementwert zugeordnete Konditioniersignale zugeführt werden.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die separaten Inkrementier- bzw. Dekrementierleitungen über eine Oder-Schaltung (59) an Stelle des Ausgangssignals einer Übertrags- bzw. Borger-Vorausschauschaltung (12 bzw. 13) zugeführt werden, die an die dem Inkrement- bzw. Drekrementwert zugeordnete Stufe angeschlossen ist.
8. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß zur Einstellung der zu inkrementierenden bzw. dekrementierenden Werte jede Stufe ein zusätzliches Einstelltor (21) aufweist, das durch ein Werteingabe-Steuersignal von einer angeschlossenen Verarbeitungseinheit (10) konditionierbar ist.
Hierzu 2 Blatt Zeichnungen
DE19671549481 1966-09-28 1967-09-23 Rechenanordnung Withdrawn DE1549481B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US58269366A 1966-09-28 1966-09-28

Publications (1)

Publication Number Publication Date
DE1549481B1 true DE1549481B1 (de) 1970-09-03

Family

ID=24330140

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671549481 Withdrawn DE1549481B1 (de) 1966-09-28 1967-09-23 Rechenanordnung

Country Status (4)

Country Link
US (1) US3505511A (de)
DE (1) DE1549481B1 (de)
FR (1) FR1538083A (de)
GB (1) GB1183216A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3576436A (en) * 1968-10-16 1971-04-27 Ibm Method and apparatus for adding or subtracting in an associative memory
CA1016653A (en) * 1973-04-06 1977-08-30 Xerox Corporation Programmable billing system
JPS537349B2 (de) * 1974-03-27 1978-03-16
US4280190A (en) * 1979-08-09 1981-07-21 Motorola, Inc. Incrementer/decrementer circuit
JPS5668801A (en) 1979-11-09 1981-06-09 Hitachi Ltd Engine control unit
US4486851A (en) * 1982-07-01 1984-12-04 Rca Corporation Incrementing/decrementing circuit as for a FIR filter
US4592005A (en) * 1982-07-06 1986-05-27 Sperry Corporation Masked arithmetic logic unit
DE3609056A1 (de) * 1985-03-18 1986-09-18 Nec Corp., Tokio/Tokyo Zaehlerschaltkreis
US4849924A (en) * 1985-06-13 1989-07-18 Tektronix, Inc. Event counting prescaler
FR2605765A1 (fr) * 1986-10-28 1988-04-29 Eurotechnique Sa Procede d'adressage d'une memoire et compteur d'adressage pour la mise en oeuvre du procede
WO2008086428A1 (en) 2007-01-09 2008-07-17 Visa U.S.A. Inc. Mobile phone payment process including threshold indicator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2703202A (en) * 1949-04-14 1955-03-01 Ibm Electronic binary algebraic accumulator
US3145293A (en) * 1961-06-05 1964-08-18 Ibm Bi-directional binary counter
DE1197650B (de) * 1963-12-16 1965-07-29 Ibm Parallel-Addierer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1234055B (de) * 1964-11-05 1967-02-09 Ibm Deutschland Anordnung zur Addition oder Subtraktion
US3375358A (en) * 1965-08-30 1968-03-26 Fabri Tek Inc Binary arithmetic network

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2703202A (en) * 1949-04-14 1955-03-01 Ibm Electronic binary algebraic accumulator
US3145293A (en) * 1961-06-05 1964-08-18 Ibm Bi-directional binary counter
DE1197650B (de) * 1963-12-16 1965-07-29 Ibm Parallel-Addierer

Also Published As

Publication number Publication date
GB1183216A (en) 1970-03-04
US3505511A (en) 1970-04-07
FR1538083A (fr) 1968-08-30

Similar Documents

Publication Publication Date Title
DE1549481B1 (de) Rechenanordnung
DE1237177B (de) Asynchrone Zaehleinrichtung
DE1094497B (de) Elektronischer Stufenschalter
DE2822835B2 (de) Schaltungsanordnung zur Eliminierung koinzidenter Impulse
DE2037023B2 (de) Seriell arbeitende, digitale Spei cheranordnung
DE3501274A1 (de) Schalter
DE1269172B (de) Bistabiler Kippkreis
DE1549481C (de) Rechenanordnung
DE1164482B (de) Impulszaehler aus bistabilen Kippschaltungen
DE1549482A1 (de) Mehrzweckregister mit bistabilen Kippschaltungen
DE1149926B (de) Binaerzaehler zur Verarbeitung von Daten
DE1146538B (de) Elektronische Schaltungsanordnung zum Aufbau von Ringzaehlern ungerader Stufenzahl aus Transistor-Ringkern-Kombinationen
DE1135039B (de) Kippschaltung mit einem Transistorsystem
DE1549464A1 (de) Digitales adaptives Speicherelement
DE1916002C (de) Verfahren und Schaltungsanordnung zum gesicherten Zählen von Impulsen
DE1145673B (de) Elektrische Impulszaehlschaltung
DE1524774B1 (de) Elektronisches speicherelement
DE1537956C3 (de) Torschaltung für Impulse mit polaritätsspeichernder Eigenschaft
DE1204708B (de) Elektronischer Zaehler mit Vorwaerts- und Rueckwaertszaehlung
DE2412906C2 (de) Zählelement zum Aufbau von synchronen modulo-n- oder 2 hoch m -Zählern
DE1524774C (de) Elektronisches Speicherelement
DE1103969B (de) Vor- und rueckwaerts arbeitende Zaehlkette aus galvanisch gekoppelten Kippstufen
DE1263834B (de) Digitales Flipflopschaltwerk mit Setzeingaengen, wobei ueber letztere das Zaehlerschaltwerk oder ein bestimmter Teil des Zaehlers in einen bestimmten Schaltzustand eingestellt werden kann
DE1275618B (de) Elektronische Auswahlschaltung
DE1230854B (de) Binaere Zaehlschaltung

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee