[go: up one dir, main page]

DE1424427A1 - Contactless storage - Google Patents

Contactless storage

Info

Publication number
DE1424427A1
DE1424427A1 DE19611424427 DE1424427A DE1424427A1 DE 1424427 A1 DE1424427 A1 DE 1424427A1 DE 19611424427 DE19611424427 DE 19611424427 DE 1424427 A DE1424427 A DE 1424427A DE 1424427 A1 DE1424427 A1 DE 1424427A1
Authority
DE
Germany
Prior art keywords
gate
output
input
signal
memory according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19611424427
Other languages
German (de)
Other versions
DE1424427B2 (en
Inventor
Lentze Dipl-Ing Felix
Andrich Dipl-Ing Wolfgang
Ernst Zimmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority claimed from DEL40789A external-priority patent/DE1227955B/en
Publication of DE1424427A1 publication Critical patent/DE1424427A1/en
Publication of DE1424427B2 publication Critical patent/DE1424427B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21C—NUCLEAR REACTORS
    • G21C7/00—Control of nuclear reaction
    • G21C7/36—Control circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q15/00—Automatic control or regulation of feed movement, cutting velocity or position of tool or work
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/965—Switches controlled by moving an element forming part of the switch
    • H03K17/97—Switches controlled by moving an element forming part of the switch using a magnetic movable element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00307—Modifications for increasing the reliability for protection in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/084—Diode-transistor logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00—Energy generation of nuclear origin
    • Y02E30/30—Nuclear fission reactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Optical Communication System (AREA)
  • Safety Devices In Control Systems (AREA)
  • Storage Device Security (AREA)
  • Power Conversion In General (AREA)
  • Monitoring And Testing Of Nuclear Reactors (AREA)

Description

zontaktloqer Speicher. In Steuerunsen mit koptaktlosen logischen Elementen tritt an eslen Stellen ein "Speicher" auf. Dieser Speicher hat die Eigenschattg durch ein Speichersignal in Speicherstellung gebracht zu werden und auch dann noch ein Ausgangssignal abzugeben, wenn das Speichereignal verschwindet. Mit Hilfe des Ausgangesignals können z.B" Steuermaßnahmen ausgelöst werden.zontaktloqer memory. A "memory" occurs at all points in controls with logic elements without head. This memory has to be brought by the Eigenschattg a memory signal in storage position and then deliver even an output signal when the Speichereignal disappears. With the help of the output signal, for example, "control measures can be triggered."

Die Speicher können durch ein weiteres Signal, ein Löschsignal, wieder #n die ursprüngliche Stellung gebracht werden, d.h. das Ausgangseignal am Speicherausgang verschwindet., Diese kontaktlosen Speicher werden im allgemeinen u.a. aus kontakt-Ionen aktiven Schaltelementen" insbesondere aus Transistoren, aufgebaut. In vielen Steuerungen wird eine hohe Sicherheit verlangt, z.B, bei einer Pressensteuerung, Bei einem Defekt in der Steuerung soll kein für das Bedienungsperoonal gefährlicher Zustand eintreten, Die be- kannten gleichspannungegesteuerten Speicher, die z.B. aus mindestene zwei hintereinandergenehalteten kontaktlosen, aktive Schaltelemente aufweisenden Gattern aufgebaut sind und bei denen der Ausgang den Ausgangsgatters auf dasEingangegatter nach Art einer Selbst holtung rückgekoppelt ist, haben nicht das verlangte Maß an Sicherheit. Wird z,B. das aktive Schaltelement im Ausgangsgatter defekt, z.B, leitende dann hat das Ausgangegatter ein Arbeitseignal und löst sogebenenfalle Steuermaßnahmen aus, obwohl kein eingangeseitigen Gleichspannungs-Speichersignal, d"h. kein Steuersignal, anliegt# Der Erfindung liegt die Aufgabe zugrunde, einen kontaktlosen Speicher der vorstehend beschriebenen Art so auszubilden, daß am Ausgang des Ausgangegattera bzw, am antivalenten Ausgang kein Signal erscheint. wenn der Spelcher bzw. ein Element deaaelben defekt geworden ist. Weiterhin soll der Speicher im Ruhezustand kein Ausgangssignal aufweisen.The memories can be brought back to their original position by a further signal, a clear signal, ie the output signal at the memory output disappears control is required a high level of security, for example, with a press control unit, the case of a defect in the control of any dangerous for the Bedienungsperoonal state is to occur, the known gleichspannungegesteuerten memory, for example, from mindestene two successive gene involved contactless active switching elements having gates are constructed and in which the output of the output gate is fed back to the input gate in the manner of a self-realization, do not have the required level of security assume, although there is no input-side DC voltage storage signal, i.e. no control signal is present # The invention is based on the object of designing a contactless memory of the type described above in such a way that no signal appears at the output of the output gate or at the complementary output. if the spelcher or an element has become defective. Furthermore, the memory should have no output signal in the idle state.

Die LÖsuns dieser Aufgabe gelingt ausgehend von einem Speicher der vorstehend beschriebenen Art gemäß der Erfindung dadurch, daß eine impuleförmige- bzw. eine Wechselspannung als Speichersteuereignal auf das Eingangsgatter.geschaltet istg das Über ein nur fUr die eingespeiste impuleförmige- bzw. Wechselspannung durchlässiges Koppelglied mit dem Ausgangegatter verbunden ist, dessen ebenfalls impulsförmiges- bzw. Ihlechselspannungsausgangssignal bzw. ein dazu antivalentes Signal Steuermaßnahmen auslöst. Wird das aktive Schaltelement eines Gatters defekt, zB"-sperrendg so ist sowieso kein Ausgangssignal vorhanden. Tritt dagegen der gefährliche Defekt auf, f.h. wird das Schaltelement, z.B. ein Transistor leitend, so kann bei dem Speicher nach der Erfindung ebenfalls kein Ausgangssignal auftreteng da denn keine impuleförmige--bzw", Wechselspannung übertragen wird und die Gleichspannung durch das Koppe.1..glied, zc.B. durch einen Kondensator bzw. induktiven Überträger abgeblockt wird, Da das Speicherü durch Einspeiaung der impuleförmigen- bzw, Wechselapannung erfolgt, kann im Ruhezustand ebenfalls kein Ausgangseignal auftreten, sofern dieser über ein KoppelglIed von der Ausgangsspannung des Ausgangsgattersabgenommen ist.,Der erfindung13-gemäße Speicher löst somit die eingangs gestellte Aufgabe und verneidet damit die Nachteile der bekannten Speicher,-3r besitzt gegenüber den gleichspannungsbetätigten bekannten Spei-,-hern weiterhin den Vorteil, daß er weitgehend unampfindlich gegeniber von, außen einwirkenden Störungen ist, Es werjen also Fehl-The solution to this problem is achieved on the basis of a memory of the type described above according to the invention in that a pulse-shaped or alternating voltage is switched to the input gate as a memory control signal via a coupling element with the Output gate is connected, whose pulse-shaped or Ihlechselspannungs output signal or a signal complementary thereto triggers control measures. If the active switching element of a gate is defective, e.g. "-sperrendg", there is no output signal anyway. If, on the other hand, the dangerous defect occurs, fh the switching element, e.g. a transistor, becomes conductive, then no output signal can occur in the memory according to the invention either no pulsed - or ", AC voltage is transmitted and the DC voltage through the Koppe.1..element, zc.B. is blocked by a capacitor or inductive transmitter, Since the memory is carried out by feeding in the pulsed or alternating voltage, no output signal can occur in the idle state, provided this is taken from the output voltage of the output gate via a coupling element., The memory according to the invention solves so therefore the object stated and verneidet the disadvantages of the prior art memory, 3R has over the DC-actuated known Spei -, - continue to hern the advantage that it is largely unampfindlich gegeniber from externally acting interference It werjen miscarriage

echeltungen dieser Art vermieden.aversions of this kind.

ist. an sich bereits eine elaktrijohn S#beueru>,i,3 v,)n mindes',#,üris ten wechselepannung bzw. mit einer impulsförmigen Spannung heaufschlagt wird, aus dessen Über nur für Wechselspannung bzw. für impuladurchlässige Koppelglieder abgenommenen kusgangswechselspannung bzw. impulsförmiger Ausgangsspannung,die zur Betätigung des Stellgliedes notwendigen Gleichspannung gewonnen wird, Diese ältere Anmeldung betrifft jedoch nicht einen kontaktlosen Speicher, bzw,is. in itself already an elaktrijohn S # beueru>, i, 3 v,) n mindes', #, üris th alternating voltage or with a pulse-shaped voltage, from whose overcurrent output voltage or pulse-shaped output voltage, taken only for alternating voltage or for pulse-permeable coupling elements, which is obtained for operating the actuator, this earlier application does not, however, concern a contactless memory or ,

die Verwendung eines kontaktlosen Speichers gemäß der Erfindung bei einer Steuerung bzw. Regelung, insbesondere zu einer Steuerung nach dem älteren Vorschlagc# Weitere Merkmale, Vorteile und Anwendungsmöglichkeiten des erfindungsgemäßen Speichers ergehen sich anhand der Beschreibung von in der Zeichnung dargestellten Ausführungsbeispielen der Erfindung, In den Ausführungsbeispielen ist die Kondensatorkopplupg gewählt. Es zeigen: Fig. 1 ein Speicher nach der Exfindung mit dominierendem Löscheng Fig. 2 ein Speicher nach Fig. 1 mit einem weiteren, ant,1- valenten Ausgang und etwas verschiedener Löschung, Fige 3 eine Weiterbildung des Speichers nach Fig. 2 mit dominierendem Speieberverhalten, Figz 4 das bekannte Schaltbild einer einkanaligen Preesensteuerungg Fig, 5 die Verwendung eines bevorzugten Ausführungsbei- spiels des erfindungsgemäßen Speichers bei einer Presseneteuerung. 1 In Fig. 1 sind ein ODER-NICHT-Gatter 1 sowie ein nachgeachaltetes UND-NICHT-Gatter 2 dargestellt., Der Ausgang des UND-NICHT-Gatters 2, d.h. den Ausgangsgatters, ist Über einen Kondensator 14, an dessen Stelle prinzipiell auch ein induktiver Übertrager treten kann, auf den Eingang den ODER-NICHT-Gatters 1, d.h. des Eingangegatters, nach Art einer'Selbstbaltung zurückgekoppelt., Zur Potentialverschiebung dient eine Diode 2o,. Die Gatter der Fig,# 1, bzw. auch der ande. ren Figuren,weisen aktive Schaltelemente, insbesondere Transistoren# auf" Es können auch andere Mehrscbiehtelemente, zB, die Vierschichtentriode verwendet werden. Auf den Eingang d des ODER-NIGHT=Gatters 1 wird als Speicher-Steuersignal eine impuleförmige- bzw, eine Wechselspannung geschaltet#-the use of a contactless memory according to the invention in a control or regulation, in particular for a control according to the older proposalc # Further features, advantages and possible applications of the memory according to the invention emerge from the description of the exemplary embodiments of the invention shown in the drawing, in the exemplary embodiments the capacitor coupling is selected. It show: Fig. 1 shows a memory after the discovery with a dominant Deleteg Fig. 2 shows a memory according to Fig. 1 with a further, ant, 1- valent outcome and somewhat different deletion, FIG. 3 shows a further development of the memory according to FIG dominant spear behavior, Fig. 4 shows the known circuit diagram of a single-channel Price control g Fig, 5 shows the use of a preferred embodiment game of the memory according to the invention in a Press control. 1 In Fig. 1 an OR-NOT gate 1, and a nachgeachaltetes AND NOT gate 2 are shown., The output of the AND-NOT gate 2, that the exit gate, via a capacitor 14 in its place in principle also inductive transformer can occur, fed back to the input of the OR-NOT gate 1, ie the input gate, in the manner of a self-arrangement. A diode 2o is used to shift the potential. The gates of Fig, # 1, or the other. ren figures, comprise active switching elements, in particular transistors # to "It can also be used other Mehrscbiehtelemente, for example, the Vierschichtentriode. On the input d of the OR NIGHT = gate 1 is connected as the memory control signal, a impuleförmige- respectively, an AC voltage # -

Das Gatter 1 ist Über den nur für die eingespeiste impulsf örmi.ge= bzw. Wechselspannung durchlässigen Kondensator '7 sowie einen Gleichrichter 9 mit dem Eingang a des Gatters 2 verbunden, Die Diüde 8 dient zur Potentialanhebung der Impulse, der Gleichrichter 9 in Verbindung mit dem Glättungskondensator la zur Gleichrichtung der Impulse<, Am Eingang b des Gatters 2 wird ebenfalls die impulsförmige- bzw. Wechselspannung eingespeist.,The gate 1 is connected via the permeable only for the fed impulsf örmi.ge = or AC voltage capacitor '7 and a rectifier 9 to the input a of the gate 2, the Diüde 8 serves to increase in potential of the pulses, the rectifier 9 in conjunction with the smoothing capacitor la for rectifying the pulses <, the pulse-shaped or alternating voltage is also fed in at input b of gate 2.,

Das LÖschäignal wird als Gleichspannungssignal am Eingang m des Gatters 1 eingespeist" Ist das Löscheignal ebenfalls eine impulsförmige- bzw. Wechselspannung, so kann sie über einen Kondensato7 3 oder auch induktiv bzw., galvanisch angekoppelt werden- E.S.ne Diodr-4 dient dabei wieder zur Potentialanhebung" der Gleichrichter 5 in Verbindung mit dem Glättungskondensator 6 zür Gleichrichtung deFi Löschsignals. Dem Ausgang des Gatters 2 ist ein Kondensator 15 zur gleichspannungsfreien Abnahme des Ausgangssignals nachgeschalten, Die at-genommene impulsförmige- bzw. Wechselspannung kann wieder gleichgerichtet werden, so daß auch nachfälgende Elemente" z,.B, weitere Gatter bzw. ein Stellglied oder ein Verstärker gleichspannungsmäßig betätigt werden können. Die Wirkungsweise des erfindungsgemäßen Speichers ist folgende-. Der Einfachheit halber sei im folgenden die impulsförmige- bzw, *,'echi3elspanniing als Taktsignal bezeichnet,The LÖschäignal is as a direct voltage signal at the input of the gate 1 m fed "Is Löscheignal also a impulsförmige- or AC voltage, it may have a Kondensato7 3 or werden- inductively or galvanically coupled Esne Diodr-4 serves again to increase in potential "The rectifier 5 in conjunction with the smoothing capacitor 6 for rectifying the cancellation signal. The output of the gate 2 is followed by a capacitor 15 for DC voltage-free removal of the output signal. The at-taken pulse-shaped or alternating voltage can be rectified again, so that subsequent elements such as, for example, further gates or an actuator or an amplifier The mode of operation of the memory according to the invention is as follows. For the sake of simplicity, the pulse-shaped or,

Liegt am Eingang d des Gatters 1 und am Eingang.b des Gatters 2 das Taktsignal an, so erscheint, nach einer kleinen im wesentlichen durch den Kondensator lo gegebene Verzögerungszeit am Eingang a des Gatters 2 Gleichspannungsignal. Dadurch tritt am Ausgang des Gatters 2 ein gegenüber dem am Eingang b eingespeisten Taktsigna."t um 1800 phasenverschobenes Takteignal auf, das über den Kondensator 14 auf den Eingang c des ODER-NIGHT-Gatters 1 zurückgekoppelt ist. Verschwindet das Speichereignal am Eingang d des Gattern 1,If the input d of the gate 1, and Eingang.b of the gate 2, the clock signal, as will appear, after a small substantially by the capacitor lo given delay time at the input a of gate 2 DC signal. As a result, a clock signal occurs at the output of the gate 2 which is phase-shifted by 1800 compared to the clock signal fed in at the input b, which is fed back via the capacitor 14 to the input c of the OR-NIGHT gate 1. The memory signal at the input d des Gates 1,

so wird weiterhin über die Rückführung Takteignal eingespeist, Am Ausgang des Gatters 2 bleibt somit das Taktaignalg d.h. der Speicher ist gespeichert. Wird z.B. das Gatter.2 defekt, so kann kein Tj#Irtsignal Übertragen werden. Hinter dem Kondensator 15 ist keine'Spannung und das nachgeschaltete Element kann nicht ausgesteuert werdeno Wird das Gatter 1 defektg so werden ebenfalls keine Impulse übertragen und es entsteht am Eingang a des Gatters 2 kein Gleichspannungesignalg d.h. es fehlt die eine UND-Bedingung für das Gatter 2.the clock signal continues to be fed in via the feedback. The clock signal remains at the output of gate 2, ie the memory is stored. If, for example, gate 2 is defective, no Tj # Irt signal can be transmitted. There is no voltage behind capacitor 15 and the downstream element cannot be controlled o If gate 1 is defective, no pulses are transmitted either and there is no DC voltage signal at input a of gate 2, i.e. the one AND condition for gate 2 is missing .

Der Speicher wird gelöscht, wenn am Eingang e des ODER-NICHT-Gatters 1 ein Gleichspannuügoaignal liegtg das auch',wie erläutert,aus dem Takteignal gewonnen worden kann. Dann :Lot nämlich das Ausgangenignal des Gattern 1 immer 11011 und ändert sich nicht mit einem anliegen-den Taktsignal. Dadurch verschwindet auch am Eingang a den GatternThe memory is cleared when a DC voltage signal is present at the input e of the OR-NOT gate 1, which, as explained, can be obtained from the clock signal. Then: Lot namely Ausgangenignal the gates one ever 11011 and does not change with a anliegen- the clock signal. As a result, the gates also disappear at input a

2 das Gleichspannungesignal und damit auch das Takt-Ausgangesignal. Der Speicher ist gelöscht. Dadurchg daß das Gleichspannungsaignal am Eingang o den ODER-NICEM-Gatters das Ausgangssignal diesen Gatters bestimmt, wird der Spei-' eher nach Fig. 1 dominierend "löschen", d"h. bei gleichzeitigem2 the DC voltage signal and thus also the clock output signal. The memory is cleared. Dadurchg that the Gleichspannungsaignal o at the input to the OR gate NICEM the output of this gate determines the storage 1 dominant "delete" d "h 'is more like FIG.. At the same time

Anliegen von Speicher- und Löschsignale bestimmt das Löschsignal das Verhalten den Speichers. Fig-, 2 zeigt einmal die bereits im Zusammenhang mit Fig. 1 erläuterten Elemente 1, 29 7, 89 9, loe 149 15, zum anderen ein weitereä ODER-NICHT-Gatter 12 mit nachgeschaltetem Kondensator 16 zur Gewinnung eine's antivalenten Ausgangs, Es ist weiterhin ein ODITER-NICHT-Gktter 11 (Lbsebgatter) vorgerehen, auf das einmal das auf den Ein- zur Wirkungsweise des Speichers nach Fig. 1 Das Ausführungebeispiel nach Fig. 3 unterscheidet sich gegenüber dem nach Fig. 2 e-)ur dadurch, daß zur Erzielung eines dominierenden Speicherverhaltens der Ausgang des ODER-NICHT-Gatters 11 Über ein weiteree ODER-Gatter 13 auf den Eingang b des Gatters 2 geschaltet ist, wobei auf den Eingang des ODER-Gatters 13 weiterhin das Speieher-Taktaignal geschaltet ist. Dadurch erreicht man, daß beim Anliegen des Speicher'taktsignals auch dann am Eingang b des Gatters 2 Takteignal liegt, wenn ein Gleichspannungslöscheignal ansteht-In den Ausführungsbeispielen nach Fig. 1-3 ist als Eingangsgatter 1 ein ODUR-NICHT-Gatter und als Ausgangsgatter 2 ein UITD-NICHT-Gatter vorgesehen. Diese Kombination hat sieh als sehr vorteilhaft erwiesen; grundsätzlich können jedoch auch zwei ODER-NICHT-Gatter, zwei UND-NICHT-Gatter bzw. ODr--,R- sowie UND-Gatber bzw" Kombination derselben verwendet werden" Die Speicher bzw. Löscheingänge müssen nur entsprechend angepaßt worden, Der erfindungsgemäße Speicher wird mit Vorteil überall dort eingesetzt" wo eine Steuerung mit hoher Sicherheit gefordert wird..) Beispielsweise sei z.B" auf Steuerungen von AufzÜgen--, Kernreaktoren, SchaliVern oder dgl. hingewiesen. Zum besseren Verständnis der Steuerung nach Fig., 4 soll anhand der Fig" 3 das Prinzip einer Fressensteuerung erläutert werden. Die Fig. 4 zeigt einen Speicher 17, der im Rubezustand der Taste T, eingespeichert wird. Das Speicherausgangssignal ist auf einen Eingang des UND-Gatters 18 geschaltet, auf dessen anderen Eingang durch Drücken der Taste T, ebenfalls ein Steuersignal gelegt werden kann. Der Ja-Ausgang des UND=Gatters 18 ist auf den Eingang einen ODER-Gatters 19 geschaltet, das seinerseits ggf. Über einen Verstärker ein "')tellglied aussteuert. Es ist weiterhin ein Initiator Il vorgesehen, der im Bereich 18o0 - 3600 (Bewegung der Kurbel fÜr die Presse) ein Signal auf das ODER-Gatter 19 gibt, Die Wirkungsweise ist folgende-.If memory and erase signals are present, the erase signal determines the behavior of the memory. Fig- 2 again shows the already explained in connection with FIG. 1, elements 1, 29 7, 89 9, loe 149 15, on the other hand a weitereä OR-NOT gate 12 having a downstream capacitor 16 for obtaining a's non-equivalent output, it is an ODITER-NOT-Gktter 11 (Lbsebgatter), to which the one on the input the effect of the memory of Fig. 1 The Ausführungebeispiel of FIG. 3 2 e-) ur thus differs from that of FIG., that for achieving a dominant memory behavior of the output of the OR-NOT gate 11 via a weiteree OR gate 13 is switched to the input b of the gate 2, the Speieher clock signal is still switched to the input of the OR gate 13. Thereby it is achieved that when in position against the Speicher'taktsignals even at the input of the gate b 2 Takteignal is, if a pending-Gleichspannungslöscheignal In the embodiments of FIGS. 1-3 is as an input gate 1, a ODUR-NOT gate and the output gate 2 a UITD NOT gate is provided. This combination has proven to be very beneficial; In principle, however, two OR-NOT gates, two AND-NOT gates or ODr, R and AND gates or "combinations of the same" can be used. The memory or delete inputs only have to be adapted accordingly is used with advantage everywhere "where a control with high security is required ..) For example," reference is made to controls of elevators, nuclear reactors, SchaliVern or the like. For a better understanding of the control according to FIG. 4, the principle of a feeding control will be explained with reference to FIG. 3. FIG. 4 shows a memory 17 which is stored in the rub state of the T key Gate 18 , to whose other input a control signal can also be applied by pressing key T. The yes output of AND = gate 18 is connected to the input of an OR gate 19 , which in turn may be switched on via an amplifier "') actuator modulates. An initiator II is also provided, which gives a signal to the OR gate 19 in the range 18o0 - 3600 (movement of the crank for the press). The mode of operation is as follows.

Durch Drücken der Taste Ti wird die UND-Bedingung für das Gatter 18 erfüllt und damit über das ODER-Gatter 19 das Stellglied ausgeeteuerti dh. der Stempel bewegt sich nach unten. Ist der untere Tot-. punkt erreicht, so gibt der Initiator Il ein Ausgangesignal'und ' steuert seinerseits - auch bei losgelassener Taste - Über das ODER-Gatter 19 das Stellglied aus, d#hD der Stempel '-'4äuft selbsttätig hoch- Gleichzeitig wird der Speicher 17 gelöscht" so daß die Pressenbewegung durch Tastendruck erneut eingeleitet werden muß, Ausgehend von Fig. 4 ist in Fig. 5 eine Pressensteuerung dargestellte die eine sehr hohe Sicherheit aufweist" insbesondere auch dadurch, daß der Speicher 17 der Fig,# 4 durch den Speicher nach der Erfindung gebildet wird" Der Speicher 17 wird dabei durch ein Ausführungsbeispiel nach Fig, 1 gebildet. Man erkennt in Fig, 5 daß Eingangegatter 1, das Ausgangsgatter 2 sowie die andere, im Zusammenhang mit Fig, 1 erläuterten Elemente 3-lo, 14, 15, 2o" Weiterhin sind in Fis. 5 das UND-Gatter 18, das ODER-Gatter 19 sowie der Initiator Il vorhanden. Die einzelnen Gatter sind untereinander mitBy pressing the button Ti, the AND condition for the gate 18 is met and thus the actuator is driven out via the OR gate 19 ie. the punch moves down. Is the bottom dead. point reached, the initiator II gives an output signal 'and' controls in turn - even when the button is released - via the OR gate 19 from the actuator, that is, the stamp '-'4 runs up automatically - at the same time, the memory 17 is erased " so that the press movement has to be initiated again by pressing a button. Starting from FIG. 4, FIG. 5 shows a press control which has a very high level of security "in particular because the memory 17 of FIG. 4 is replaced by the memory according to the invention is formed "the memory 17 is formed by an embodiment according to Fig,. 1 can be seen in Figure 5 that Eingangegatter 1, the output gate 2 and the other, in connection with FIG, 1 elements explained lo 3, 14, 15, 2o "Furthermore, in Fis. 5 the AND gate 18, the OR gate 19 and the initiator II are present. The individual gates are with each other

nur für die Takteignalspannung durchlässigen Koppelgliedern - hier Kondensatoren mit nachgeschalteter Diode - verbunden. Grundsätzlich können auch induktive Übertrager verwendet werden, In Analogie zu Pig" 4 wird einmal auf den Speichereingang über die Tasta Ti dasdas Takt-Speichereignal" zum anderen das aus der Takt-Signalspannung des Initiators T 2 gewonnene Gleichspannungslöschsignal geschaltet. Im Ruhestand hat der Initiator 12 kein Ausgangseignald.h. Über die Taste Ti wird der aus dem Gatter 1, 2 gebildete Speicher eingespeichert. Die Über den Kondensator 15 abgenommene bzw. mittels der Diode 2n' potentialverschobene Takt-Ausgangsspannung wird in Analogie zu Fig. 4 auf den Eingang des UND-Gatters 18 geschaltet, auf dessen anderen Eingang beim Drücken der Taste T.., ebenfalls Taktsignal gelangt, Das UND-Gatter 18 ist über die Kon= deMtor-DJ.odenkombination 15', 2o11 mit dem ODER-Gatter 19 verbun_ den, das seinerseits in nicht dargestellter, jedoch in der älteren Anmeldung erläuterten ".leise Über ein Koppelglied bzw. eine Gleichrichteranordnung, ggf. über-einen Verstärker, das Stellglied aussteuert, unter der Bedingung, daß die betätigende Gleichspannung für das Stellglied aus der Taktsignalspannung gewonnen wird, In Erweiterung des Prinzipschaltbildes nach Fig" 4 sind in Fige 5 Only coupling elements that are permeable for the original clock voltage - here capacitors with a downstream diode - are connected. In principle, inductive transformers can also be used. In analogy to Pig "4, the clock memory signal" is switched to the memory input via the key Ti on the one hand, and the DC voltage cancellation signal obtained from the clock signal voltage of the initiator T 2 on the other. In the retirement, the initiator 12 has no output signal. The memory formed by the gate 1, 2 is stored using the Ti key. The clock output voltage picked up via the capacitor 15 or shifted in potential by means of the diode 2n 'is switched to the input of the AND gate 18 in analogy to FIG. The AND gate 18 is connected via the Kon = deMtor-DJ.odenkombination 15 ', 2o11 with the OR gate 19 , which in turn is not shown, but explained in the earlier application ".leise via a coupling element or a rectifier arrangement , possibly via an amplifier-, the actuator modulates, under the condition that the actuating DC voltage is obtained for the actuator from the clock signal voltage, an extension to the basic circuit diagram of Figure "4 are in Fige 5

zur Erhöhung der Sicherheit Zwei Initiatoren 11, 12 vorgesehen, die beide auf ein zusätzlich vorgesehenes UND-Gatter 21 arbeiten, Zwei Dioden 2ov, 2ov, dienen in bekannter Weise zur Fotentialverschiebung. Das ODER-Gatter 19 kann somit nur von den Initiatoren ausgesteuert werden" wenn beide Initiatoren ein Ausgangstaktsignal haben, d.h. beide in Ordnung sind. Es ist weiterhin ein UND-Gatter 22 vorgesehen" das über die Kondenaator-Dioden-Kombination 15''-1, 2o IV an das UND-Gatter 21 bzw, mittels der Kondensator-,Dioden-Kombination 15 '' 9 2o, " , an das ODER=r Gatter 19 angekoppelt ist. Das Taktausgangssignal des OD3R-Gatterstwo initiators 11, 12 are provided, both of which work on an additionally provided AND gate 21, two diodes 2ov, 2ov, are used in a known manner for photential shifting. The OR gate 19 can therefore only be controlled by the initiators "if both initiators have an output clock signal, ie both are OK. An AND gate 22 is also provided" which is via the capacitor-diode combination 15 ″ -1 , 2o IV is coupled to the AND gate 21 or, by means of the capacitor, diode combination 15 " 9 2o, " to the OR = r gate 19. The clock output signal of the OD3R gate

a9 ist über die Koppelkombination 31, 41 mit nachfolgender Gleichrich tuns durch die ET##inte 5'2 61 auf einen Eingang des UND-Gatters 22 zurÜckgeführt. Die Gatter 19, 22 arbeiten somit in einer 13peicherschaltung und verhindern, daß die Fresse selbsttätig mit Schwunga9 is fed back to an input of the AND gate 22 via the coupling combination 31, 41 with subsequent rectification by the ET ## inte 5'2 61. The gates 19, 22 thus work in a memory circuit and prevent the face from swinging automatically

über den unteren Totpunkt hinwegläuft. Die 0Jirkungsweise der Fressensteuerung nach Fig" 5 ist entsprechend der Steuerung nach F-#9'. Anstelle des Gleichspannungssignals tritt jedoch das Takteignal', Dadurch erhält die Steuerung eine sehr hohe Sicherheit, weil bei einem Defekt eines Gatters kein Taktsignal übertragen wird und das -tellglied somit nicht betätigt werden kann, In einer weiteren Ausgestaltung der Steuerung nach Fig. 5 können zwei Tasten vorgesehen sein, die beide Im gedrückten Zustand jeweils ein Takteignal auf das UND-Gatter 18 sowie im Ruhezustand über ein zusätzliches UND-Gatter ein Speicher-Taktsignal auf den Speichereingang, d.h. auf den Eingang des ODER-Gatters 1, schalten. Weiterhin ist es denkbar, die Steuerung zweikanalig auszuführen unter der Bedingung, daß das Stellglied nur betätigt wird, wenn beide Kanäle ausgesteuert worden. Dabei kann man die Kanäle zueinander invers aufbauen. Zur Erfüllung der bei Pressen Üblichen Betriebearteng z.B.# Daueriruns over the bottom dead center. The mode of operation of the feeding control according to FIG. 5 corresponds to the control according to F- # 9 '. Instead of the DC voltage signal, however, the clock signal is used. This gives the control a very high level of security, because if a gate is defective, no clock signal is transmitted and the - In a further embodiment of the controller according to FIG. 5 , two buttons can be provided, both of which, when pressed, each have a clock signal on the AND gate 18 and in the idle state via an additional AND gate, a memory clock signal to the memory input, ie to the input of OR gate 1. It is also conceivable to run the control with two channels under the condition that the actuator is only actuated when both channels have been controlled To meet the normal operating types for presses, eg # continuous

lauf sowie fflachalterbetriebi können.weitere InJbitoren bzw. Vorknüpfungeschaltungen vorgesehen sein. Die in den Fig, 1-5 verwendeten Gatter enthalten vorzugsweise als aktive Schaltelemente Transistoren. Es können auch andere Halbleiterelemente, wie die Vierschichtentriode, verwendet werden. Die verwendeten UND-Gatter enthalten vorzugsweise keine DiodenRunning as well as flat age operation can be provided with further InJbitors or pre-link circuits. The gates used in FIGS. 1-5 preferably contain transistors as active switching elements. There may be other semiconductor elements such as the Vierschichtentriode be used. The AND gates used preferably do not contain any diodes

als passive Eingangsgatter, sondern es sind Widerstände zur Potentialverteilung vorgesehen,as passive input gates, but there are resistors for potential distribution intended,

Claims (1)

P a t e n t a n a p r ü a b o Kontaktloser Speicher mit mindestens zwei hintereinander geschalteten kontaktlosen aktive Schaltelemente aufweisenden Gi#.tterng bei den der.Ausgang des einen-Gatters l'Ausgangsgatter) auf das andere Gatter (Eingangsgatter) nach Art einer Selbsthaltung rUckgekoppelt istg dadurch gekennzeichne-tv-daas eine impulsförmige- bzw. eine INechselspannung als Speichersteuersignal auf das Eingangsgatter (1) geschaltet ist; das über ein nur für die eingespeiste impulaförmige- bzw,# Wechselspannung durohläseiges Koppelglied (7) mit dem Ausgan '-ogatter (2) verbuni:izzn ist, dessen ebenfalls Impulsförmiges- bzw, Wechselspamungsausgangssignal bzwo ein dazu antivaLentes Signal Steuermasonabmen auslöst. Kontaktloser Speicher nach Anspruch 1" dadurGfi gokennzeichnetg dasr> als Ko.onelilied clu Kondensator Kont'aktloser S-,ei.zher nooh Ansprach 19
6. Kontaktle#er Speicher nach Anspruch 1 oder folgendeng dadurch gekennzeichnetg daso das impuleförmige- bzw, Wechselspannungsausgangesignal des Ausgangsgatters (2) gleichgerichtet wird und daso die so gewonnene Gleichspannung eine Steuermassnahme auslöst, z. B, ein Stellglied betätigte 7, Kontaktlooer Speicher nach Anspruch 1 oder folgendeng dadurch gekennzeichnet" dass als Ausgangsgatter ein UND-NICHT-Gatter C-i (2) vorgesehen ist. 8. Kontaktloser Speicher nach Anspruch 1 oder folgendeng dadurch gekennzeichnet, dass als Einf-angsgatter ein ODER-NICHT-Gatter (1) vorgesehen ist, g. Kontaktloser Speicher nach Anspruch 7 oder 89 dadurch gekennzeichnetg dass auf das UND-NICHT-Gatter (2) eine impulsförnige-bzwo WechBelspannung geschaltet ist* loo Kontaktloser Speicher nach Anspruch 7 bis 9, dadurch gekennzeichnet, dase auf das ODER-NICHT-Gatter (1) ein Gleichspannungssignal als Löschsignal geschaltet ist* 11, Kontaktlo-ser Speicher nach Anspruch 7 und 89 dadurch gekennzeichnetg daso ein weiteres ODER-NICHT-Gatter (Löschgatter 11) vorgesehen istg dessen Ausgang auf einen Eingang des UND-NICIIT-Gatters (2) geschaltet ist, und auf dessen Eingang einmal ein impulafö=iges- bzwo Wechselspannung.,-,signal, zum anderen ein gleichspannungsmässiges Löscheignal geschaltet ist. (Fig.293). 12o Kontaktloser Speicher nach Anspruch lo od--r 11, dadurch gekennzeichnetg daso zur Gewinnung eines Gleichspannungs-LÖschsignals die impuleförmige- bzw. WechBelspannung mittels eines Kondensators (3) und nachgeschalteter Clamping-Diode (4) oder eines induktiven übertragers an einen Gleichrichter (5) angekoppelt ist, dem zur Glättung ein Kondensator (6) nachgeschaltet ist. 13, Kontaktloser Speicher nach Anspruch 11 oder 129 dadurch gekennzeichnetg daao zur Erzielung eines dominierenden Speicherverhaltens der Ausgang des Löschgatters (11) über ein weiteres ODER-Gatter (Bilfsgatter 13) auf den Eingang des Ausgangsgatters (2) geschaltet ist, wobei auf den Eingang des Hilfegatters (13) das impulsförmige- bzw. Wechselspannungs-Speichersignal geschaltet isto (Fig. 3)0 14. Kontaktloser Speicher nach Anspruch 11 oder folgendeng dadurch gekennzeichnetg dass zur Gewinnung eines antivalenten Ausgangs die Eingänge-des AusgangBgatters (2) auf die Eingänge eines ODER-NICHT-Gatters (12) geschaltet sindp dessen Ausgangssignal antivalent zu dem Ausgangssignal des Ausgangsgatters (2) ist. 15o Kontaktloser Speicher nach Anspruch 1 oder folgendeneangewendet bei der Steuerung einer Presse, Stanzei Schneidmaschine, usw.q dadurch gekennzeichnetg daso der Ausgang des Ausgangegatters (2) über eine Kondeneator-Diodenkopplung (159 2ot) an ein UND-NICHT-Gatter (Steuergatter 18) geschaltet isto 16, Kontaktloaer Speicher nach Anspruch 159 dadurch gekennzeichnetg dass mindestens eine Taste (T1) vorgesehen iotg die im Rühezustand an den Eingang des Eingangsgatters (1) ein impulsförmiges- bzw. Wechselspannungs-Speichereignal und in gedräckten Zustt.#nd, dieses Signals auf den Eingang des Steuergatters (18) schaltet., 17o Kontaktloser Speicher nach Anspruch 15 und 16F dadurch gekt--nnzeichnet9 daao ein Initiator (J2) vorgesehen ist, der einmal zusammen mit einem vmiteren Initiator (Hilfeinitiator Jl) auf ein UND-NICHT-Gatter (Hilfsgatter 21) arbeitet, zum anderen das Löscheignal für den aus den Gatter (1g2) gebildeten Speicher gibto 18o Kontaktloser Speicher nach Anspruch 17 mit Initiatoreng die eine impuleförmige- bzw. Wechselspannung als Ausgangssignal aufweiseng dadurch gekenn eichnet, daso das Initiatorausgangseignal des Initiators (J2) über eine Kondensator-Dioden-Kombination (3#4) und über eine Gleichrichterschaltung (596) an den Eingang des Eingangsgatters (1) angekoppelt iato 19. Xontaktloaer Speicher nach Anspruch 17 oder 18p dadurch gekennzeichnet, daso der Ausgang den Hilfsgatters (21) über eine Konden'sator-Diode-Kombination (15''19 2oIV) an einen Eingang eines weiteren UND-NICHT-Gattern (Speichergatter 22) geschaltet ist. 2o, Kontaktloser Speicher nach Ansprach 15 oder folgenden und 199 dadurch gekennzeichnety daes der Ausgyang des Steuergatters (18) sov.-le des Speiohergatters (22) jeweils über eine Kondensator-Dioden-Kombination (15'9 2o11) sowie 15", 2o111) auf einen Eingang einen ODER-NICHT-Gatters (Auswahlgatter 19) geschaltet ist. 21, Kontaktloaer Speicher nach Anspruch 2o# dadurch gekenn eichnetg daso der Ausgang den Auswahlgatters (19) über eine Kondensator-Dioden-Kombination O'q 4') mit nachfolgender Gleichrichtung durch die Elemente (51, 61) auf ein6n Eingang des Speichergatters (22) nach Art einer Selbsthaltung zurückführte 22. Kontaktloaer Speicher nach Anspruch 21, dadurch gekennzeichnetg daas das über Koppelglieder abgenommene Ausgangssignal des Auswahlgatter (19) gegebenenfalls nach Verstärkung gleiohgerichtet und mit der ao gewonnenen Gleichspannung ein Stellglied betätigt wirde 23. Kontaktloaer Speicher nach Anspruch 1 oder folgenden# dadurch gekennzeichnotg daso die verwendeten Gatter als aktive Schalterelemente Transistoren enthalten* 24. Kontaktloser Speicher nach Ansprach 1 oder folgenden# dadurch gekennzeichnetg daso die verwendeten UND-Gatter anstelle des Diodenvoraatzes Widerstände zur Potentialverteilung aufweisen. e r s e iP atentan ap r ü abo Contactless memory with at least two consecutively connected contactless active switching elements having Gi # .tterng in which the output of the one gate (the output gate) is fed back to the other gate (input gate) in the manner of a self-holding. tv-daas a pulsed or an AC voltage is connected as a memory control signal to the input gate (1); which is connected to the output gate (2) via a coupling element (7) which is durohläseiges only for the fed-in pulse-shaped or alternating voltage, whose likewise pulse-shaped or alternating spam output signal or an antivaLent signal triggers control masks. Contactless memory according to claim 1 "dadurGfi gokzeicheng dasr> as Ko.onelilied clu capacitor contactless S, ei.zher nooh speech 19
6. Kontaktle # er memory according to claim 1 or following characterized in that the pulse-shaped or alternating voltage output signal of the output gate (2) is rectified and that the direct voltage thus obtained triggers a control measure, e.g. B, an actuator operated 7, contactless memory according to claim 1 or following, characterized in that an AND-NOT gate Ci (2) is provided as the output gate. 8. Contactless memory according to claim 1 or following, characterized in that as input gate an oR-NOT gate is provided (1), g. contactless memory according to claim 7 or 89 characterized gekennzeichnetg that the aND-NOT gate (2) a impulsförnige-bzwo connected WechBelspannung * loo contactless memory according to claim 7 to 9 , characterized in that a DC voltage signal is switched to the OR-NOT gate (1) as a clear signal * 11, contactless memory according to claim 7 and 89 characterized in that a further OR-NOT gate (clear gate 11) is provided Output is switched to an input of the AND-NICIIT gate (2), and on its input once a pulse or alternating voltage., -, signal, on the other hand a DC voltage cancellation signal is switched. (Fig. 293). 12o contactless storage device according to claim lo or 11, characterized in that the pulse-shaped or alternating voltage by means of a capacitor (3) and a downstream clamping diode (4) or an inductive transformer to a rectifier (5) to obtain a DC voltage cancellation signal ) is coupled, which is followed by a capacitor (6) for smoothing. 13, contactless memory according to claim 11 or 129, characterizedg daao to achieve a dominant memory behavior, the output of the clearing gate (11) is connected to the input of the output gate (2) via a further OR gate (Bilfsgatter 13), with the input of the Auxiliary gate (13), the pulse-shaped or alternating voltage storage signal is switched (Fig. 3) 0 14. Contactless memory according to claim 11 or the following characterized in that the inputs of the output gate (2) to the inputs of an OR to obtain a complementary output -NICHT gate (12) are switchedp whose output signal is complementary to the output signal of the output gate (2). 15o contactless memory according to claim 1 or the following, applied to the control of a press, punch, cutting machine, etc.q characterized in that the output of the output gate (2) is connected to an AND-NOT gate (control gate 18) via a capacitor diode coupling (159 2ot) switched isto 16, contactless memory according to claim 159, characterized in that at least one key (T1) is provided which in the quiescent state at the input of the input gate (1) a pulsed or alternating voltage storage signal and in the pressed state # nd, this signal the input of the control gate (18) switches., 17o contactless memory according to claim 15 and 16F thereby gekt - nnzeich9 daao an initiator (J2) is provided, which once together with a vmiteren initiator (auxiliary initiator Jl) to an AND-NOT gate (Auxiliary gate 21) works, on the other hand the erase signal for the memory formed from the gate (1g2) is 18o contactless memory according to claim 17 with Initia toreng that have a pulse-shaped or alternating voltage as output signalg characterized by the fact that the initiator output signal of the initiator (J2) is connected to the input of the input gate (1) via a capacitor-diode combination (3 # 4) and via a rectifier circuit (596) coupled iato 19. Xontaktloaer memory according to claim 17 or 18p, characterized in that the output of the auxiliary gate (21) via a capacitor-diode combination (15''19 2oIV) to an input of a further AND-NOT gate (memory gate 22) is switched. 2o, contactless memory according to spoke 15 or following and 199 characterized by the output of the control gate (18) and the storage gate (22) each via a capacitor-diode combination (15'9 2o11) and 15 ", 2o111) is switched to an input of an OR-NOT gate (selection gate 19) . 21, contactless memory according to claim 2o # characterized eichnetg that the output of the selection gate (19) via a capacitor-diode combination O'q 4 ') with the following Rectification through the elements (51, 61) fed back to an input of the memory gate (22) in the manner of a self-holding 22.Contact-free memory according to claim 21, characterized in that the output signal of the selection gate (19) picked up via coupling elements is optionally rectified after amplification and with the ao obtained direct voltage an actuator is actuated 23. contactless memory according to claim 1 or the following # characterized gekennzeichnotg daso the gates used as active switch elements contain transistors * 24. Contactless memory according to spoke 1 or the following # characterized in that the AND gates used have resistors for potential distribution instead of the Diodenvoraatzes. ersei
DE19611424427 1961-01-26 1961-05-04 DIGITAL BINARY CONTROL PROTECTED AGAINST INTERNAL FAULTS Withdrawn DE1424427B2 (en)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
DEL38048A DE1125069B (en) 1961-01-26 1961-01-26 Digital-binary control protected against internal errors
DEL0038908 1961-05-04
DEL39762A DE1139580B (en) 1961-01-26 1961-08-11 Digital-binary control protected against internal errors
DEL0040791 1961-12-27
DEL0040792 1961-12-27
DEL40789A DE1227955B (en) 1961-12-27 1961-12-27 initiator
DEL40790A DE1166260B (en) 1961-01-26 1961-12-27 Error-protected AND element
DEL40940A DE1299354B (en) 1961-01-26 1962-01-13 Digital-binary control protected against internal errors

Publications (2)

Publication Number Publication Date
DE1424427A1 true DE1424427A1 (en) 1970-11-12
DE1424427B2 DE1424427B2 (en) 1971-07-22

Family

ID=27570696

Family Applications (8)

Application Number Title Priority Date Filing Date
DEL38048A Pending DE1125069B (en) 1961-01-26 1961-01-26 Digital-binary control protected against internal errors
DE19611424427 Withdrawn DE1424427B2 (en) 1961-01-26 1961-05-04 DIGITAL BINARY CONTROL PROTECTED AGAINST INTERNAL FAULTS
DEL39762A Pending DE1139580B (en) 1961-01-26 1961-08-11 Digital-binary control protected against internal errors
DE19611413959 Withdrawn DE1413959A1 (en) 1961-01-26 1961-12-27 Digital-binary control protected against internal errors
DEL40790A Pending DE1166260B (en) 1961-01-26 1961-12-27 Error-protected AND element
DE19611413960 Withdrawn DE1413960B2 (en) 1961-01-26 1961-12-27 DIGITAL BINARY CONTROL PROTECTED AGAINST INTERNAL FAULTS
DEL40940A Withdrawn DE1299354B (en) 1961-01-26 1962-01-13 Digital-binary control protected against internal errors
DE19621413965 Pending DE1413965A1 (en) 1961-01-26 1962-01-13 Photoelectric control signal transmitter for a digital binary control protected against internal errors

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DEL38048A Pending DE1125069B (en) 1961-01-26 1961-01-26 Digital-binary control protected against internal errors

Family Applications After (6)

Application Number Title Priority Date Filing Date
DEL39762A Pending DE1139580B (en) 1961-01-26 1961-08-11 Digital-binary control protected against internal errors
DE19611413959 Withdrawn DE1413959A1 (en) 1961-01-26 1961-12-27 Digital-binary control protected against internal errors
DEL40790A Pending DE1166260B (en) 1961-01-26 1961-12-27 Error-protected AND element
DE19611413960 Withdrawn DE1413960B2 (en) 1961-01-26 1961-12-27 DIGITAL BINARY CONTROL PROTECTED AGAINST INTERNAL FAULTS
DEL40940A Withdrawn DE1299354B (en) 1961-01-26 1962-01-13 Digital-binary control protected against internal errors
DE19621413965 Pending DE1413965A1 (en) 1961-01-26 1962-01-13 Photoelectric control signal transmitter for a digital binary control protected against internal errors

Country Status (4)

Country Link
CH (1) CH422980A (en)
DE (8) DE1125069B (en)
GB (1) GB990746A (en)
NL (2) NL143052C (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1257943B (en) * 1962-09-25 1968-01-04 Siemens Ag Circuit arrangement for dynamic monitoring of the operational safety of individual or linked contactless control modules
DE1788157C2 (en) * 1964-07-21 1974-11-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Monitoring arrangement for a voltage secured against errors. Eliminated from: 1463372
DE1562281B1 (en) * 1964-11-07 1969-12-11 Siemens Ag Release gate
DE1258461B (en) * 1965-06-02 1968-01-11 Siemens Ag Gate circuit, consisting of a transistor switching amplifier with several inputs and one output
DE1291780B (en) * 1965-08-13 1969-04-03 Licentia Gmbh Circuit arrangement for the delay-free transmission of electrical signals between different control circuits using the pulse modulation method
DE1588674B1 (en) * 1967-02-01 1971-02-04 Siemens Ag Circuit arrangement for monitoring an operating voltage for exceeding or falling below predetermined threshold values
DE1950331C3 (en) * 1969-06-28 1981-10-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Circuit arrangement for the implementation of logical functions
DE2443143C2 (en) * 1974-09-10 1986-12-04 Helmut Mauell Gmbh, 5620 Velbert Method for monitoring electrical circuits
US4091438A (en) * 1977-01-31 1978-05-23 The Minster Machine Company Press control system
FR2510845A1 (en) * 1981-07-31 1983-02-04 Omera Segid LOGIC SAFETY CIRCUITS USED IN PARTICULAR IN RAILWAY SIGNALING AND ELECTRONIC PROCESSING BOX, OR AUTOMATION INCORPORATING AT LEAST ONE OF THESE CIRCUITS
US4398233A (en) * 1982-03-03 1983-08-09 Electronics Corporation Of America Fail-safe device for electronic control circuit
JPS5971501A (en) * 1982-10-16 1984-04-23 Yamato Scient Co Ltd Temperature control method
GB2142756A (en) * 1983-04-16 1985-01-23 Bwr Mechanical Services Limite Safety switching system
FR2553605B1 (en) * 1983-10-13 1988-12-02 Jeumont Schneider THRESHOLD AND INTRINSICALLY SECURITY LOGIC CIRCUIT
JPS61150847A (en) * 1984-12-25 1986-07-09 Honda Motor Co Ltd Control device for car lighting equipment
DE4012440A1 (en) * 1990-04-19 1991-10-24 Helmut Dipl Ing Both COMMAND DEVICE WITH SAFE RESET FUNCTION

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1050814B (en) * 1959-02-19
DE1048990B (en) * 1956-12-20 1959-01-22 Westinghouse Electric Corp Protection or measurement arrangement depending on the voltage of an AC line

Also Published As

Publication number Publication date
DE1413960A1 (en) 1968-10-31
DE1413959A1 (en) 1968-10-31
NL274016A (en)
NL143052C (en) 1974-08-15
DE1413960B2 (en) 1971-07-22
CH422980A (en) 1966-10-31
GB990746A (en) 1965-04-28
DE1424427B2 (en) 1971-07-22
DE1166260B (en) 1964-03-26
DE1125069B (en) 1962-03-08
DE1139580B (en) 1962-11-15
DE1299354B (en) 1969-07-17
DE1413965A1 (en) 1968-10-31

Similar Documents

Publication Publication Date Title
DE1424427A1 (en) Contactless storage
Hirzebruch Komplexe mannigfaltigkeiten
DE2710049A1 (en) ULTRASONIC DENTAL TREATMENT MACHINE
DE19620034C2 (en) Switching power supply
DE1931162A1 (en) Circuit arrangement for transmitting direct current signals in both directions over a line
DE1413960C (en) Digital binary control protected against internal errors
DE2533427C3 (en) Circuit arrangement for delaying pulses
DE2618524B2 (en) Circuit arrangement for blanking interference pulses
DE2339282C3 (en) Safety circuit arrangement for an ultrasonic welding machine
DE1198855B (en) Static counter with area code
DE2606253A1 (en) PROXIMITY INITIATOR
DE69208382T2 (en) Telephone with common connection terminals for wake-up call and speech call
DE2009076C (en) Circuit arrangement for marking switching elements offering requirements
Claudy Suspendierung des Verlustabzugs durch § 15 Nr. 1 KStG für „andere “Verlustvorträge
Wiegand Neuere Aspekte einer Theorie und Typologie von Wörterbuchartikeln und ihre Praxisrelevanz
DE1512518C3 (en) Binary logic circuit
DE2145680C3 (en) Quick call facility for private branch exchanges
DE2044782A1 (en) DC power supply
DE2263868A1 (en) CONTROL CIRCUIT FOR POWER SUPPLY CIRCUITS
DE1089804B (en) Circuit arrangement for protecting switching transistors against overload
DE1807027A1 (en) Method and device for the detection of peaks and / or dips of a variable voltage signal
EP0417873A1 (en) Circuit for controlling a current supply device for low tension
Müller Die Ersatzraumsicherung nach dem MSchG.
CH357109A (en) Device for generating ignition pulses for ignition pin-controlled discharge vessels, in particular power control rate for alternating current resistance welding systems
DE2339282B2 (en) Safety circuit arrangement for an ultrasonic welding machine

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EGZ Application of addition ceased through non-payment of annual fee of main patent