DE1267888B - Einrichtung zur UEberwachung des Programmablaufs in datenverarbeitenden Maschinen - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES ^VGSS^ PATENTAMT

AUSLEGESCHRIFT

Int. Cl.:

G06f

Deutsche Kl.: 42 m3 -11/10

Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:

P 12 67 888.5-53
21. März 1964
9. Mai 1968

Die Erfindung bezieht sich auf eine Einrichtung zum Feststellen einer irrtümlichen Interpretation von Dateninformation als Befehlsinformation und umgekehrt bei Programmabläufen in datenverarbeitenden Maschinen mit einem Daten- und Programmspeicher mit einer Vorrichtung zum Prüfen der Parität der Informationswörter.

Ein Programm ist aus einer Reihe Befehle aufgebaut, die angeben, welche Operationen an den durch die Befehle adressierten Informationen durchzuführen sind. Die Informationen (Befehle oder Daten) liegen dabei in Form von Kodesignalgruppen bestimmter Länge (Maschinenwörter), gewöhnlich in Form von Binärziffernfolgen, vor.

Bei der Datenverarbeitung sind Fehler unvermeidlieh, ihre Auswirkungen aber können durch Fehlerfeststell- und Fehlerberichtigungsmethoden gemildert werden, wenn zusätzliche, sogenannte Prüfbits im Maschinenwort vorgesehen sind.

Für die Feststellung des Einzelfehlers in einem Maschinenwort reicht ein einziges Prüfbit aus, das so gewählt ist, daß eine sogenannte ungerade oder gerade Parität erreicht wird, d. h. daß die Gesamtzahl der Einsen in jedem Maschinenwort immer ungerade bzw. immer gerade ist.

Um die Daten und Befehle entsprechend einem Programm verfügbar zu machen, werden sie nach Bedarf in einen Speicher eingegeben und diesem entnommen. Die Lage der Daten und Befehle im Speicher ist durch entsprechende Adressen gegeben. Die Datenadressen sind in den Befehlen enthalten oder werden von diesen abgeleitet, die ihrerseits zusammen mit kennzeichnenden eigenen Adressen die Schritte des Programms bilden. Wenn nun insbesondere sowohl Befehle als auch Daten in derselben Speichereinheit gespeichert sind, kann ein Fehler bei der Informationsentnahme dadurch entstehen, daß ein Befehlswort fälschlich als Datenwort interpretiert wird oder umgekehrt. Hierdurch wird die nachfolgende Ausführung des Programms erheblich fehlerhaft, vor allem, wenn der Fehler bei einem Befehl auftritt.

Dies gilt auch für die sogenannten Verzweigungsbefehle, die bestimmte, während des Programmablaufs mehr oder weniger häufig benötigte Teil- oder Unterprogramme ansteuern, die daraufhin die Kontrolle des weiteren Programmablaufs übernehmen. Der Adressenteil eines solchen Verzweigungsbefehls bezieht sich nicht wie ein gewöhnlicher Befehl auf eine Datenadresse, sondern auf die Adresse des ersten Befehls des angesteuerten Teilprogramms im Speicher. Tritt bei einer solchen Verzweigung ein Einrichtung zur Überwachung des
Programmablaufs in datenverarbeitenden
Maschinen

Anmelder:

Western Electric Company Incorporated,
New York, N. Y. (V. St. A.)

Vertreter:

Dipl.-Ing. H. Fecht, Patentanwalt,

6200 Wiesbaden, Hohenlohestr. 21

Als Erfinder benannt:

Robert Louis Brass,

Colts Neck, N. J. (V. St. A.)

Beanspruchte Priorität:

V. St. v. Amerika vom 29. März 1963 (269 106)

Fehler auf, so sind alle nachfolgend ausgeführten Programmschritte ebenfalls falsch, auch wenn sie für sich jeweils fehlerfrei ausgeführt werden.

Dementsprechend ist es Aufgabe der Erfindung, Fehler erkennen zu können, die gewöhnlich außerhalb des normalen Umf angs von Fehlerkorrigier- und Fehlerfeststellmethoden liegen, nämlich zu verhindern, daß Datenwörter als Befehlswörter und umgekehrt interpretiert werden.

Die Lösung dieser Aufgabe ist für eine Einrichtung der einleitend beschriebenen Art gemäß der Erfindung dadurch gekennzeichnet, daß die Befehle entsprechend einer ersten und die Daten entsprechend einer zweiten Paritätsvorschrift kodiert sind und daß die Paritätsprüfvorrichtung für jede der beiden Paritätsvorschriften je einen Paritätsdetektor aufweist, die die Übertragung derjenigen Informationswörter, die nicht entsprechend ihrer jeweiligen Paritätsvorschrift kodiert sind, in bekannter Weise verhindern.

Durch die Verwendung unterschiedlicher Paritätsvorschriften für die Datenwörter einerseits und die Befehlswörter andererseits können diese nicht nur auf innere Fehler, sondern auch bezüglich ihrer Art überprüft werden, ohne daß für die letztere Über-

809 548/201

Torschaltung DRG und eine Torschaltung DOG, zusammen mit einer der Eingangstorschaltungen XIG, YIG oder ZIG entsprechend des Befehls.

Bei aufeinanderfolgenden Programmschritten wird 5 jede nachfolgende Befehlsadresse am Ausgang des Befehlszählerregisters IAR dadurch erhalten, daß die vorhergehende Befehlsadresse mit Hilfe einer Erhöhungsschaltung IC um Eins vermehrt wird. Wenn jedoch eine Verzweigung im Programm stattfinden i hli IAR li

g p ,

geben die entsprechenden Prüfungen auf gerade bzw. ungerade Parität der entnommenen Daten bzw. Befehle, daß diese entweder richtig entnommen worden sind oder keinen Einzelfehler enthalten.

In Weiterbildung der Erfindung ist vorgesehen, daß eine auf die Feststellung einer nicht entsprechenden Paritätsvorschrift ansprechende Korrekturschaltung die Informationsentnahme Schaltungen veranlß Ii

prüfung gesonderte, zusätzlichen Speicherraum beanspruchende Prüfbits notwendig wären. Diese zusatzliehe Überprüfung ist insbesondere dann von Vorteil, wenn, wie erwähnt, die Daten und Befehle im gleichen Speicher liegen.

Nachdem also die Informationswörter der Speichereinheit entnommen worden sind, werden sie an Hand ihrer jeweils zugeordneten Paritätsvorschrift

ausgewertet, um sie entweder als Daten oder als j gg

Befehle zu identifizieren. Wenn hierzu im einfachsten io soll, muß die vom Befehlszählerregister IAR zu lie-Fall ein einziges Paritätsprüfbit verwendet wird, er- fernde Befehlsadresse so geändert werden, daß sie b di hd Pf f d b mit der Speicheradresse des ersten Befehls des anzu-

steuernden Teilprogramms übereinstimmt. Dies wird dadurch erreicht, daß der Inhalt des Datenadressen-15 registers DAR, also die Verzweigungsadresse, über die Torschaltung TAG zum Befehlszählerregister IAR geleitet wird.

Die bisher beschriebenen Teile des Datenverarbeig tungssystems ermöglichen die Entnahme von Daten laßt, das als fehlerhaft erkannte Informationswort _Zo und Befehlen aus dem Speicher M entsprechend dem erneut aus dem Speicher zu entnehmen. Programm. Es ist offensichtlich, daß beim Eintreten Im folgenden ist die Erfindung an Hand des zeich- einer ein Datenwort und nicht ein Befehlswort darnerisch dargestellten Blockschemas eines beispiel- stellenden Signalgruppe in das Befehlsregister IR die haften Datenverarbeitungssystems erläutert. nachfolgende Arbeitsweise des Systems erheblich Ein Speicher M enthält die Programmbefehle und _a5 fehlerhaft sein wird. Gleichermaßen ist ein nicht vordie zu verarbeitenden Daten. gesehener Eintritt eines Befehlswortes in ein Daten-Bevor ein Befehl ausgeführt werden kann, muß register unerwünscht.

er dem Speicher entnommen werden. Dies geschieht Es sind daher Vorkehrungen nicht nur für das

durch ein Befehlszählerregister IAR, dessen kodierter Feststellen einer fehlerhaften Entnahme von Infor-Ausgang die Adresse des Befehls im Speicher M an- ₃₀ mationssignalen aus dem Speicher M, sondern auch gibt. Nachdem die Adresse parallel über eine Tor- für eine Anzeige von Fehlern in richtig entnommenen schaltung IA G zum Speicher M durchgesteuert wor- Signalen dadurch getroffen, daß den Befehlen und den ist, geht der dadurch abgerufene Befehl über den Daten unterschiedliche Paritätseigenschaften zueine Torschaltung IRG in ein Befehlsregister IR. Die geordnet sind und daß ein Befehlsparitätsprüfer IPC Torschaltungen IAG und IRG werden durch ein ₃₅ und ein Datenparitätsprüfer DPC an den entspre-(nicht dargestelltes) Zeitsteuernetzwerk getastet. chenden Ausgängen des Befehls- und des Daten-

Ein Befehl kann zwei Teile haben, nämlich den registers IR bzw. BDR verwendet werden. Die von Operations- und den Adressenteil, der die Adresse den Paritätsprüfern überwachten Kodesignalgruppen entweder eines Daten- oder eines Befehlswortes an- (Maschinenwörter) enthalten zusätzliche Paritätsprüfgibt. Der Operationsteil des Befehls wird durch einen 40 bits, welche die Anzahl der binären Einsen oder NuI-Befehlsdekodierer ID interpretiert, während der len in jedem Datenwort und Befehlswort ungerade Adressenteil, sofern er eine Datenadresse darstellt, oder gerade machen. Beispielsweise sollen die Beüber eine Torschaltung ARG in ein Datenadressen- fehle eine ungerade Parität und die Daten eine gerade register DAR eintritt. Der Befehlsdekodierer ID und Parität haben. Dementsprechend wird z. B. der Madie Torschaltung ARG werden durch das Zeit- 45 schinenwortteil 1101, wenn er einen Befehl darstellt, Steuerungsnetzwerk betätigt. durch eine »0« zu 11010 ergänzt, so daß das Ma-

Der Befehlsdekodierer ID kann die Datenadresse schinenwort dann Einsen in ungerader Anzahl entim Datenadressenregister DAR dem Speicher M zur hält. Wenn andererseits der gleiche Maschinenwort-Verfügung stellen, indem er eine Torschaltung DAG teil 1101 Daten betrifft, ist das Prüfbit eine 1. Man betätigt. Die Datenadresse gibt den Ort der durch 50 erhält also dann das Maschinenwort 11011, das demden Befehl zu behandelnden Daten im Speicher M an. entsprechend Einsen in gerader Anzahl enthält. Ein-Ein Pufferdatenregister BDR dient als Puffer für ri rikdi id bk i

den Speicher M, während drei andere Datenregister
X, Y, Z verschiedentlich Daten aufnehmen können,
die entweder vom Speicher M kommen oder für die- 55
sen bestimmt sind. Die einzelnen Register werden
über verschiedene Torschaltungen gesteuert. Die spezielle Arbeitsweise der Torschaltungen ist davon abhängig, ob der jeweilige Befehl vorschreibt, daß die g , p

Daten vom Speicher M zu einem der Datenregister 60 meider IEI bzw. DEI an. Ferner bewirkt ein durch zu leiten sind oder umgekehrt. die Verzögerungseinheiten DUI bzw. DUD geeignet

Wenn die Daten in den Speicher M eingeschrieben verzögertes Steuersignal eines der Paritätsprüfer IPC werden sollen, betätigt der Befehlsdekodierer ID eine und DPC über ein ODER-Tor COG, daß das Tor Torschaltung DWG und eine Torschaltung BIG zu- ICG der Erhöhungsschaltung/C gesperrt wird. Hiersammen mit einer der Ausgangstorschaltungen XOG, 65 durch wird verhindert, daß der Ausgang des Adres- YOG oder ZOG entsprechend des auszuführenden senregisters IAR geändert wird, und ermöglicht, daß Befehls. Wenn umgekehrt aus dem Speicher M Daten während des nächsten Arbeitszyklus eine nochzu lesen sind, betätigt der Befehlsdekodierer ID eine malige Entnahme der Information aus dem Spei-

p g

richtungen zur Paritätskodierung sind bekannt, sie dienen dazu, die im Speicher M gespeicherten Wörter in der angegebenen Weise zu ergänzen.

Solange die Parität stimmt, wird der Speicher M entsprechend dem Programm fortlaufend adressiert. Wenn in einem der Paritätsprüfer IPC und DPC festgestellt wird, daß die entsprechende Parität nicht gegeben ist, sprechen die Befehls- bzw. Datenfehlerd bik i h

eher M erfolgt. Bei sich übermäßig oft wiederholenden Fehlentnahmen wird eine (nicht erläuterte) Instandsetzungsoperation ausgeführt.

Die Arbeitsweise des Datenverarbeitungssystems soll an Hand eines in den Tabellen I und II angeführten Programmbeispiels verdeutlicht werden.

Tabelle I Datenverarbeitungsprogramm

Programmschritt	Teilprogrammschritt	Teilprogramm	Befehls adresse	Datenverarbei Operationsteil	tungsbefehl Adresse
1	1-A )	A	100	MX	140
2	2-A \		101	MY	141
3	3-aJ	Teilprogramm	102	XM	142
4		T	103	T	200
5	1-T 1	200	MZ	145
6	2-T j	201	ZM	146

Tabelle II

Zur Tabelle I gehörige Maschinenwörter
a) Befehlswörter

Programmschritt	Operations teil	Adresse	Paritätsbit
1	0001	10001100	1
2	0010	10001101	0
3	0011	10001110	1
4	1000	11001000	1
5	0110	10010001	0
6	Olli	10010010	1

b) Datenwörter

1
2
3
4
5
6

Datenziffern

100110000001
010000000111
110110110111
011010010001
100100100100
100101001001

Paritätsbit

0
0
1
1
0
1

Die Operationsteile und ihre Adressen sind in der Tabelle I in alphanumerischer Form geschrieben, jedoch sind auch diese in Wahrheit binär kodierte Signale. Dementsprechend zeigt der Teil a) der Tabelle II die gleichen Werte der Befehle wie Tabelle I, jedoch binär kodiert und ergänzt durch Paritätsbits entsprechend der ungeraden Parität. Ferner zeigt der Teilb) der Tabellen die in der TabelleI adressierten Daten, jedoch binär kodiert und ergänzt durch Paritätsbits, aber dieses Mal entsprechend der geraden Parität. Es sei darauf hingewiesen, daß in Tabelle I eine Lücke zwischen den Befehlsadressen des Teilprogramms A, von dem aus eine Verzweigung durchgeführt wird, und denjenigen des Teilprogramms T besteht, das durch die Verzweigung angesteuert wurde.

Das spezielle Programm der Tabelle I gibt einen Operationsablauf an, bei dem Informationen, die bereits im Speicher M vorhanden sind, auf andere, zu einem bestimmten Teilprogramm gehörende Stellen des Speichers M umgeschrieben werden sollen.

Die Bezeichnung des Operationsteils jedes Befehls ist dessen Funktion entsprechend gewählt. So gibt die Bezeichnung MX an, daß Daten vom Speicher M in das Register Z übergeführt werden sollen, während umgekehrt XM die Überführung von Daten aus dem Register X in den Speicher M betreffen. T bezeichnet einen Verzweigungsbefehl. Jeder Programmschritt ist gekennzeichnet durch die Adresse des Befehls im Speicher M und durch den Befehl selbst. Zum Beispiel enthält der Programmschritt 1 die Befehlsadresse 100 des Befehls MX 140. Der Befehl besteht dabei aus einem Operationsteil MX und einem Adressenteil 140, der die Adresse der dem Befehl MX unterworfenen Daten im Speicher M angibt. Es sei darauf hingewiesen, daß sämtliche in der Tabelle angeführten Befehle nur Übertragungen zum und vom Speicher M betreffen. Es gibt aber auch Fälle, in denen die Ausführung gewisser Befehle den Speicher M nicht betreffen, in diesen Fällen sind dann die Befehle nicht von Datenadressenteilen begleitet.

Gewöhnlich sind die in der Tabelle I angeführten Befehle irgendwo innerhalb eines Programms enthalten. Der Einfachheit halber sei hier jedoch angenommen, daß der erste Befehl der Tabelle I zum ersten Programmschritt gehört. Während des ersten Zyklus des ersten Programmschritts wird der Speicher M an der Stelle 100 über die Torschaltung IAG abgefragt, und der Befehl MX 140 tritt infolge der Aktivierung der Torschaltung PRG in das Befehlsregister IR ein. Deshalb wird während dieses Zyklus der Adressenteil 140 des Befehls im Befehlsregister IR über eine Torschaltung ARG dem Datenadressenregister DAR verfügbar gemacht. Gewöhnlich wird dann die Adresse im Datenadressenregister DAR über einen sogenannten Indexaddierer abgeändert.

Dieser Indexaddierer ist jedoch vorliegend der Einfachheit halber weggelassen worden.

Während des zweiten Zyklus des ersten Programmschrittes wird der Speicher M über die Torschaltung DAG adressiert, die vom Befehlsdekodierer ID auf den Befehl MX hin aktiviert wird. Da der Befehl MX angibt, daß Daten aus dem Speicher M abgelesen und dem Register X zugeführt werden sollen, betätigt der Befehlsdekodierer ID ferner die Torschaltung DRG, die Ausgangs-Torschaltung DOD des Pufferregisters BDR und die Eingangs-Torschaltung XIG des Registers X. Es ist also ein Übertragungsweg für die Daten vom Speicher M über das Pufferdatenregister BDR zum Register X vorhanden.
Ähnliche Operationen wie die oben beschriebenen finden im Verlauf der Arbeitszyklen der nachfolgenden Programmschritte statt. Während des vierten Schritts kommt der Verzweigungsbefehl T am Befehlsregister IR an. Der Adressenteil des Verzweigungsbefehls ist

nun nicht aber wie bei den anderen Befehlen für eine Datenadresse bestimmt. Statt einer Betätigung der Torschaltung DAG oder der Torschaltung ICG der Erhöhungsschaltung IC wirkt der zum Verzweigungsbefehl gehörige Operationsteil auf die Torschaltung TAG, so daß die Adresse, die sonst am Ausgang des Befehlszählerregisters IAR erscheinen würde, durch die Verzweigungsadresse ersetzt wird.

Gemäß Programmschritt 4 wird der Speicher M an der Adresse 200 abgefragt, so daß der Befehl MZ145 in das Befehlsregister IR eintritt. Dieser Befehl ist der erste eines angesteuerten Teilprogramms.

Nach beendigter Durchführung der Befehle des angesteuerten Teilprogramms kann eine Verzweigung auf ein anderes Teilprogramm oder eine Rückführung auf das Hauptprogramm durchgeführt werden.

Im Falle eines Fehlers, der entweder durch eine falsche Entnahme einer Information aus dem Speieher M oder durch einen Fehler im Informationsinhalt einer richtig entnommenen Information entsteht, spricht einer der Paritätsprüfer IPC oder DPC an, stellt sein zugehöriges Register IR bzw. BDR zurück und bewirkt, daß der Programmschritt beim nächsten Arbeitszyklus wiederholt wird. Eine nochmalige, erfolgreiche Entnahme stellt die normale Arbeitsfolge wieder her. Zum Beispiel soll während des Programmschritts 4 das Verzweigungsbefehlswort 1000110010001 in das Befehlsregister IR eintreten.

Wenn jedoch der Speicher M unrichtig adressiert worden war und als Folge hiervon ein Datenwort irrtümlich in das Befehlsregister IR übergeführt worden ist, stellt der Befehlsparitätsprüfer IPC keine Parität fest, da die gesamte Anzahl der Einsen des vom Speicher M erhaltenen Wortes gerade ist und nicht ungerade, wie es einem Befehlswort entspricht. Folglich wird der Befehlsfehlermelder IEI betätigt, das Befehlsregister IR zurückgestellt, und ein Impulssignal blockiert die Torschaltung ICG der Erhöhungsschaltung IC. Deshalb tritt die Verzweigungsadresse nicht in das Befehlszählerregister IAR ein, und die Verzweigung wird in der vorstehend beschriebenen Weise wiederholt. Eine entsprechende Operationsfolge läuft ab, wenn der Datenparitätsprüfer DPC einen Paritätsfehler feststellt.

Claims (2)

Patentansprüche:

1. Einrichtung zum Feststellen einer irrtümlichen Interpretation von Dateninformation als Befehlsinformation und umgekehrt beiProgrammabläufen in datenverarbeitenden Maschinen mit einem Daten- und Programmspeicher mit einer Vorrichtung zum Prüfen der Parität der Informationswörter, dadurch gekennzeichnet, daß die Befehle entsprechend einer ersten und die Daten entsprechend einer zweiten Paritätsvorschrift (ungerade bzw. gerade Parität) kodiert sind und daß die Paritätsprüfvorrichtung für jede der beiden Paritätsvorschriften je einen Paritätsdetektor (IPC bzw. DPC) aufweist, die die Übertragung derjenigen Informationswörter, die nicht entsprechend ihrer jeweiligen Paritätsvorschrift kodiert sind, in bekannter Weise verhindern.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine auf die Feststellung einer nicht entsprechenden Paritätsvorschrift ansprechende Korrekturschaltung (DUI, DUD, COG) die Informationsentnahmeschaltungen veranlaßt, das als fehlerhaft erkannte Informationswort erneut aus dem Speicher zu entnehmen.

In Betracht gezogene Druckschriften:
»Elektronik«, Juli 1959, Nr. 7, S. 213 bis 215;
»Scientific American«, Februar 1962, S. 96 bis 108.

Hierzu 1 Blatt Zeichnungen

809 548/201 4.68 © Bundesdruckerei Berlin