DE2054830B2

DE2054830B2 - Informationsverarbeitungsanlage mit mitteln zum zugriff zu speicher-datenfeldern variabler laenge

Info

Publication number: DE2054830B2
Application number: DE19702054830
Authority: DE
Inventors: Alfred J. Norristown; Beers Leroy W. Exton; White James A. West Chester; Moysey John A. Malvern; Pa. DeSantis (V.St.A.)
Original assignee: Burroughs Corp
Current assignee: Unisys Corp
Priority date: 1969-11-28
Filing date: 1970-11-07
Publication date: 1976-04-08
Also published as: BE758811A; FR2069370A5; SE366599B; NL7016736A; JPS5113540B1; NL176888B; CH532288A; NL176888C; CA945688A; US3680058A; DE2054830C3; DE2054830A1; GB1336981A

Description

Aus der DT-OS 1449 531 der Erfinderin ist es aufwand möglich ist, ein Datenfeld, von dem Anfang ferner bekannt, mittels einer sogenannten »Feld- und Länge bekannt sind, zwischen einem Speicher definitionssilbe« ein Feld aus 1 bis 6 benachbarten und einer anfordernden Einheit zu übertragen, wobei 6-Bit-Zeichen in einem 48-Bit-Wort zu definieren, die Länge dieses Feldes größer sein kann als eine und zwar durch das Anfangsoit, die Feldlänge und 5 Wortlänge des adressierten Speichers,
einen Schiebebetrag. Man vereinfacht bei einer sol- Erfindungsgemäß wird dies bei einer eingangs gechen Anordnung zwar die Speicherorganisation, da nannten InformationEverarbcitungsanlage dadurch keine besondere Zeichenadressen erforderlich sind, erreicht, daß der Speichereinheit eine Zugriffsvordoch ergeben sich im übrigen durch das festgelegte richtung zugeordnet ist, welcher ein irgendeine Format dieser Zeichen dieselben Nachteile wie bei io Bitspeicherstelle in der Speichereinheit als Anfangsder Anlage nach der vorgenannten Literaturstelle, position und eine durch eine bestimmte Zahl von insbesondere eine schlechte Speicherausnutzung. Bits definierten Länge des Feldes bezeichnendes Außerdem wird hier für den Zugriff zu einem sol- Steuerwort zuführbar ist, die abhängig von diesem chen 6-Bit-Zeichen noch zusätzliche Rechenzeit be- Steuerwort gleichzeitig zwei benachbarte Wörter darnötigt, da zuerst ein Wort aus dem Speicher in den 15 stellende Speicherzellen adressiert und die, wenn die Prozessor gebracht und dann dort bearbeitet werden Länge des zu übertragenden Feldes zwei Wortlängen muß. übersteigt, die Adressierung der folgenden Wörter

Eine Anordnung für die Verwendung von Feldern auf Grund der Angaben in dem Steuerwort ebenfalls variabler Feldlänge (VFL) mit einer maximalen vornimmt. Die Zugriffsanordnung erhält also ein Feldlänge von 64 Bits ist auch von dem sogenannten ao Steuerwort zugeführt, das die Adresse des Anfangs-Stretch-Computer bekannt. Die Beschreibung dieser bits des zu lesenden oder zu speichernden Feldes VFL-Anordnung ist über verschiedene Literatur- sowie die Länge dieses Feldes enthält. Aus dieser stellen verteilt, und zwar sind dies: Information werden die absoluten Adressen einer

Wortspeicherstelle, die das Anfangsbit enthält, und

A) IRE-Transactions on Electronic Computers, ₂₅ der nächsten benachbarten Wortspeicherstelle erJuni 1959, S. 118 bis 124; zeugt, und der Speicher wird zur Übertragung der In-

B) Proceedings of the EJCC 1959, S. 48 bis 58; halte dieser beiden Wortspeicherstellen adressiert.

C) W. Buchholz, Planning a Compute/ System, Wenn das Feld so lang ist, daß es mehr als zwei be-McGraw-Hill, New York 1962, S. 76 bis 78 und nachbarte Wortspeicherstellen überlappt, werden von 202 203. 3° ^^er Zugriffsanordnung automatisch die Adressen der

folgenden Paare von Wortspeicherstellen erzeugt,

Die dort beschriebene Informationsverarbeit^ings- und diese Wortpaare werden ebenfalls adressiert, anlage weist im Prozessor ein nichtaddressierbares Auf diese Weise wird das Gerät, z. B. ein Prozessor, CD-Register für zwei Wörter auf, wobei vom äuße- das das betreffende Datenfeld angefordert hat oder ren Speicher jeweils ein 64-Bit-Wort in eines dieser 35 es zum Speicher übertragen möchte, von den ge-Registerwörter parallel übertragen wird. Ferner ist samten beschriebenen Operationen entlastet,
im Speicher ein Akkumulator für zwei Wörter Λ, B Mit besonderem Vorteil wird die Informationsvorhanden. Ein gewünschtes Feld, das wie bereits Verarbeitungsanlage so ausgebildet, daß dem mindeerläutert auf eine Länge von maximal 64 Bits be- stens einen Prozessor jeweils eine Verbindungseinschränkt ist, kann also immer nur höchstens in zwei 4° heit zur Verbindung mit den Zugriffsvorrichtungen aufeinanderfolgenden Wörtern enthalten sein. Es der Speicher zugeordnet ist, welche der Zugriffsvorwird im VFL-Befehl definiert durch eine Anfangs- richtung des durch das Anfangsbit festgelegten Speiadresse, welche aus einer Wortadresse und einer Bit- chers ein Steuerwort zwecks Zugriff zu diesem Speiadresse in diesem Wort besteht, sowie durch eine eher zuführt, und die so ausgebildet ist, daß sie ein Längenangabe. Eine Transistorschaltmatrix selek- 45 zweites Steuerwort für die einem zweiten Speicher tiert dann entsprechend der im Befehl angegebenen zugeordnete Zugriffvorrichtung bildet und zu dieser Zeichengröße einzelne Zeichen nacheinander aus Zugriffsvorichtung überträgt, wenn das zu übertradem gewünschten Feld, und diese Zeichen werden gende Feld in Teilen des ernten und des zweiten in einem Addierglied mit einem auf ähnliche Weise Speichers vorhanden ist. Wird nämlich eine Anlage selektierten Zeichen aus dem Akkumulator kombi- 5° mit mehreren Speichern und demgemäß auch mehreniert. Die Einzelheiten sind in der Literaturstelle B) ren diesen zugeordneten Zugriffsvorrichtungen verauf Seite 52 in der linken Spalte beschrieben. Die wendet, so würden zwar dem Benutzer bzw. dem Transistorschaltmatrix erlaubt jeweils die Auswahl anfordernden Gerät die einzelnen Speicher als prakvon 16 der 128 Bits, die im Akkumulator A, B oder tisch strukturfrei erscheinen, doch würden sich an im CD-Register enthalten sind. Sie ist praktisch Teil 55 den Speichergrenzen Probleme ergeben. Da aber die des Rechenwerks. — Es ist klar, daß die beschrie- dem Prozessor zugeordnete Verbindungseinheit bei benen Vorgänge eine erhebliche Menge von Spei- Überschreiten einer Speichergrenze automatisch für cherzugriffen (die vom Prozessor gesteuert werden jeden neuen Speicher ein neues Steuerwort erzeugt, müssen) sowie eine erhebliche Zahl von Rechenvor- sieht der Benutzer bzw. das anfordernde Gerät einer gangen im zentralen Prozessor erfordern und daher 60 solchen Anlage alle Speicher zusammen praktisch insgesamt die Arbeit eines solchen Informationsver- wie einen einzigen strukturfreien Speicher, der auch «rbeitungssystems verlangsamen. Hinzu kommt die als Freifeldspeicher bezeichnet werden kann. BeiBeschränkung des Feldes auf die Länge eines Wor- spiele für Systeme mit mehreren Prozessoren und tes, was in vielen Fällen hinderlich ist und die maxi- mehreren Speichern zeigen die DT-AS i4 29 529, male Feldlänge hier auf 64 Bits beschränkt. 65 14 29 530, 14 29 531, 14 29 532, 15 24 103 und die Es ist deshalb eine Aufgabe der Erfindung, ein In- DT-OS 20 54 835 und 20 58 947 der Erfinderin, formationsverarbeitungssystem der eingangs genann- auf die zur Vermeidung von Längen ausdrücklich ten Art zu schaffen, bei dem es mit geringem Zeit- hingewiesen wird. Ferner wird verwiesen auf entspre-

5 6

chende US-PS, z.B. 34 01376, 34 11139 und Nachfolgend wird ein Ausführungsbeispiel der Er-

34 19 849. findung an Hand der Zeichnungen beschrieben. Es

Eine besonders rasche Arbeitsweise ergibt sich zeigt

nach einer weiteren Ausgestaltung der Erfindung da- F i g. 1 eine schematischc Darstellung eines Aus-

durch, daß die Zugriffsvorrichtung eine Stcuervor- 5 führungsbeispiels einer erfindungsgemäß ausgebilde-

richtung aufweist, der das Steuerwort zuführbar ist. ten Informationsverarbeitungsanlage,

und daß eine auf die Steuervorrichtung ansprechende F i g. 2 eine schematische Darstellung eines bei

Adressiervorrichtung vorgesehen ist, die zwei be- dem Ausführungsbeispiel nach der Erfindung ver-

nachbarte Wortspeicherzellen im Speicher adressiert, wendeten Prozessors,

von denen die erste den ersten Abschnitt des Feldes io F i g. 3 eine schematische Darstellung des Inter-

enthält. pretiererteils des Prozessors,

Als besonders vorteilhaft hat sich ferner eine Aus- F i g. 4 eine Darstellung des bei dem erfindungs-

führung erwiesen, die dadurch gekennzeichnet ist, gemäßen Ausführungsbeispiel verwendeten Deskrip-

daß die Zugriffsvorrichtung mit einem Informations- torformats,

register, das zur Aufnahme einer Anzahl Informa- 15 F i g. 5 eine schematische Darstellung eines bei tionsbits dient, die gleich der Anzahl der Bits in einer Anordnung gemäß F i g. 1 verwendeten Speizwei dieser Wortspeicherzellen ist, und mit einer Ein- cherwerks,

gäbe- und Auslesevorrichtung versehen ist, die zum Fig. 6 eine schematische Darstellung einer der

Eingeben oder Auslesen einer Gruppe von Bits in beiden Speichereinheiten nach F i g. 5,

das oder aus dem Register dient, und zwar bei *<> F i g. 7 eine schematische Darstellung einer Zu-

irgendeinem bestimmten Bitspeicherplatz beginnend. griffsvorrichtung FIU nach Fi g. 5,

Die Eingabe- und Auslesevorrichtung wirkt also F i g. 8 eine Darstellung der Verbindungen von

z. B. bei der Ausgabe als eine Art Leselupe, welche einer Speichereinheit zu einer Zugriffsvorrichtung

— gesteuert durch das Steuerwort — ab einer be- FIU,

stimmten Bitstelle, nämlich der Anfangsposition des 25 F i g. 9 eine Darstellung der Verbindungen von

Feldes, nacheinander die jeweils in Bearbeitung be- einer Zugriffsvorrichtung FIU zu einem anfordern-

findlichen Abschnitte des Feldes herausvergrößert, den Gerät,

also vom anfordernden Gerät aus gesehen sich so- Fig. 10 eine schematische Darstellung der Speizusagen automatisch am Speicher entlangbewegt und eher-Verbindungseinheit eines Prozessors nach das gesuchte — beliebig große — Feld sukzessiv 30 Fig. 2,

automatisch herausvergrößert. Bei der Ausgabe dient Fig. 11 eine Darstellung des Elementsteuerwort-

die Eingabe- und Auslesevorrichtung zur Ausgabe Formats und

und aufeinanderfolgenden Übertragung von Bitgrup- Fig. 12 eine Darstellung des Speichersteuerwortpen, die jeweils eine normierte Größe und eine für Formats.

die Übertragung in die anfordernde Vorrichtung 35 Für die Begriffe der vorliegenden Beschreibung

passende Lage haben. wurden soweit passend die genormten Begriffe nach

Diese Bitgruppen können z.B. die Größe eines DIN 44 300, Ausgabe März 1972, verwendet, wobei Wortes haben, brauchen aber nicht mit den Wort- gemäß den Erläuterungen zu dieser Norm der Plural grenzen des Speichers zusammenzufallen. Während den Singular nicht ausschließt. Ferner wurde verweneines Speichervorgangs wird diese Eingabe- und 40 det Löbel-Müller-Schmid, Lexikon der Daten-Auslesevorrichtung dazu verwendet, die einlaufen- verarbeitung, 2. Auflage. München 1969.
den Daten in den richtigen Bitstellen des Speichers Bei dem im folgenden beschriebenen Ausfühanzuordnen. rungsbeispiel einer erfindungsgemäßen Informations-

Um zu verhindern, daß z. B. am Ende eines FeI- Verarbeitungsanlage eignet sich die herkömmliche

des unerwünschte Daten übertragen werden, geht 45 Terminologie für den Speicher nicht mehr richtig,

man ferner mit Vorteil so vor, daß man eine Mas- denn es werden im Speicher Felder verwendet, die

kiervorrichtung verwendet, die die Eingabe derjeni- z. B. eine oder mehrere Wortgrenzen überschreiten

gen Bits in ein Ausgaberegister der Zugriffsvorrich- können und deren Anfang oder Ende auch nicht mit

tung verhindert, welche nicht zum Feld gehören. den Wortgrenzen der Speicherwörter zusammenfal-

Zum dichten Packen des Speichers ist ferner eine 50 len muß. Diese neuartigen Datenstrukturen werden

Ausgestaltung sehr zweckmäßig, welche dadurch ge- durch Anfangsbit und Länge gekennzeichnet, und

kennzeichnet ist, daß die Zugriffsvorrichtung ein Re- beides zusammen wird im folgenden mit dem Begriff

gister aufweist, welchem zur Erzeugung eines Ein- »Strukturausdruck« bezeichnet, da hierfür eine nor-

gabesignals für den Speicher die Ausgangsdaten der mierte Bezeichnung fehlt.

Eingabe- und Ausiesevorichtung und die Ausgangs- 55 Mchrprozeß-Systeme und Mehrprogramm-Systeme

daten des Informationsregisters zuführbar sind. Man können als eine Folge zusammenhängender oder un-

kann so direkt im Anschluß an Daten, die einen Teil zusammenhängender Programme, Aufgaben (auch

einer Wortzelle eines Speichers füllen, in den noch Tasks genannt) oder Arbeiten angesehen werden, die

leeren Bitstellen dieses Wortes neue Daten speichern im folgenden »Prozesse« genannt werden. Ein EIe-

und nützt dadurch den Speicher optimal aus. 60 mentarprozeß ist eine serielle Ausführung von Ope-

Sehr vorteilhaft ist ferner eine Ausgestaltung der ratoren durch einen einzigen Prozessor. Ein ProzeC

Erfindung, welche dadurch gekennzeichnet ist, daß kann in Unterprozesse aufgeteilt oder Teil eine;

die Eingabe- und Auslesevorrichtung so ausgebildet übergeordneten Prozesses sein. Auf diese Weise läßl

ist, daß sie in Abhängigkeit vom Steuerwort eine sich eine Prozeßhierarchie aufstellen. Der Begrifl Links- oder eine Rcchtsausrichtunc der Daten vor- 65 »Prozeß« kann als eine Assoziierung zwischen cinerr

nimmt. Je nach der nachfolgenden Rechenoperation Prozessor und Adressenraum definiert werden. Dei

erhält man auf diese Weise die Daten gleich im crfor- Adressenraum ist die Menge aller Speicher, die

derlichcn Format. durch diesen Prozeß zugänglich sind. Der gesamte

in dem System zur Verfügung stehende Speicher- spiel nach der Erfindung ausgebildete System unter-

raum kann so betrachtet werden, als sei in ihm ein scheidet sich jedoch gegenüber dem bekannten er-

Globalprozeß gespeichert, bei dem es sich um den heblich in der Art, in der die erwähnte Prozeßhier-

Stammvater aller anderen Prozesse und Unterpro- archie angewandt wird, und in der Art, in der die

zesse in dem System handelt. Ein derartiger Global- 5 Teile dazu angepaßt sind, um diese Hierarchie anzu-

prozeß kann so betrachtet werden, als enthalte er das wenden.

gesamte Betriebssystem mit Oberwachungsprogram- Wesentliche Merkmale sind sowohl in der Art

men, Dienstprogrammen und Kompilierern sowie zu sehen, in der die Speicherwerke 12 angepaßt

den verschiedenen Benutzerprogrammen. sind, um der Einrichtung als Freifeldspeicher zu er-

Der Adiessenraum des beschriebenen Systems er- io scheinen, wie in der Art, in der die jeweiligen Prostreckt sich über alle Speicherebenen einschließlich zessoren 10 ausgebildet sind, um diesen Speicherden Hauptspeicher und einen Hilfs- oder Reserve- raum zur Anwendung der erwähnten Prozeßhierspeicher und periphere Geräte. Dieses System ent- archie zu benutzen.

hält mehrere Prozessoren, von denen jeder mit einer Die wesentlichen Einzelheiten des Prozessors wer-Hilfsstruktur im Arbeitsspeicher zum Speichern der 15 den zunächst an Hand von Fig. 2 allgemein beKennzeichnung eines neuen Arbeitsraumes oder schrieben. Wie aus Fig. 2 zu ersehen ist, enthält dei neuer Arbeitsräume versehen ist. Diese HilfsStruktur, Prozessor 10 nach Fig. 1 eine Interpretiereinheit 21 die noch ausführlicher beschrieben wird, gestattet es und ein Rechenwerk 20. Eine Speicherverbindungsjedem Prozessor, mit der Relation zwischen dem ge- einheit 22 dient als Verbindungseinheit zwischer samten Globalprozeßraum (Arbeitsspeicher) und dem 20 dem Interpretierer 21 und den jeweiligen Speicherjeweiligen Prozeßraum, mit dem er gerade in Ver- werken 11 nach Fig. 1. Der Interpretierer 21 bestehi bindung steht, Schritt zu halten. aus vier Grundteilen: einem Zentralteil 23, einerr

Die Prozeßhilfsstruktur ist die Vorrichtung, die zum Strukturpufferteil 24, einem Programmteil 25 unc

Durchlassen aller Hilfsmittel zwischen Prozessen der einem Unterbrechungsteil 26.

Prozeßhierarchie verwendet wird, und ist daher ein »5 Die Hauptfunktion jedes Prozessors 10 besteht ir

integraler Bestandteil des Hilfsmittelschutzschemas. der Aktivierung und Deaktivierung von Prozessen

das zum Schutz verschiedener Benutzerprogramme der Steuerung von Informationsübertragungen zwi

während des time sharing und generell zum Schutz sehen Baueinheiten, der Bedienung von Unter-

der verschiedenen Prozesse erforderlich ist. Wenn brechungen und der Ausführung von Rechenopera

ein bestimmter Prozessor von einem übergeordneten 30 tionen, die von einem Programm verlangt werden

Prozeß auf einen Unterprozeß übergeht, werden zu- Diese Funktionen werden unter der Leitung eine;

geordnete Hilfsmittel in der Hilfsmittelstruktur des Hauptsteuerprogramms (Betriebssystems) ausgeführt

Prozessors gespeichert und aus der Prozeßhilfsmittel- Der Prozessor verringert die Speicherzugriffszeiter

struktur entfernt, wenn der Prozessor aus dem Unter- durch Verwendung in der Phase aufeinander abge

prozeß in den übergeordneten Prozeß zurückkehrt. 35 stimmter Lese- und Schreiboperationen, wo immer e;

Die Hilfsmittelstruktur enthält daher alle dynamisch möglich ist, und durch assoziative Pufferung bzw

zugeordneten Hilfsmittel, die ihr Prozessor für Zwischenspeicherung von Informationen. Durch di<

irgendeinen bestimmten Unterprozeß eventuell be- Zentralisierung der Steuerung der funktionell unab

nötigt. Ein bestimmter Systemmanagementprozeß ist hängigen Unterteile der Interpretiereinheit 21 wirt

der einzige Prozeß, der direkten Zugang zu Eingaben 40 die Ausführungsgeschwindigkeit erhöht und werder

oder Einsprängen in jede der Hilfsmittelstrukturen die Hardware-Kosten verringert. In jedem Prozessoi

hat. ist es der Interpretierer 21. der die Bewegung voi

Diese oben angegebene allgemeine Beschreibunc Programm und Daten steuert, für einen selbsttätiger

des Prozeßaufbaus umfaßt bereits in allgemeiner Speicherschutz sorgt, auf Unterbrechungen unc

Form eine Beschreibung der Art, in der die verschie- 45 Steuerungen anspricht und die verschiedenen Stape

denen Speicherebenen verwendet werden. Im folgen- und Puffer im Prozessor leert und wieder füllt,

den soll kurz an Hand von Fig. 1 ein System be- In dem Interpretierer liest (aus dem Speicher)

schrieben werden, welches diesen Prozeßaufbau ver- interpretiert und führt der Programmteil 25 die Pro

wenden kann. Dieses System enthält mehrere zen- grammoperatoren in der Programmfolge aus. Durcl

trale Prozessoren 10 und ein oder mehrere EA- 50 den Zentralteil 23 werden Deskriptoren, die in de

Werke 18, die zusammen mit einem Reservespeicher Programmfolge in Abhängigkeit von dem Programm

14 an mehrere Speicherwerke 11 über ein Verriege- operator, der gerade ausgeführt wird, aufgerufen wer

gelungsschaltwerk 20 angeschlossen sind. Alle Spei- den, gelesen, interpretiert, ausgeführt und auf dei

cherwerke 11 bestehen aus zwei Speichereinheiten 12 neuesten Stand gebracht. Der Strukturpufferteil 2'

und einer Zugriffsvorrichtung 13, deren Zweck und 55 besteht aus einer Gruppe örtlicher Speicher, die häufi;

Wirkungsweise noch ausführlicher beschrieben wird. aufgesuchte Posten zwischenspeichern, um die Anzah

Der Reservespeicher 14 enthält ein Speichererweite- der Leseoperationen, die mit der Ebene 1 (den

rungssteuerwerk 15 und mehrere Einheiten 16 und Hauptspeicher) durchgeführt werden, möglichst ge

17, die Register, Kernspeicher oder Plattenspeicher ring zu halten. Die Zwischenspeicherung basiert au

enthalten können. Der Reservespeicher 14 (auch 60 den Strukturen, die zur Festlegung des Prozessor

Hilfs- oder Ergänzungsspeicher genannt) wird im fol- verwendet werden. Der Unterbrechungsteil 26 emp

genden als Speicher der Ebene 2 bezeichnet. Von fängt Unterbrechungen und Fehler, prüft sie und laß

den EA-Werken 18 werden eines oder mehrere zur das geeignete Fehler- oder Unterbrechungssigna

Herstellung der Verbindung zu den Peripherie- durch, um eine Programmänderung zu bewirken,

geräten 19 verwendet. 65 Die Interpretiereinheit 21 ist dann so ausgebildet

Der in F i g. 1 dargestellte Aufbau unterscheidet daß sie die Verarbeitungs- und Prozeßsteuerung ii

sich nicht wesentlich von dem nach der US-Patent- der Einrichtung mit Hilfe von Strukturoperatoren

schrift 34 11 139. Das nach dem Ausfühningsbci- die speziell für ein wirksames Management voi

9 10

Daten und Programmstrukturen ausgelegt sind, und puffer 40 und das Rechenwerk 20. (Die Register und

mit Hilfe von Programmoperatoren übernimmt, die Stapel sind gewöhnlich als Kellerspeicher ausge-

so ausgewählt sind, daß sie eine einfache Ausführung bildet.)

auf höherer Ebene liegender Sprachen gestattet. Die Jede der Strukturen (Felder) im Speicher (Ar-Steuerinformation wird, wie dies erforderlich ist, an 5 beitsspeicher) kann als in einem Adressenraum entdas Rechenwerk und über die Speicherverbindungs- halten angesehen werden, der durch eine Adresse einheit 22 an das Speicherwerk verteilt. und eine Länge bestimmt ist. Die Gesamtheit von

Obwohl der Hauptspeicher oder Speicher der Adresse und Länge eines Feldes wird wie erläutert Ebene 1 so ausgebildet ist, daß er dem System als als »Strukturausdruck« bezeichnet. Bei der Struktur-Freifeldspeicher oder strukturfrei erscheint, sind 10 ausdrucksauswertung arbeitet also jede Anweisung natürlich die verschiedenen darin gespeicherten Pro- nach der Anfangsanweisung in diesem Ausdruck auf zesse und Informationssegmente strukturiert. Die eine Adresse des jeweils höchstrangigen Feldes, die Deskriptoren sind so beschaffen, daß sie die ver- im ersten Register 32 nach F i g. 3 gespeichert ist, schiedenen Informationsstrukturen im Speicher be- und auf einen Längenwert des jeweils höchstrangigen zeichnen oder darauf hinweisen. Sie schreiben auch 15 Feldes im Register 31, um ein geeignetes Feld diese Strukturen und ihre Bedeutung in bezug auf nächstniedrigen Ranges innerhalb des höherrangigen den Prozeß vor, in dem sie vorkommen, oder in be- Feldes zu bestimmen. Wenn dieses Unterfeld nichl zug auf den übergeordneten Prozeß, wenn die Struk- vollständig in dem so bestimmten höherrangigen tür selbst ein Unterprozeß ist. Feld enthalten ist, tritt ein Fehler auf. Wenn nichl

In diesem Sinne umfaßt das Aufrufen aller struk· ao anders vorgeschrieben, sind von bestimmten Anwei-

turierten Informationen in den verschiedenen Spei- sungen benötigte Parameter in dem Wertestapel zu

cherebenen die Auswertung von Deskriptoren. Diese finden, der in dem Arbeitsspeicher vorgesehen isl

Auswertung wird durch den Zentralteil 23 vorge- und den Wertestapelpuffern 42 nach Fig 3 Werte

nommen, wie es in F i g. 2 dargestellt ist. Nach zuführt.

Fig. 4 gibt es vier Arten von Deskriptorformaten, _a5 Das Attributsammeiregister 30 nach Fi e 3 sam-

die sich jeweils auf verriegelte Datenfelder Daten- melt dann Zugriffgestattungsattribute, Segmentnum

Objekte, Programmsegmente oder andere Desknp- mern und Formatselektoren, die es während de.

toren beziehen bzw diese kennzeichnen. Auswertung aus den verschiedenen Deskriptoren er·

Jeder dieser Deskriptoren enthalt drei größere In- hält. Die anderen vier Register 31 bis 34 werden zui formationsgruppen oder Ausdrucke. Diese werden 30 Strukturparameterbehandlung verwendet Jedes Reals Zugriffattribute, Interpretiererattribute und Struk- gister besteht aus vier Wörtern die 3^ Bits lane sind turausdrücke bezeichnet. Die Zugriffattribute be- Die Register stehen bei allen Rechenoperationen mil stimmen das Schutzvermogen und ob ein gekenn- dem Rechenwerk 20 in Verbindung, das somit al« zeichnetes Element im Speicher abgespeichert oder Verknüpfungseinrichtung dient. Sie verwenden unc ausgelesen werden kann. Die Interpretiererattribute ₃₅ modifizieren auch die in dem Struktur- und Deskrip bestimmen die Eigenschaften dieses gekennzeichne- torpuffer40 gespeicherten Strukturausdrücke, unc ten Elements, und der Strukturausdruck enthalt die sie erhalten Parameter aus dem Wertstanel übe. Art der Struktur, in der das Eiern«« Hegt, und dies Wertstapelpuffer 42 und die Progra™ z'enscha bestimm die Struktur und die Strukturparameter- tung43. Die Register werden einzeln gesteuert Zwe feder, die die Parameter vorgeben die fur einen Zu- ₄o der Register enthalten Informationen (Anfang

oriff πι Hip.sflr Struktur p.rfnrHe.rlirh sinri Fs «pi an o^,„„„» ι ι ·- χ ... huouuuhi ^-Viiiaut^

das jeweils

skripter so viL Strukturauärücke enthalten kann,

s ^{eines be}·

Die Formate des Strukturausdrucksfeldes sind in

F i g. 5 der DT-OS 20 54 835 dargestellt. also zSheiadr^n τ ■ I

Nach dieser allgemeinen Beschreibung der De SlbtSS^?V^⁸*"^{1 nfor}™^tlo"^{en u}"^c ⁸SS

g g

Nach dieser allgemeinen Beschreibung der De- SelbstSSn^?V,_A .

skiptoren sei daran⁸erinnert, daß ein Speichersteuer- sSSSSES^^ S Lr* 5!

won aus dem Desknptor erzeugt w,rd. _{5o das n}iedrigstran_gige Feld kLr! während ^S Registei

Ausführliche Beschreibung des Systems . ^das ^^eld nächsthöheren Ranges ein Teilbezugs

A. Interpretierer zeichen für das Objekt aufweisen. Das Teilbezugs

Das Folgende bezieht sich auf Fig. 3, die die und eTne^ d!eX fT *^ΟΗε™?^^η _n ^Felde/

Schaltung des Interpretierers 21 und insbesondere ₅₅ sprichLbSider Lt η ^ ^{8e blS ZU der SteUC} *T

des Zenttalteils23 zur Auswertung der jeweiligen ^P ^ ^ ^{der Deskri}P^tor ausgewertet wurde

Deskiptoren und Strukturoperatoren darstellt. Die ο _ς -

Zentralteil-Hardware enthält fünf Attributregister apeicnerwerke

30 bis 34, eine im folgenden als Schalteinrich- Die HauDtauft-ah,. A*_r c · u , -,-, ι

tung bezeichnete Deskriptor/Zusammensetzungs-Zer 6_O Fig 1 besteht dSn η Sp^enyerke 12 nacl

leguVvorrichtung 35, ein Programm-Deskriptor- ernSfilichen TnS', ,.^a"^{fordernden Geräten} *

Steuerregister 36, ein Deskriptorlusführungsreglter oZ in Sa₅'sS SsvSe H ^ "⁸^T T ^

38 und Deskriptorsteuerwerke 39 sowie einen Pro- zugeben Ein E^ * herauszuholen oder ein

gramm/Deskripior-Steuerstaoel 37. Der Zentralteil AnzahTvon ΖΤΤ«¹⁰·"⁵^ ^Kt ^{als dne belieb}\^8<

23 erhält Daten aus Strukturpuffern 40, einem Wert- 6₅ irgendwoTm Sketch, T' ^ ^Anfanß^sbitste ^l!

stapel 42, einer Programmwalzenschaltung 43 und dtaSSÄÄT" T ^ Γ* ¹^"

dem Rechenwerk 20, wie es in F i g. 2 dargestellt ist. Geräten des |vt_Pm ^ Γ"^ ^U ^{ZU den anderei}

Der Zentralteil 23 überträgt Daten in die Struktur- fordernden gS intSe⁸ Ρ^ΙΐΓΐί"

Werke 18 und die Spcichererweiterungssteucrwerkc

15. Die maximale Anzahl von Speicherwerken, auf die das System ausgelegt sein kann, ist vorzugsweise

16, und jedes Speicherwerk soll in der Lage sein, jede; beliebige Kombination von bis zu maximal 16 anfordernden Geräten zu bedienen. Die Speicherwerke sollen keinen Unterschied zwischen den anfordernden Geräten machen, so daß irgendeine Operation, die für ein anforderndes Gerät ausgeführt wird, für irgendein anderes anforderndes Gerät ausgeführt werden kann.

Wie in F i g. 1 dargestellt ist, bilden vorzugsweise zwei Speichereinheiten 12 (MSU) in Verbindung mit jeweils einer Zugriffsvorrichtung 13 (FlU) ein vollständiges Speicherwerk 11. In einem besonderen System können auch nur eine Speichereinheit 12 mit einer Zugriffsvorrichtung 13 vorgesehen sein. Jede Speichereinheit 12 speichert Informationen in einem Kcrnspeicherstapel, obwohl andere Speicherarten für diesen Zweck verwendet werden können, und eine derartige Einheit soll die Fähigkeit haben, diese Information auf Anforderung auszugeben. Jede Speichereinheit 12 steht nur mit ihrer eigenen Zugriffsvorrichtung 13 in Verbindung, so daß alle Operationen in dem System zunächst eine bestimmte Zugriflsvorrichtung durchlaufen, bevor sie begonnen werden.

Nach den F i g. 5 und 6 ist jede Speichereinheit 12 strukturiert, nämlich wortorganisiert, und in mehrere Stapel unterteilt. Jeder Speicherstapel besteht vorzugsweise aus 8192 Speicherzellen, von denen jede 288 Informationsbits enthält. Von diesen 2.38 Bits werden 256 von dem System als Speicherraum und die übrigen 32 Bits intern als Fehlercodeinformation benutzt. Das Fehlercodebit soll nur zu den vorausgehenden 64 Informationsbits gehören. Jedesmal, wenn im Speicher Informationen gespeichert werden, werden diese Fehlercodebits in Abhängigkeit von der neuen Information im Stapelwort gesetzt. Jede Speicherzelle von 288 Bits enthält also vier Speicherwörter zu je 72 Bits (vgl. zum Beispiel die viermal 72 Dateneingabe- und Datenausgabeleitungen in Fig. 8).

C. Zugriffsvorrichtung (FIU)

Jede Zugriffsvorrichtung 13 ist mit einer Logik versehen, die es ermöglicht, Informationsfehler unabhängig von der Speicherstruktur herauszuholen oder einzugeben. Der Speicher wird daher vom anfragenden Gerät als ein kontinuierlicher Raum behandelt, der die Fähigkeit hat, Felder, die an irgendeiner Stelle (Bit) beginnen und sich bis zu irgendeiner vorgeschriebenen Länge fortsetzen, aufzunehmen.

Die Zugriffsvorrichlung 13 besteht aus 13 größeren Funktionseinheiten, die miteinander verbunden sind. Wie F i g. 7 zeigt, ist das Informationsregister 60 ein 144-Bit-Register, das zur Aufnahme einer Kopie von zwei Speicherwörtern verwendet wird. Die erste Gruppe aus 72 Bits ist daher eine Kopie des Speicherwortes, die das gegenwärtige Anfangsbit eines Feldes enthält, und die zweite Gruppe aus 72 Bits ist eine Kopie des Speicherwortes, das die Fortsetzung eines Feldes enthält. Wenn beispielsweise eine Operation vorschreibt, daß das Anfangsbit das Bit 5 im Speicherwort B sein soll und die Länge größer als 59 Bits ist, nimmt das Leseregister 60 die Wörter B und C auf. Während der Leseoperationen wird das Register 60 zur Übertragung von Speicherwörtern zur Eingabe- und Auslesevoirichtung 61 für einen Feldlesevorgang verwendet. Während der Speicheroperation wird das Registe, 60 zur Wiedereinfügung von Bits eines Speicherworles verwendet, die durch das Speiehern eines neuen Feldes nicht geändert wurden.

Die Eingabe- und Auslesevorrichtung 61, die bildlich auch als Walzenschalter bezeichnet werden kann, bildet das Schiebenetzwerk, das eine Kapazität zur Verschiebung von 128 Informationsbits nach links

ίο herum bis zu einem Maximum oder einem Minimum von null Stellen oder Plätzen aufweist. Während einer Leseoperation wird die Eingabe- und Auslesevorrichtung 61 dazu verwendet, das Feld so zu positionieren, daß es links- oder rechtsausgerichtet ist, bevor es in das anfordernde Gerät übertragen wird. Während einer Speicheroperation wird die Eingabe- und Auslesevorrichtung 61 dazu verwendet, die eingegebenen Daten im richtigen Bitplatz des Speichers zu positionieren. Eine Maskiervorrichtung 62 sorgt für die Fähigkeiten, ein Feld vom Ausgang der Eingabe- und Auslesevorrichtung 62 auszuwählen und ins Ausgaberegister 63 oder ein Register 64 zu übertragen, welch letzeres zur Erzeugung eines Eingabesignals dient. Das ausgewählte Feld wird durch die Anfangsbit- und Längeninformation bestimmt, die in dem Steuerwort enthalten ist, und auch durch die Art der angeforderten Operation. Ein Schiebenetzwerk, das hier für die Vorrichtung 62 verwendet werden kann, wurde bereits an anderer Stelle vorgeschlagen (deutsehe Patentanmeldung P 20 00 275.9, angemeldet am 5. Januar 1970).

Das Ausgaberegister 63 ist ein 65-Bit-Register und wird zur Zwischenspeicherung von Informationen während mindestens eines Taktes verwendet, die aus den verschiedenen logischen Schaltungen der Zugriffsvorrichtung 13 zum anfordernden Gerät übertragen werden.

Ein Paritätsgenerator 65 wird zur Bildung einer Parität bei allen ausgegebenen Datenwörtern verwendet. Ein Paritätsbit soll der Datenübertragung nach einer Taktperiode folgen.

Das Eingaberegister 66 ist ein 65-Bit-Register, das zum Speichern des Steuerwortes für eine Paritätsprüfung verwendet wird. Es sorgt auch für eine kurzzeitige Zwischenspeicherung während mindestens einer Taktperiode für die Datenübertragung aus dem anfordernden Gerät.

Ein Paritätsprüfer 67 dient zum Prüfen aller eingegebenen Datenwörter. Ein Paritätsbit soll eine Taktperiode nach der Datenübertragung empfanger werden.

Die Steuervorrichtung 68 ist ein 64-Bit-Register das zur Aufnahme des Steuerwortes dient, das vorr anfordernden Gerät gesendet wird. Während des Ab laufs einer Operation soll dieses Register die genauer Anfangspositionen und die verbleibende Feldläng« dieser Operation überwachen.

Das Register 64 zur Erzeugung eines Eingabe signals ist ein 128-Bit-Register und dient zur Ver knüpfung des Ausgangs der Vorrichtung 61 mit den Ausgang des Registers 60. Das Ergebnis ist ein Spei chenvort. Das Register 64 soll ferner das Speicher wort für mindestens eine Taktperiode festhalten, un dem Codegenerator zu ermöglichen, Prüfcodebits zi erzeugen, bevor das Wort ins Speicherregister über tragen wird.

Das Speicherregister 69 ist ein 72-Bit-Register un» wird zur Zwischenspeicherung des Datenwortes ver

wendet, das an einem Platz gespeichert werden soll, der durch das richtige Speicheradressenregister 92 (MAR) nach Fi g. 6 vorgeschrieben wird.

Der Codegenerator 70 dient zur Bildung von Prüfbits für alle Informationen, die im Speicher gespeichert werden. Diese Prüfbits stellen ein Mittel zur Feststellung von Bitfehlern zwischen der Zugriffsvorrichtung 13 und dem Speicher 12 dar.

Das Fehlerregister 71 ist ein 64-Bit-Register und dient zur Aufnahme aller Informationen, die zur Identifizierung und Definierung eines Fehlers erforderlich sind, z. B. eines externen Fehlers (Fehler, die durch das anrufende Gerät hervorgerufen werden), eines internen Fehlers (der in der Zugriffsvorrichtung festgestellt wird) und eines Speichereingabefehlers (eines durch eine falsche Stapelinformation bewirkten Fehlers).

Wenn Wörter aus dem Informationsregister 60 aufgenommen werden, enthalten sie jeweils insgesamt 72 Bits. Die 64 höchststelligen Bits sind Datenbits, und die übrigen acht Biis sind Prüfcodebits. Diese Prüfcodebits gestatten dem Nachweis- und Bitkorrekturteil 72 den Nachweis eines 1-Bit-Fehlers oder eines 2-Bit-Fehlers. Wenn ein 1-Bit-Fehler auftritt, wird das Bit korrigiert, bevor das Feld übertragen wird. Wenn ein 2-Bit-Fehler auftritt, ist keine Korrektur möglich, In jedem Falle wird das anfordernde Gerät vom Auftreten eines Fehlers und der Art des aufgetretenen Fehlers unterrichtet.

30 D. Verbindungen

Speichereinheit — Zugriffsvorrichtung (F i g. 8)

Im folgenden werden die Verbindungen zwischen einer Speichereinheit 12 und ihrer Zugriffs%'orrichtung 13 an Hand von F i g. 8 beschrieben. Diese Verbindungen enthalten Steuerleitungen, Adressenleitungen und Datenleitungen. Wie in Fig. 8 dargestellt ist, wiederholen sich die Verbindungen in dem Sinne, daß die gleichen Artei. von Übertragungsleitungen zu jedem der vier Stapel führen, in denen jede der Speichereinheiten 12 so organisiert ist, wie es an Hand der F i g. 5 und 6 beschrieben wurde.

Gemäß F i g. 8 enthält die Verbindung zum Stapel A 26 Adressenleitungen, die 7ur Übertragung einer 13-Bit-Adresse verwendet werden, die eine der 8192 Speicherplätze vorschreiben kann. Die Verbindungsvorrichtung zum Adressieren enthält 26 Leitungen, da die Speichereinheit 12 für jedes Adressenbit 1- und O-Ziffern benötigt.

Es gibt 72 Datcneingabeleilungen, die zur Übertragung von Dateninformationen verwendet werden, die in einen adressierten Speicherplat7 eingegeben werden sollen. Entsprechend sind 72 Datenausgabeleitungen vorgesehen, die zur Übertragung einer Kopie des aus einem adressierten Speicherplatz ausgelesenen Inhalts (72 Bits) in die Zugriffsvorrichtung dienen.

Die übrigen Steuerleitungcn umfassen eine /MC-Leitung, die das Signal »Auslöse-Speicherzyklus« (IMC — initiate memory cycle) überträgt, und eine Leitung zur Übertragung des I.esebetricbssienals. das zum Auslösen der übertragung von Daten aus einem adressierten Speicherplatz ins Speichcrinformationsregister91 (MfR) dient, das in Fig. 6 dargestellt ist. Das Schreibbctriehssicnal wird 7ur Freigabe der Über- ^fi5 tragunc von Daten aus der ZucritTsvorrirhtune !3 ins Spcicherinfonnaiinnsrcgistcr 91 verwendet. Dav LiSschsiena! wird ?um Lachen tic-v Sneichcnnformr:- tionsregisters vor der Dateneingabe verwendet. Da Schreibtastsignal wird zum Eintasten von Daten in: Speicherinformationsregister 91 verwendet, so da( sie für einen adressierten Speicherplatz zur Verfüguni stehen. Das Lesedaten-Verfügbar-Signal dient dazu die Zugriffsvorrichtung 13 [FIU) davon zu unter richten, daß aus dem adressierten Speicherplatz aus gelesene Daten im Speicherinformationsregister 91 verfügbar sind.

E. Verbindungen
Anforderer — Zugriffsvorrichtung (Fig. 9)

Die Verbindungsvorrichtung zwischen der Zugriffs vorrichtung 13 (FIU) und jedem der jeweiligen An forderer ist in Fig. 9 dargestellt und enthält eins 64-Bit-Informations-Mehrfachleitungen, die bidirek tional ist und zur Übertragung von Daten und Steuer Wörtern dient. Die Mehrfachleitung isl insofern bidirektional, als die Informationen entweder von dei Zugriffsvorrichtung 13 zum Anforderer oder von Anforderer zur Zugriffsvorrichtung übertragen wer den können. Eine Totzeit von mindestens einei Taktperiode ist jedesmal zwischen zwei aufeinander folgenden Operationen erforderlich, wenn die Über tragungsrichtung umgekehrt wird.

Zu den Steuerleitungen gehört, wie F i g. 9 zeigt eine Anforderungssignalleitung, die ein von einen Anforderer abgegebenes Anforderungssignal zur Aus wahl einer bestimmten Zugriffsvorrichtung überträgt Es muß eine Taktperiode vor dem Anforderungsleit signal auf EINS (»wahr«) übergehen und so langt auf EINS bleiben, bis das erste Bestätigungssigna von der Zugriffsvorrichtung eintrifft. Ein Anforderungsleitsignal wird zur Zugriffsvorrichtung übertra gen, um diese davon zu unterrichten, daß >;in Steuerwort über die Informationsleitung übertragen wird Zu Beginn geht das Anforderungsleitsignal eine Taktperiode nach dem Anforderungssignal auf EINS über und es bleibt für die Dauer einer Taktperiode EINS bevor das Steuerwort über die Informationsleitunj übertragen wird. Es muß so lange EINS bleiben, bi; ein erstes Bestätigungssignal für jede Leseoperatior oder Speicheroperation empfangen wird, deren Feld länge größer als 64 Bits ist. Das Anforderungsleit signal muß für die Dauer einer Taktperiode EINS sein und jeder Übertragung des Steuerwortes um eine Taktperiode vorausgehen, und zwar bei jedem Leitsignal, dessen Feldlänge gleich oder kleiner al· 64 Bits ist.

Ein Datenleitsignal wird zur Zugriffsvorrichtunt übertragen, um diese davon zu unterrichten, dafc über die Informationsleitung ein Datenwort übertragen werden soll. Wenn die Feldlänge des Daten wortes größer als 64 Bits ist, folgt das Datenwort leitsignal dem »Sende-Daten-Signal«. Wenn die Feld länge des Datenwortes gleich oder kleiner als 64 Bit; ist, wird das Datenwortleitsignai automatisch nacr dem Anforderungsleitsignal übertragen und eim Dauer aufweisen, die gleich einer Taktperiode ist.

Ein Bestätigungssignal in Form eines Impulses m'v· einer Dauer, die gleich der einer Taklperiode ist wird stets zum Anforderer übertragen, wenn die Bedienung des Anforderers eingeleitet ist. Der Anforderer muß sich jedoch darauf einstelien. daß dei Empfang des ersten Bestätigungssignals keine Garantie dafür ist. daß die Operation ausgeführt wird

Fin Daicn-Vorhandcn-Leitsignal wird übertragen um den -Xnfordercr zu informicien. daß im Eineabc-

Io

register 66 der Zugriffsvorrichtung (s. Fig. 7) ein Dalenwort vorhanden ist. Das Daten-Vorhanden-Signal wird bei allen Leseoperationen in Koinzidenz mit dem Datenwort übertragen, solange keine Fehler bei den aus der Speichereinheit 12 ausgelesenen Daten festgestellt werden. Es sei darauf hingewiesen, daß das Daten-Vorhanden-Signal nicht das gleiche ist wie das vom Anforderer gesendete. Datenwort-Leitsignal. Das Daten-Vorhanden-Leitsignal zeigt an, daß ein gültiges Datenwort aus der Zugriffsvorrichtung gesendet wurde.

Ein Sende-Daten-Signal wird jedesmal zum Anforderer gesendet, wenn die Feldlänge bei irgendeiner Speicheroperation größer als 64 Bits ist. Jede Taktperiode, während der das Sende-Daten-Signal auf EINS steht, zeigt dem Anforderer an, daß er ein Datenwort-Leitsignal senden muß, bevor er ein Datenwort sendet. Dieses Kontrollverfahren ist erforderlich, um zu vermeiden, daß der Anforderer wissen muß, ob die Zugriffsvorrichtung eine Minimum- oder eine Maximum-Speichereinheitskonfiguration aufweist.

Das Signal Fehlerunterbrechung 1 informiert den Anforderer davon, daß die Zugriffsvorrichtung zumindest eine der folgenden Fehlerarten festgestellt hat. Das Fehlerunterbrechungssignal hat eine Dauer von zwei Takten und wird dem anfordernden Gerät zugeführt, das die Operation ausgelöst hat. Die Fehlerarten sind: ein 2-Bit-Fehler beim Auslesen aus der Speichereinheit, ein Paritätsfehler im Steuerwort, ein unzulässiger Operationscode im Steuerwort, eine falsche Zugriffsvorrichtungsadresse im Steuerwort, eine falsche Anzahl von Datenwortleitsignalen bei einer Speicheroperation, ein Paritätsfehler im Anfordererdatenwoit und ein interner Fehler.

Das Signal »Fehlerunterbrechung 2« informiert den Anforderer davon, daß die Zugriffsverrichtung einen 1-Bit-Fehler bei einer Ausgabe aus der Speichereinheit festgestellt hat. Das Fehlerunterbrechung-2-Signal hat eine Dauer von zwei Takten und wird zu dem anfordernden Gerät gesendet, das die Operation ausgelöst hat.

Die Anfordererparitätsleitung wird zur Übertragung des verzögerten Paritätsbits bei irgendeiner Anfordererübertragung zur Zugriffsvorrichtung verwendet. Die verzögerten Paritätsbits folgen dem übertragenen Wort stets nach einer Taktperiode und müssen eine Dauer von mindestens einer Taktperiode aufweisen.

F. Prozessor-Speicher-Verbindungseinheit
(Fig. 10)

An Hand von Fig. 10 wird im folgenden die Anfordererseite der Anforderer-Zugriffsvorrichtung-Verbindungseinheit beschrieben. Es sei daran erinnert, daß die Zugriffsvorrichtung Daten oder Steuerwörter empfangen und an irgendeinen Anforderer übertragen kann, sei es ein Prozessor, ein EA -Werk oder das Speichererweiterungsstcucrwerk für den Speicher der Ebene 2. In Fig. 10 ist jedoch eine Schaltung dargestellt, die speziell für einen Prozessor ausgelegt ist. Die Schaltungsanordnung nach Fig. 10 stellt daher die Speicher-Verbindungseinheit 22 dar, die in den F i g. 2 und 3 dargestellt ist.

Die Speicherverbindungseinheit 22 (MlU) führt 6;; alle Übertragungen zwischen dem Prozessor und irgendeinem von bis zu maximal 16 Speicherwerken 11 durch. Die Speicherverbindungseinheit MIU führt alle Datenübertragungen in Form von feldorientierr.en Operationen durch und leitet die Speicherzuizriffsanforderungen durch die Funktionselemente des Prozessors auf der Basis zuvor zugeordneter Prioritäten. Die Zugriffsprioritätszuordnung wird vom Prozessor vorgeschrieben und umfaßt die folgenden Elemente: Anzeige, Hilfsmittelstapelscheibe (oder -Abschnitt), Namenstapelpuffer, Programmsteuerstapel, Wertstapelpuffer, Deskriptionspuffer und Programmpuffer.

Wenn eines der Funktionselemente des Interpretierers 21 die Dienste der Speicherverbindungstinheit 22 anfordert, hebt es das Potential seiner »Zugriffanforderung«-Leitung, die zur Speicherverbindungseinheil 22 führt, und führt es ein Elementsteuerwort ECW, wie es in F i g. 11 dargestellt ist, einer entsprechenden £CW-Leitung zu. Jede der ECW-Lehungen führt jeweils von einem der Elemente zu einer Steuerwortauswähllogik 102, wie es in Fig. 10 dargestellt ist. Wenn das anfordernde Element Priorität hat. überträgt die Speicherverbindungseinheit 22 das EIementsteuerwort in ihr Steuerwortregister 104 und bestimmt, welche der folgenden Operationen vorgeschrieben wird: eine 1-Wort-Speicheroperation (Feldlänge kleiner als 64 Bits), eine Mehrfachwort-Speicheroperation (Feldlänge größer als 64 Bits) oder eine Leseoperation.

G. Steuerwortformat (Fig. 11 und 12)

Die verschiedenen Felder des in F i g. 11 dargestellten Formats des Elementsteuerwortes ECW haben folgende Bedeutung: Das Bit T identifiziert die Bedienungsanforderung als eine Lese- oder Speicheroperation, das Ausrichtungsbit / identifiziert die Ausrichtung, die eine einzige Wortlese- oder -Speicheroperation benötigt, wobei eine Rechts-Ausrichtung darstellt, daß das Bit der niedrigsten Stelle, das übertragen wurde, in der niedrigsten Bitstelle angeordnet ist, und die Links-Ausrichtung die entgegengesetzte Anordnung darstellt; die Bits L identifizieren oder kennzeichnen die Art der auszuführenden Leseoperation (d. h. ob das übertragene Feld verriegelt werden soll oder nicht). Das anfordernde Element ist dafür verantwortlich, den Zustand des Feldes, das es anfordert, zu kennen.

Das Adressenfeld Li identifiziert die absolute Ebene-1-Speicher-Anfangsbitstelle, die bei der Übertragung erfaßt wird. Das Langenfeld schreibt die Gesamtlänge des Feldes, das übertragen wird, in Bits vor.

Nach Bestimmung der angeforderten Operationsart erzeugt die Speicherverbindungseinheit MIU ein Speichersteuerwort MCW mit einem Format, wie es in F i g. 12 dargestellt ist.

Wenn eine Einwort-Speicheroperation vorgeschrieben war, hebt die MIU das Potential ihrer zu derr vorgeschriebenen Speicherwerk führenden Anforderungsleitungen, und dann überträgt sie abwechselnc das MCW und die Daten, die gespeichert werder sollen, ins adressierte Speicherwerk. Die Speicher Verbindungseinheit 22 setzt die Übertragung de: Speichersteuerwortes, dem die zu speichernden Datei folgen, so lange fort, bis sie von dem Spcicherwerl ein Bestätigungssignal erhält.

Wenn eine Mehrfachwort-Speichcropcration vor geschrieben ist, hebt die Spcicherverbindungscinhei 22 das Potential ihrer zu dem betreffenden Speicher werk führenden Anforderungsleitungen, und dam

17 ¹⁸

sendet sie das Speichersteuerwort zu diesem Speicher- seine Anfangsspeicheradresse nicht der Anfang eine: werk. Wenn das Speicherwerk das Vorhandensein Speicherwortgrenze (Null oder ein Vielfaches von 64, des Speichersteuerwortes bestätigt, beginnt die Spei- war. Dieses Bit braucht nur dann auf I gesetzt zi cherverbindungseinheit 22 mit der Datenübertragung sein (einen »wahren« Zustand einnehmen) wenn be; unter der Leitung des Datenanforderungssignals. 5 einer Lese- oder Speicheroperation ein ^eId übe, Wenn eine Leseoperation vorgeschrieben ist, hebt eine Speichergrenze hinausgeht und mehr als em die MIU22 das Potential ihrer Anforderungsleitun- Speicherwerk 11 bei dieser Übertragung yerwendei t gen und sendet das MCW zum betreffenden Speicher- wird. Wenn dieser Fall auftritt, muß das Langenbn werk. Wenn das Speicherwerk den Empfang des den »wahren« Zustand einnehmen, wenn das aut den MCW bestätigt, schaltet die MIU ihre Informations- ίο neuesten Stand gebrachte Speichersteuerwort m das sammeileitungsempfängerschaltungen ein. Die MW zweite Speicherwerk gesendet worden ist.
empfängt jetzt Informationen aus dem Speicher. Der Das Betriebsartenbit M zeigt an — wenn es vorSpeicher überträgt jedoch einen Daten-Vorhanden- handen ist —, daß der Speicher nach einem vorgc-Leitimpuls an die MIU, um zu veranlassen, daß die schriebenen Schema betneben werden soll (z. B. alle auf den Informationssammelieitungen vorhandenen i₅ zwei Takte ein Wort), das üurch den Speicher ge-Informatiouen zum anfordernden Element übertra- steuert wird.

gen und von diesem erfaßt werden. Der Daten-Vor- Wie Fig. 10 zu entnehmen ist, enthalt die Spei-

handen-Leitimpuls wird bei jedem Wort erzeugt, das cherverbindungseinheii neun Funktionseinheiten, die

vom Speicher zu dem die Daten anfordernden EIe- jetzt beschrieben werden.

ment übertragen wird. 20 Die Prioritätslogik 101 ist dafür verantwortlich, Wenn bei einer Lese- oder Speicheroperation mehr dem anfordernden Element, das die höchste Priorität als ein Speicherwerk 11 erforderlich ist, erzeugt die aufweist, die Dienste der Speicherverbindungseinheit Speicherverbindungseinheit 22 für jedes der beteilig- 22 zu gewährleisten. Eine Steuerwortwähllogik 102 ten Speicherwerke 11 ein Speichersteuerwort. In ist verantwortlich für die Übertragung des Elementdiesem Falle bildet die Speicherverbindungseinheit 25 steuervortes ECW des anfordernden Elements zu ein auf den neuesten Stand gebrachtes Speicher- einem Steuerwortregister 104 in Abhängigkeit von steuerwort, und dann löst sie die Datenübertragung der Prioritätslogik 101. Das Steuerwortregister 104 mit dem zweiten Speicherwerk aus, um diese durch- ist ein 64-Bit-Register und wird zum Speichern des zuführen. Wenn die sechs niedrigststelligen Bits des Elementsteuerwortes ECW verwendet, während es Adressenfeldes L1 im ursprünglichen Speichersteuer- 30 von einem Hauptsteuerteil 106 ausgeführt und auf wort alles Nullen sind, muH das auf den neuesten den neuesten Stand gebracht wird. Der Hauptsteuer-Stand gebrachte Speichersteuerwort ein geändertes teil 106 enthält die zur Ausführung aller Operationen Adressenfeld L1 aufweisen, das auf die erste Stelle der Speicherverbindungseinheit erforderliche Steuerdes neuen Speicherwerkes hinweist, und ein neues logik, einschließlich der Steuerungen, die zur Ver-Längenfeld enthalten, das die Anzahi der Bits wie- 35 vollständigung der Empfänger- und Treiberkanäle dergibt, die noch übertragen werden müssen. Wenn erforderlich sind. Ein Speicherpufferregister 105, bei die sechs niedrigststelligen Bits des ursprünglichen dem es sich um ein 64-Bit-Register handelt, wird zur Adressenfeldes L1 nicht gleich Null sind, muß das Zwischenspeicherung aller über die Informationsverauf den neuesten Stand gebrachte Speichersteuerwort bindung in den Speicher eingegebenen oder aus dem wie folgt aufgebaut sein: Das Verbindungsbit L muß 40 Speicher ausgegebenen Daten verwendet. Ein Datengesetzt sein, die sechs niedrigststelligen Ziffern des pufferregister 103, bei dem es sich ebenfalls um ein geänderten Adressenfeldes Ll müssen gleich den- 64-Bit-Register handelt, wird zur Zwischenspeichejenigen im ursprünglichen Speichersteuerwort sein, rung aller Daten verwendet, die zwischen dem andie Bits 18 bis 33 müssen alle Eins sein, die Bits 14 fordernden Element des Prozessors und der Speicherbis 17 müssen die neuen Speicherwerknummeni dar- 45 Verbindungseinheit übertragen werden. Dieses Registellen, und das geänderte Langenfeld muß die um ster wird für Längenübertragungsoperationen ver-Eins vermehrte Anzahl der Wörter darstellen, die wendet, bei denen die Verknüpfung von Datennoch übertragen werden müssen, was zur Darstellung feldern, wie bereits erwähnt, erforderlich ist. Ein der Längenoperation erforderlich ist, die das Spei- Paritätsgenerator und -prüfer 107 dient zur Erzeucherwerk durchführen muß. 50 gung von Paritäten bei allen Wörtern, die in den Die verschiedenen Felder des Speichersteuerwortes Speicher übertragen werden, und zur Prüfung der MCW werden im folgenden an Hand von Fig. 12 Parität von Wörtern, die aus dem Speicher geholt definiert. Die Bits T und J sowie das Adressenfeld werden. Empfänger und Treiber 100 enthalten Ll und das Längenfeld sind bei dem Speichersteuer- 16 Gruppen aus Empfänger- und Treiberschaltungen wort die gleichen wie bei dem Elementsteuerwort 55 in der Speicherverbindungseinheit 22, und zwar eine ECW nach Fig. 11. Außerdem gilt für die Modifi- Gruppe pro Speicherwerkschnittstelle. Der Zustand zierbits Ml und M2 die gleiche Definition wie für dieser Gruppen wird durch den Hauptsteuerteil 106 die Verriegelungsbits L im Elementsteuerwort ECW. bestimmt, und nur jeweils eine Gruppe ist zu einer

Das Speicheroperationsbestimmungsbit S schreibt bestimmten Zeit aktiv.

eine Speicheroperation in Form einer 1-Worl-Spei- 60 Das in Fig. 10 nicht dargestellte Prozessorcher- (S = 1) oder als eine Mehrfachwort-Speicher- Fehlerregister PER ist ein 64-Bit-Register und dient (S = 0)-Operation vor. Dieses Bit kennzeichnet auch zur Erleichterung der Korrektur von Fehlern, die eine Leseoperation, die verlangt, daß das Speicher- beim Anwählen der Ebene 1 auftreten, und zwar fehlerregister gelesen und dann gelöscht wird durch Speichern aller verfügbaren Steuerinforma-(S = 1)· 65 tioncn, die sich auf den Zugriff beziehen, bei dem die Das Längenbit L zeigt an — wenn es vorhanden Unterbrechung aufgetreten ist. Das Prozessor-Fehlerist —, daß das Feld, das gerade übertragen wird, in register kann durch das Programm nach oben an die mehr als einem Speicherwerk enthalten ist und daß Spitze des Wertestapels gebracht werden. Wenn ri.i«;

Prozessor-Fehlerregister einmal mit Fehlerintorma-(ionen geladen ist, kann es nicht eher wieder geladen werden, ais bis es gelöscht ist. Das Löschen des Prozessor-Fehlerregisters erfolgt dadurch, daß es ausgelesen wird. Es wird niemals geladen, wenn keine Unterbrechung erfolgt.

Bei der Übertragung über die Speicherverbindungseinheit 22 können zwei Arten von Fehlern auftreten: Die von der Speicherverbindungseinheit festgestellten Fehler, und die vom Speicher festgestellten Fehler. Ein derartiger, von der Speicherverbindungseinheit festgestellter Fehler ist der Fehler »kein Zugriff zum Speicher«. Dieser Fehler wird daran festgestellt, daß die Speicherverbindungseinheit 22 vom angerufenen Speicherwerk 11 während einer Zeit von 25 Mikrosekunden keine Antwort erhält. Daß der Speicher keine Antwort gibt, wird daran festgestellt, daß aus dem Speicherwerk kein Bestätigungssignal eintrifft oder die Daten nicht vollständig durch ein Speicherwerk 11 übertragen wurden

Ein zweiter, von der Speicherverbindungseinheit festgestellter Fehler ist die Disparität. Dieser Fehler wird daran erkannt, daß die Speicherverbindungseinheit 22 aus dem Speicher ausgelesene Daten oder Daten aus dem Interpretiererteil des Prozessors mit falscher Parität erhält. Wenn ein »kein Zugriff zum Speicher«- oder ein Paritätsfehler festgestellt wird, dann wird das Prozessor-Fehlerregister in der angegebenen Weise geladen.

Es gibt zwei Arten von Fehlern, die vom Speicher festgestellt und der Speicherverbindungseinheit 22 mitgeteilt werden: Unkorrigierbare und korrigierbare Fehler. Diese beiden Fehlerarten werden der Speicherverbindungseinheit 22 jeweils als Signal »Fehlerunterbrechung 1« und als Signal »Fehlerunterbrechung 2« zugeführt. Die Speicherverbindungseinheit sendet jedoch nur ein Fehlersignal an den Interpretiererteil des Prozessors.

Wenn das Speicherwerk 11 während einer Operation einer Speicherverbindungseinheit 22 das Signal »Fehlerunterbrechung 1« (unkorrigierbarer Fehler) feststellt, wird die Operation der Speicherverbindungseinheit beendet und der Prozessor von diesem Vorgang unterrichtet. Wenn der Fehler während der Zeit mitgeteilt wird, in der eine Speicherverbindungseinheit nicht zusammen mit dem mitteilenden Speicherwerk in Betrieb ist, zeichnet die Speicherverbindungseinheit 22 diesen Fehler auf, doch führt sie die laufende Operation zu Ende.

Das Signal »Fehlerunterbrechung 2« (korrigierbarer Fehler) ist ein Fehlersignal, das die Speicherverbindungseinheit veranlaßt, dem Prozessor diesen Fehler mitzuteilen, doch läuft die Operation wie gewöhnlich ab.

Bei dem soweit beschriebenen System wird das der Trenneinheit zugeführte Speichersteuerwort MCW in der Steuervorrichtung 68 gespeichert, die in Fig. 7 dargestellt ist. Dieses Steuerwort MCW enthält die absolute Adresse des Anfangsbits des zu speichernden oder zu lesenden Feldes und die Länge ίο des Feldes. Aus dieser Information werden die absoluten Adressen eines Wortspeicherplatzes, der das Aniangsbit enthält, und des nächsten benachbarten Wortspeicherplatzes erzeugt und in die Speicheradressenregister 92 MA R nach F i g. 6 übertragen. Während einer Leseoperation wird das ausgewählte Feld von der Eingabe- und Auslesevorrichtung 61 (bei der es sich um eine Schiebeschaltung oder einen Walzenschalter handelt) aus seinem augenblicklichen Bitspeicherplatz in dem Informationsregister 60 so verschoben, daß das erste Bit des ausgewählten Feldes schließlich in der ersten Bitstelle des Ausgaberegisters 63 angeordnet ist. Wenn das Feld so lang ist, daß es mehr als zwei benachbarte Wortspeicherplätze überlappt, dann erzeugt die Steuervorrichtung 68 die Adressen der nächsten beiden benachbarten Wortspeicherplätze, um die übrigen Bits auszulesen, die erforderlich sind, um das Feld zu vervollständigen, wobei diese Bits wieder aus dem Informationsregister 60 hinaus und in entsprechende Bitspeicherplätze des Ausgaberegisters 63 geschoben weiden, so daß die Informationsübertragung in die anfordernde Vorrichtung eine Folge von 64-Bit-Wörtern ist, von denen das letzte Wort als erste Gruppe von Bits diejenigen Bits enthält, die zur Vervollständigung des Feldes notwendig sind, wobei die übrigen Bits Null sind.

Während einer Speicheroperation bestimmt die in der Steuervorrichtung 68 gespeicherte Information wieder die absolute Adresse des Anfangsbits im Speicher, in dem das Feld gespeichert werden soll, und die Länge des Feldes, aus dem die absolute Adresse des jeweiligen Paares benachbarter Wortspeicherplätze errechnet werden kann. Dieses Feld wird aus der anfordernden Vorrichtung als Folge von 64-Bit-Wörtern übertragen, deren Anzahl gleich dei zur Übertragung des betreffenden Feldes erforderlichen Anzahl ist. Die Steuervorrichtung 63 hall wieder Schritt mit den übertragenen Bits und erzeugl neue Paare von Speicheradressen, wie es zur Vervollständigung der Speicherung des Feldes erforderlich ist.

Hierzu 8 Blatt Zeichnungen

Claims

1 2 in ein Ausgaberegister (63) der Zugriffsvorrich- Patentansprüohe: tung (FIU13) verhindert, welche nicht zum Feld gehören.

1. Informationsverarbeitungsanlage mit min- 7. Informationsverarbeitungsanlage nach mindestens einer Direktzugriffs-Speichereinheil, bei 5 destens einem der vorhergehenden Ansprüche, der zum Zugriff zu einem Informationsfeld dadurch gekennzeichnet, daß die Zugriffsvorrichvariabler Länge ein Zugriff zu zwei Bits dieses rung (FI U13) ein Register (64) aufweist, wel-Feldes enthaltenden Informationswörtern erfolgt, ehern zur Erzeugung eines Eingabesignals für den und mit mindestens einem Prozessor, dadurch Speicher (12) die Ausgangsdaten der Eingabegekennzeichnet, daß der Speichereinheit io und Auslesevorrichtung (61) und die Ausgangs-(12) eine Zugriffsvorrichtung,(FIU 13) zugeordnet daten des Informationsregisters (60) zuführbar ist, welcher ein irgendeine Bitspeicherstelle in der sind.

Speichereinheit(12) als Anfangsposition (Fig. 12: 8. Informationsverarbeitungsanlage nach min-

Z.j-Adresse) und eine durch eine bestimmte Zahl destens einem der Ansprüche 5 bis 7, dadurch

von Bits definierte Länge des Feldes (Fig. 12: 15 gekennzeichnet, daß die Eingabe- und Auslese-

»Länge«) bezeichnendes Steuenvort (MCW, vorrichtung (61) so ausgebildet ist, daß sie in

Fig. 12) zuführbar ist, die abhängig von diesem Abhängigkeit vom Steuenvort (MCW, Fig. 12)

Steuenvort gleichzeitig zwei benachbarte Wörter eine Links- oder eine Rechtsausrichtung der

darstellende Speicherzellen adressiert (MAR92, Daten vornimmt.

F i g. 6) und die, wenn die Länge des zu übertra- 20

genden Feldes zwei Wortlängen übersteigt, die

Adressierung der folgenden Wörter auf Grund der

Angaben in dem Steuenvort ebenfalls vornimmt. Die Erfindung betrifft eine Informationsverarbei-

2. Informationsverarbeitungsanlage nach An- tungsanlage mit mindestens einer Direktzugriffsspruch 1 mit mehreren Speichern mit direktem 25 Speichereinheit, bei der zum Zugriff zu einem Infor-Zugriff, dadurch gekennzeichnet, daß jeweils mationsfeld variabler Länge ein Zugriff zu zwei — höchstens zwei Speichern (Fig. 5: 12a, 12b) Bits dieses Feldes enthaltenden — Informationswöreine Zugriffsvorrichtung (FIU 13) zugeordnet ist. tern erfolgt, und mit mindestens einem Prozessor.

3. Informationsverarbeitungsanlage nach An- Ein besonderes Problem bei der Verwendung von spruch 2, dadurch gekennzeichnet, daß dem min- 3° Kompilierern für die bekannten Programmierspradestens einen Prozessor (10) jeweils eine Verbin- chen, z. B. Cobol, Fortran, Algol oder PL/1, besteht dungseinheit (22; Fig. 10) zur Verbindung mit darin, daß nicht nur verschiedene Arten von Operaden Zugriffsvorrichtungen (FIU 13) der Speicher toren, sondern auch verschiedene Befehls- und Da-(12) zugeordnet ist, welche der Zugriffsvorrich- tenformate Verwendung finden. Diese Formatuntertung des durch das Anfangsbit (Fig. 12: L₁) fest- 35 schiede haben ihren Grund zum Teil in den vergelegten Speichers ein Steuenvort (MCW, Fig. 12) schiedenen Speicherorganisationen, die für verschiezwecks Zugriff zu diesem Speicher zuführt, und dcne Bearbeitungssysteme ausgebildet wurden, die so ausgebildet ist, daß sie ein zweites Steuer- Wenn daher das eine System für eine bestimmte wort für die einem zweiten Speicher zugeordnete Programmiersprache besonders gut geeignet ist, muß Zugriffsvorrichtung bildet und zu dieser Zugriffs- 40 es nicht ebensogut für irgendeine andere Sprache gevorrichtung überträgt, wenn das zu übertragende eignet sein.

Feld in Teilen des ersten und des zweiten Spei- Aus diesem Grund strebt man eine Speicherorga-

chers vorhanden ist. nisation an, die möglichst strukturfrei ist, also sich

4. Informationsverarbeitungsanlage nach min- an Daten-, Anweisungs- und Befehlssegmente mit destens einem der Ansprüche 1 bis 3, dadurch 45 einer nahezu unendlichen Vielfalt von Größen angekennzeichnet, daß die Zugriffsvorrichtung passen kann, wobei sich dann der weitere Vorteil er- (FIU 13) eine Steuervorrichtung (68) aufweist, der gibt, daß man eine größere Datenpackungsdichte das Steuenvort (MCW, Fig. 12) zuführbar ist, erreicht.

und daß eine auf die Steuervorrichtung (68) an- Es ist unpraktisch, einen vollständig bitadressiersprechende Adressiervorrichtung (MAR9Z, 50 baren Speicher zu bauen. Speicher sind daher wort-Fig.6) vorgesehen ist, die zwei benachbarte oder byteorientiert. (Der Begriff »Byte« wird hierbei Wortspeicherzellen im Speicher adressiert, von generisch im Sinne von »Bitgruppe« — beliebiger denen die erste den ersten Abschnitt des Feldes Länge — verwendet.) Dies zeigt z. B. die Literaturenthält, stelle »Datenverarbeitungsanlage 3003«, Mai 1963,

5. Informationsverarbeitungsanlage nach An- 55 Siemens & Halske AG, S. 10 und 11, bei der sogespruch 4, dadurch gekennzeichnet, daß die Zu- nannte »Festwörter« (24 Bits) und »Zeichen« griffsvorrichtung (FlU 13) mit einem Informa- (6 Bits) mittels zugeordneter Adressen adressierbar tionsregister (60), das zur Aufnahme einer An- sind. Bei einem solchen wortorganisierten Speicher zahl von Informationsbits dient, die gleich der kann man also an einer gewünschten Zeichen-Spei-Anzahl der Bits in zwei dieser Wortspeicher- 60 cherstelle speichern oder lesen. Dabei ist jedoch zellen ist, und mit einer Eingabe- und Auslese- nicht möglich, ein Feld beliebiger Größe zu wählen, vorrichtung (61) versehen ist, die zum Eingeben das beliebig größer oder kleiner als ein solches oder Auslesen einer Gruppe von Bits in das oder »Zeichen« ist und an einer beliebigen Bitstelle beaus dem Register dient, und zwar bei irgend- ginnt, wie das an sich aus den geschilderten Grüneinem bestimmten Bitspeicherplatz beginnend. 65 den bei Verwendung verschiedener Programmier-

6. Informationsverarbeitungsanlage nach An- sprachen sehr wünschenswert wäre, insbesondere, Spruch 5, gekennzeichnet durch eine Maskien'or- um die teuren Direktzugriffsspeicher optimal nutzen richtung (62), die die Eingabe derjenigen Bits zu können.