DE1168676B - Pegelhaltungs-Schaltung - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Internat. Kl.: G06f

Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:

G06b

Deutsche Kl.: 42 m -14

J 21235 IX c/42 m
1. Februar 1962
23 April 1964

Die Erfindung betrifft eine Schaltung zur Pegelhaltung für drei verschiedene Ausgangspegel, welche auf drei amplitudenmäßig wenig definierte Eingangssignale hin drei amplitudenmäßig definierte Ausgangssignale abgibt.

Die meisten bekannten Binärrechner arbeiten mit Signalen, die einen von zwei Spannungswerten haben. Diese Werte heißen Eins- und Nullwert. Bei Asynchronrechnern, die Binärsignale mit zwei Spannungswerten verwenden, ergibt sich jedoch ein Problem. In Asynchronrechnern wird, sobald eine Rechenoperation beendet ist, sofort die nächste begonnen. Das Problem besteht nun darin, festzustellen, wann die vorhergehende Operation beendet ist.

Bei einem Rechner, der drei Spannungswerte oder Pegel zur Verarbeitung der Information benutzt, ist zwangläufig der Schaltungsaufwand größer als bei einem Rechner, der auf der Basis von nur zwei Pegeln arbeitet. Das ergibt sich schon allein aus der Tatsache, daß dann eine verhältnismäßig große Anzahl von Umkehrstufen oder Invertern erforderlich wird.

Hinzu kommt noch, daß die Informationssignale bei der Übertragung über mehrere Schaltungseinheiten mehr oder weniger gedämpft und verzerrt werden. Damit werden aber die für die verschiedenen Pegel erforderlichen Toleranzen nicht mehr eingehalten, so daß unter Umständen die tatsächlich auftretenden Spannungswerte irgendwo zwischen den definierten Pegeln liegen. Um die zu diesen Wirkungen führenden Einflüsse unwirksam zu machen, sind zusätzliche Maßnahmen erforderlich, die den Aufwand noch mehr erhöhen.

Zur Spannungskonstanthaltung, insbesondere zur Pegelhaltung, sind nun mehrere Arten von Diodenschaltungen bekannt, bei denen entweder eine Diode als Begrenzer oder als Schwellwertschalter eingesetzt wird. Diese Maßnahmen beziehen sich aber nur auf die Pegelhaltung eines Spannungswertes bzw. bei Verwendung von zwei Dioden auf die Pegelhaltung von zwei Spannungswerten.

Die Aufgabe der Erfindung besteht nun darin, eine Schaltung zur Pegelhaltung für drei verschiedene Ausgangspegel zu schaffen, die gleichzeitig als Inverter für einen Rechner verwendet werden kann und die mit geringem Aufwand betriebssicher arbeitet.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß zwei Inverter über einen gemeinsamen Eingang angesteuert werden, deren Arbeitspunkte so eingestellt sind, daß ein Inverter ausschließlich bei einer hohen Eingangsspannung und daß der andere bei einer hohen und einer mittleren Eingangsspan-Pegelhaltungs-Schaltung

Anmelder:

International Business Machines Corporation,

New York, N. Y. (V. St. A.)

Vertreter:

Dipl.-Ing. H. E. Böhmer, Patentanwalt,

Böblingen (Württ.), Sindelfinger Str. 49

Als Erfinder benannt:

Kurt M. Trampel, Poughkeepsie, N. Y. (V. St. A.)

Beanspruchte Priorität:

V. St. v. Amerika vom 2. Februar 1961 (86773)

nung leitend wird, und deren Ausgänge über eine Diodenanordnung zur Haltung auf einen mittleren Pegel miteinander verbunden sind, der sich am mit der Diodenanordnung verbundenen Ausgang der Schaltung einstellt, wenn ein Inverter leitend und der andere nichtleitend ist.

Die Erfindung ist also auf eine Umkehrschaltung gerichtet, die ein Signal mit drei Spannungsstufen umkehren kann. Wenn diese Schaltung z. B. ein Signal mit dem 1-Spannungswert empfängt, dann liefert sie ein Signal mit dem »O«-Pegel. Wird ihr ein Signal mit dem O-Spannungswert zugeführt, so liefert sie ein Ausgangssignal mit dem »1 «-Pegel. Hat das empfangene Signal einen mittleren N-Spannungswert, dann ist das Ausgangssignal ebenfalls im iV-Pegel.

Die Diodenanordnung kann in Weiterbildung der Erfindung aus einer Zenerdiode bestehen, deren Durchbrachspannung gleich einer Spannung ist, die dem mittleren Pegel entspricht. Die Diode ist in dem Fall in Richtung des Zenerdurchbruchs gepolt und entsprechend dem zwischen beiden Inverterausgängen beim Anliegen eines mittleren Eingangssignals auftretenden Spannungsunterschied geschaltet.

Bei einer anderen Version der vorteilhaften Weiterbildung der Erfindung wird die Zenerdiode durch eine in Sperrichtung vorgespannte und für den Potentialunterschied zwischen beiden Inverterausgängen in Durchlaßrichtung gepolte Diode ersetzt.

Der Vorteil der erfindungsgemäßen Anordnung liegt auf der Hand. Der Aufwand an Schaltelementen ist relativ gering, während die Betriebssicherheit,

409 560/348

d. h. die Gewährleistung von konstanten Potentialen am Ausgang der Schaltung in jedem Fall gegeben ist.

Die Erfindung wird nun an Hand von Ausführungsbeispielen mit Hilfe der Zeichnung näher erläutert.

Fig. 1 zeigt ein Schaltbild einer dreistufigen Transistor-Umkehrschaltung, durch die die vorliegende Erfindung verkörpert wird;

F i g. 2 zeigt verschiedene Impulse, mit deren Hilfe die Wirkungsweise der Schaltung von F i g. 1 erklärt wird; .

F i g. 3 ist ein Schaltbild anderer Bauelemente, die in Fig. 1 verwendet werden können.

Bei dem Transistorausführungsbeispiel von F i g. 1 wird das Eingangssignal, welches einen von drei verschiedenen Spannungswerten haben kann, der Eingangsklemme 5 zugeführt und das umgekehrte Signal wird von der Ausgangsklemme 6 geliefert.

Die Spannungskurve 7 in F i g. 2 zeigt das der Eingangsklemme 5 zugeführte Eingangssignal. Die Spannungskurve 8 stellt das von der Ausgangsklemme 6 gelieferte Ausgangssignal dar. Das Eingangssignal hat zur Zeit T₁ den Spannungswert 1, während das Ausgangssignal den Spannungswert 0 besitzt. Zur Zeit T₂ haben sowohl Eingangs- als auch Ausgangssignal den Spannungswert N. Zur Zeit T₃ hat das Eingangssignal den Spannungswert 0, während das Ausgangssignal den Spannungswert 1 hat. In diesem Transistorausführungsbeispiel soll der O-Spannungswert gleich dem Spannungswert des Erdpotentials 10 und 11 sein. Der Spannungswert 1 soll etwa in der Größenordnung der positiven Spannung an Klemme 12 liegen. Der Spapnnungswert N soll gleich dem Wert des Spannungsabfalls in der Zenerdiode 13 sein.

Die Transistoren 20 und 21, die in diesem Ausführungsbeispiel der Erfindung verwendet werden, können Flächentransistoren sein. Die Emitter 22 und 23 sind mit dem Erdpotential 10 bzw. 11 verbunden. Die Basen 24 und 25 werden durch die negative Spannung an der Klemme 26 über die Widerstände 27 bzw. 28 vorgespannt, so daß sich die Transistoren 20 und 21 normalerweise sperren. Wenn das der Fall ist, dann nähert sich die Spannung des Ausgangssignals an Klemme 6 der positiven Spannung an Klemme 12, die mit den Kollektoren 30 und 31 über die Widerstände 32 bzw. 33 verbunden ist. Das Eingangssignal an Klemme 5 gelangt zur Basis 25 über den Widerstand 34 und den Kondensator 35. Die Widerstände 34 und 28 sind so ausgebildet, daß der Transistor 21 leitend wird, wenn das Eingangssignal den Spannungswert 1 oder N hat. Das Eingangssignal an Klemme 5 ist mit der Basis 24 über den Widerstand 36 und den Kondensator 37 verbunden. Die Widerstände 36 und 27 sind so ausgebildet, daß der Transistor 20 nur leitet, wenn das Eingangssignal den Spannungswert 1 hat.

Wenn das Eingangssignal den Spannungswert 1 hat, dann befinden sich beide Transistoren 20 und 21 im leitenden Zustand und der Spannungswert der Ausgangsklemme 6 nähert sich dem Erdpotential 10. Also hat, wie in F i g. 2 gezeigt, das Eingangssignal zu der Zeit T₁ den Spannungswert 1, während das Ausgangssignal den Spannungswert 0 aufweist. Hat das Eingangssignal den Spannungswert 0, dann befinden sich beide Transistoren 20 und 21 im nichtleitenden Zustand, so daß das Signal an der Ausgangsklemme 6 sich dem Spannungswert der positiven Batterieklemme 12, d. h. dem Spannungswert 1, nähert.

Wenn das Eingangssignal bei Klemme 5 den Spannungswert TV hat, dann befindet sich der Transistor 21 in leitendem Zustand, während das für den Transistor 20 nicht zutrifft. Die Spannung im Knotenpunkt 40 nähert sich dem Spannungswert des Erdpotentials 11. Die Durchbruchspannung in der Zenerdiode 13 wird so gewählt, daß sie genauso groß ist

ίο wie der Spannungsunterschied zwischen den Spannungswerten 0 und N, Wenn man den Knotenpunkt 40 mit der Anode 41 der Zenerdiode 13 und den Knotenpunkt 42 mit der Kathode 43 verbindet, dann kann die Spannung im Punkt 42 immer nur um die Durchbruchspannung der Zenerdiode 13 größer sein als die Spannung in Punkt 40. Wenn sich deshalb die Spannung in Punkt 40 dem 0-Wert des Erdpotentials 11 nähert, dann hat die Spannung im Punkt 42 den Spannungswert N. Wie in F i g. 2 gezeigt wird, hat

ao das Eingangssignal an Klemme 5 zur Zeit T₂ den Spannungswert N, was zur Folge hat, daß sich der Transistor 21 in leitendem und Transistor 20 in nichtleitendem Zustand befindet. Daher hat der Punkt 40 den Spannungswert 0 und die Ausgangsklemme 6, die mit dem Punkt 42 verbunden ist, hat den Spannungswert N.

In F i g. 3 werden zwei andere Bauelemente gezeigt, die an Stelle der Zenerdiode 13 verwendet werden können. Wird die Zenerdiode aus dem Schaltkreis von F i g. 1 herausgenommen, dann verbindet man die Anode 50 der Diode 51 mit dem Punkt 42. Die Kathode 52 wird mit dem positiven Anschluß 53 der Batterie 54 verbunden. Der negative Anschluß 55 wird mit dem Knotenpunkt 40 verbunden. Die Spannung der Batterie 54 ist gleich der Spannungsdifferenz zwischen den Spannungswerten 0 und N. Befindet sich der Transistor 21 in leitendem Zustand und Transistor 20 in nichtleitendem Zustand, dann wird die Diode in Durchlaßrichtung vorgespannt und die Batterie 54 legt eine Spannung im Wert N an den Punkt 42.

Ob nun die Zenerdiode 13 oder die Diode 51 mit der Batterie 54 dazu verwendet wird, den Spannungsunterschied zwischen den Punkten 40 und 42 auf- rechtzuerhalten, so wird sich doch immer ein gut definierter Spannungswert an der Ausgangsklemme 6 ergeben, wenn sich der Transistor 21 in leitendem und der Transistor 20 in nichtleitendem Zustand befindet. Deshalb kann die Toleranz des Signals mit dem iV-Spannungswert an der Eingangsklemme 5 wesentlich schwanken. Solange der Transistor 21 in leitendem Zustand versetzt wird, wird sich durch die den Spannungsunterschied zwischen den Punkten 40 und 42 aufrechterhaltenden Mittel immer ein gut definiertes Ausgangssignal ergeben.

In gleicher Weise kann das Eingangssignal mit dem Spannungswert 1 an Klemme 5 eine große Toleranz aufweisen, solange die Transistoren 20 und 21 sich in leitendem Zustand befinden, denn dann hat das Ausgangssignal an Klemme 6 immer einen gut definierten Spannungswert 0.

Wenn schließlich das Eingangssignal an Klemme 5 den Spannungswert 0 hat, dann kann auch dieser Spannungswert eine beachtliche Toleranz aufweisen.

Denn wenn der nichtleitende Zustand der Transistoren 20 und 21 aufrechterhalten wird, nähert sich das Ausgangssignal an Klemme 6 der genau bestimmten Spannung des positiven Batterieanschlusses 12.

Es ist auch sehr einfach, eine PNP-Transistor-Version dieser Erfindung zu schaffen, indem lediglich die Polarität aller Spannungen in bezug auf das Erdpotential umgekehrt wird, ebenso wie die beiden Verbindungen der Elemente, die zur Aufrechterhaitung des Spannungsdifferentials zwischen die Punkte und 40 geschaltet werden.

Claims (3)

Patentansprüche:

1. Schaltung zur Pegelhaltung für drei verschiedene Ausgangspegel, die durch Anlegen einer entsprechenden Eingangsspannung hervorgerufen werden, unter Ausnutzung der Wirkung einer Diodenanordnung zur Pegelhaltung eines Potentials, dadurch gekennzeichnet, daß zwei Inverter (20, 21) über einen gemeinsamen Eingang (5) angesteuert werden, deren Arbeitspunkte so eingestellt sind, daß ein Inverter (20) ausschließlich bei einer hohen Eingangsspannung und daß der andere (21) bei einer hohen und einer mittleren Eingangsspannung leitend wird, und deren Ausgänge (42, 40) über eine Diodenanordnung (13) zur Haltung auf einen mittleren Pegel miteinander verbunden sind, der sich am mit der Diodenanordnung (13) verbundenen Ausgang (42) der Schaltung einstellt, wenn ein Inverter (21) leitend und der andere (20) nichtleitend ist.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Diodenanordnung aus einer Zenerdiode (13) besteht, deren Durchbruchspannung gleich dem Unterschied des Potentials des mittleren Ausgangspegels und seines Bezugspotentials ist und die für einen Potentialunterschied zwischen beiden Inverterausgängen in Richtung des Zenerdurchbruchs gepolt ist.

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Diodenanordnung aus einer Diode (51) besteht, die in Sperrichtung mit einer konstanten Spannung vorgespannt wird, deren Wert dem Unterschied zwischen dem Potential des mittleren Ausgangspegels und seinem Bezugspotential entspricht und die für einen Potentialunterschied zwischen beiden Inverterausgängen (42, 40) in Durchlaßrichtung geschaltet ist.

In Betracht gezogene Druckschriften:
»Transistortechnik«, Verlag Berliner Union, Stuttgart 1960, S. 308 und 321;

»Digital Computer Components and Circuits«, D. van Nostrand Comp., Inc., New York 1957, S. 156.

Hierzu 1 Blatt Zeichnungen

409 560/348 4.64 © Bundesdruckerei Berlin