[go: up one dir, main page]

DE1156174B - Verfahren zum Herstellen von elektrischen Halbleiterbauelementen verminderter Durchbruchsspannung - Google Patents

Verfahren zum Herstellen von elektrischen Halbleiterbauelementen verminderter Durchbruchsspannung

Info

Publication number
DE1156174B
DE1156174B DEJ18915A DEJ0018915A DE1156174B DE 1156174 B DE1156174 B DE 1156174B DE J18915 A DEJ18915 A DE J18915A DE J0018915 A DEJ0018915 A DE J0018915A DE 1156174 B DE1156174 B DE 1156174B
Authority
DE
Germany
Prior art keywords
semiconductor body
silicon
graphite
heat treatment
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEJ18915A
Other languages
English (en)
Inventor
Gilbert Eugene Stora
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Standard Electric Corp
Original Assignee
International Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Standard Electric Corp filed Critical International Standard Electric Corp
Publication of DE1156174B publication Critical patent/DE1156174B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thyristors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von elektrischen Halbleiterbauelementen verminderter Durchbruchsspannung, insbesondere auf ein Verfahren zum Herstellen von Siliziumgleichrichtern, bei denen der gleichrichtende Übergang einlegiert wird.
Ein gleichrichtender Übergang hat im allgemeinen eine Kennlinie, wie sie in Fig. 1 dargestellt ist. In dieser Figur entspricht die Spannung an dem Knickpunkt 1 der Kurve der Durchbruchsspannung in Sperrichtung, d. h. daß beim Anlegen höherer Sperrspannungen an den Gleichrichter der Strom plötzlich stark ansteigt und kein gleichrichtender Effekt mehr vorhanden ist.
Es ist klar, daß das Anwendungsgebiet des Gleichrichters um so größer ist, je höher die Durchbruchsspannung in Sperrichtung ist. Die oben angegebene Definition der Sperrichtung soll für die ganze Beschreibung gelten. Tatsächlich muß jedoch die Durchbruchsspannung in Sperrichtung bei einem pn-übergang nicht überschritten werden. Wenn beispielsweise bei einem Transistor zwei oder mehrere Übergänge vorhanden sind, so müssen entsprechend mehrere Sperrspannungen in Betracht gezogen werden. Da jedoch im allgemeinen zwei Übergänge einander nicht beeinflussen, können sie getrennt betrachtet werden, und die in der Beschreibung angegebenen Maßnahmen, welche sich auf Gleichrichter beziehen, können in einfacher Weise für Transistoren abgewandelt werden.
In zahlreichen Arbeiten werden die Erscheinungen untersucht, welche den Wert der Durchbruchspannung in Sperrichtung begrenzen und die dann auftreten, wenn dieser Wert erreicht wird. So wurde der Volumendurchbruch entdeckt und der Oberflächendurchbruch. Der Volumendurchbruch beruht entweder auf dem Zenereffekt oder auf dem Lawineneffekt, ähnlich wie bei gasgefüllten Röhren, die zur Feststellung von ionisierten Teilchen verwendet werden. Es ist bekannt, daß bei einem Durchbruch infolge des Lawineneffektes das hierbei gebildete Elektronenmikroplasma oftmals längs von Versetzungslinien des Halbleitereinkristalls auftritt. Diese Linien stellen unvollkommene Gebiete des Kristalls dar und besonders im vorliegendem Fall Gebiete geringeren Widerstandes. Andererseits ist auch ein Oberflächendurchbruch möglich, der zur Einleitung des Lawineneffektes führt, wie dies beispielsweise C. G. B. Garret und W. H. Brattain in der Zeitschrift »Journal of Applied Physics«, Bd. 27, März 1956, beschrieben haben. Eine solche Erscheinung hängt danach von den physikalischen und chemischen
von elektrischen Halbleiterbauelementen
verminderter Durchbruchsspannung
Anmelder:
International Standard Electric Corporation, ίο New York, N. Y. (V. St. A.)
Vertreter: Dipl.-Ing. H. Ciaessen, Patentanwalt, Stuttgart W, Rotebühlstr. 70
j. ■ Beanspruchte Priorität:
Frankreich vom 30. Oktober 1959 (Nr. 808 912)
Gilbert Eugene Stora, Boulogne-Billancourt, Seine (Frankreich),
ist als Erfinder genannt worden
Bedingungen an der Oberfläche des Gleichrichters und von dem umgebenden Dielektrikum ab.
Wenn man die Oberflächendurchbruchsspannung und die Volumendurchbruchspannung miteinander vergleicht, so findet man, daß die erstere niedriger ist als die zweite und daß ihre Differenz hauptsächlich vom Widerstand des Kristalls und der Trägerdichte abhängt. Wenn alle anderen Bedingungen gleich sind, steigt die Differenz mit dem Widerstand an.
Das erfindungsgemäße Verfahren ist nun darauf gerichtet, unter Berücksichtigung der oben beschriebenen Erscheinungen die Oberflächen und daran anschließende Gebiete von Halbleiterkörpern am Ende ihrer Herstellung so zu behandeln, daß die Möglichkeit von Oberfiächendurchschlägen verringert wird und daß die Höhe der Durchbruchsspannung des Überganges in der Nähe der Volumendurchbruchsspannung liegt, um hochwertige Halbleiterbauelemente zu erhalten.
Die Erfindung bezieht sich somit auf ein Verfahren zum Herstellen von elektrischen Halbleiterbauelementen mit verminderter Durchbruchsspannung -mit einem Donatoren und Akzeptoren enthaltenden Halbleiterkörper vom n- oder p-Typ aus Silizium, Germanium oder ähnlichen Halbleitern. Dies Verfahren wird erfindungsgemäß so durchgeführt, daß der Halbleiterkörper vor dem Anbringen der Elektroden einer Wärmebehandlung im Hochvakuum unterworfen wird
309 729/198
und daß die Dauer und die Temperatur dieser Wärmebehandlung so gewählt werden, daß in der Oberflächenschicht des Halbleiterkörpers das Konzentrationsverhältnis der Akzeptoren zu den Donatoren etwa gleich Eins wird.
Dadurch wird der Widerstand des Halbleiterkörpers an der Oberfläche erhöht, wodurch sich bekanntlich die Restströme und die Möglichkeit eines Durchschlages an der Oberfläche vermindern. Ferner erhält man infolge gleicher Konzentration der Donatoren und Akzeptoren oberflächlich eine sogenannte Kompensationsschicht. Diese Schicht bildet sich deshalb, weil die Diffusionsgeschwindigkeit der Akzeptorstörstoffe und Donatorstörstoffe im Halbleiter verschieden ist, so daß sich das Verhältnis der Konzentration ändert. Durch geeignete Wahl der Störstoffe kann die Änderung der relativen Konzentration dieser Stoffe so gewählt werden, daß beim Erhitzen das Konzentrationsverhältnis Eins wird. Die Größe dieser Änderung hängt von der Art der Störstoffe, der Temperatur und von der Größe des Vakuums ab. So wird die Kompensationsschicht nach kürzerer oder längerer Zeit, je nach den Bedingungen erhalten. Wenn diese Parameter genau festliegen, ist die Dauer des Vorganges nicht kritisch, da die Kurve, welche den Widerstand als Funktion der relativen Konzentration der Störstoffe dargestellt, ein ziemlich flaches Maximum hat.
Zur Unterstützung der vorstehend beschriebenen, der Verminderung der Durchbruchsspannung dienenden Maßnahmen wird Kohlenstoff in den Halbleiter eindiffundiert, der die Störstellen durch Absättigung unterbrochener Si-Si-Bindungen im Zentrum dieser Störstellen stabilisiert und eine gewisse Ansammlung um die Störgebiete bildet. Dies geschieht unter Ausnutzung der Tatsache, daß die Diffusion von Kohlenstoff besonders leicht an den Versetzungslinien stattfindet. Kohlenstoff hat den Vorzug einer verhältnismäßig großen Diffusionsgeschwindigkeit, und die eindiffundierte Menge ist nicht besonders kritisch, da er vierwertig ist.
Nach der eben beschriebenen Behandlung, die beispielsweise der Herstellung von Siliziurngleichrichtern dient, werden auf mindestens je einer Seite des Halbleiterkörpers, die nicht mit Graphit in Kontakt stand, durch Erzeugen einer Antimon-Gold-Silizium-Legierung bzw. einer Aluminium-Silizium-Legierung ein pn-übergang und ein ohmscher Kontakt erzeugt. Anschließend werden die Randgebiete des Siliziums und des Aluminium-Silizium-Eutektikums durch Ätzen gelöst. Zum Ätzbehandeln dient beispielsweise eine Mischung von Fluorwasserstoffsäure, Salpetersäure und Essigsäure, vorzugsweise in folgendem Verhältnis: 40 cm3 von 5O°/oiger Fluorwasserstoffsäure, 40 cm3 rauchender Salpetersäure und 20 cm3 Eisessig. Danach ist der Gleichrichtereffekt in vollem Umfange vorhanden, und die Durchbruchsspannung in Sperrrichtung erreicht etwa 1200 Volt, während bei einem Gleichrichter, der aus dem gleichen Kristall, jedoch nach dem bekannten Verfahren hergestellt wurde, eine Sperrspannung von nicht mehr als 400 Volt erzielt wird.
Die Merkmale und Vorteile der Erfindung sollen an Hand der Figuren näher erläutert werden. In
Fig. 2 ist schematisch ein Schnitt durch eine Siliziumscheibe vor der Wärmebehandlung dargestellt;
Fig. 3 zeigt einen Schnitt durch die Siliziumscheibe nach der Wärmebehandlung; in
Fig. 4 ist ein Schnitt durch einen Gleichrichter nach dem Einlegieren dargestellt;
Fig. 5 zeigt die Stromspannungskennlinie nach dem Einlegieren;
Fig. 6 zeigt einen Schnitt durch den Gleichrichter nach dem Ätzen.
Die folgende Beschreibung bezieht sich insbesondere auf das Herstellen eines Siliziumgleichrichters nach dem Legierungsverfahren.
Die einzelnen, zum Herstellen eines Siliziumkristalls erforderlichen Verfahrensschritte sind allgemein bekannt, und es soll nur erwähnt werden, daß in diesem besonderen Falle Silizium mit Störstoffen vom p-Typ verwendet wird und daß das Silizium während
1S des Ziehens nach der 1-1-1-Achse mit Störstoffen vom η-Typ versetzt wird. Der Siliziumkristall wird dann senkrecht zur Ziehachse zersägt, und die so erhaltenen Plättchen werden parallel zur Ziehachse zerschnitten, beispielweise nach dem Ultraschallverfahren. Auf diese Weise erhält man Siliziumscheibchen, deren größere Flächen senkrecht zur 1-1-1-Ziehachse liegen. Diese Scheibchen werden gereinigt und getrocknet.
In Fig. 2 ist ein Schnitt durch ein Siliziumscheibchen dargestellt, das nach dem oben beschriebenen Verfahren erhalten wurde. Die Siliziumscheibchen enthalten Versetzungslinien 2, welche beim Kristallziehen entstanden sind. Diese Störgebiete treten an der Kristalloberfläche zutage. Wie dies in Fig. 2 dargestellt ist, enden gewisse Störgebiete an den Oberflächen 3 und 4 des Plättchens und wirken als Nebenschlüsse geringeren Widerstandes für Elektronen und Defektelektronen, welche während des Betriebes durch den Gleichrichter unter dem Einfluß des elekirischen Feldes hindurchwandern.
Fig. 3 zeigt einen Schnitt durch ein Siliziumplättchen nach der Wärmebehandlung, bei der Kohlenstoff eindiffundiert und die oberflächliche Kompensationsschicht gebildet wird. Diese Scheibchen werden auf eine Platte aus Graphit hoher Reinheit gelegt und im Hochvakuum 30 Minuten lang auf eine Temperatur von 1200 bis 1300° C erhitzt. Das Abkühlen findet in dem Ofen unter Vakuum statt. Der eindiffundierte Kohlenstoff stabilisiert die Störgebiete 2, die nach der Oberfläche 5 hin offen sind. Es wird sehr reiner Graphit gewählt, und zwar sogenannter »nuklearreiner« Graphit. Die einmal gewählte Temperatur, welche im vorliegenden Falle etwa 1200 bis 1300° C beträgt, wird längere Zeit aufrechterhalten, denn es ist bekannt, daß sich das Maß der Störstoffdiffusion mit der Temperatur ändert. Bei dieser besonderen Ausführungsform war das Silizium ursprünglich vom p-Typ und wurde dann mit Phosphor zum η-Typ umdotiert. Bei der gewählten Temperatur ist die Diffusion oder Ausdiffusion von Phosphor größer als die der Störstoffe vom p-Typ. Unter anderen Bedingungen, beispielsweise bei p-dotiertem η-Silizium, muß die Temperatur an die Diffusionskonstante derp-Störstoffe angepaßt werden, die größer ist als die der n-Störstoffe. Die Dauer der Behandlung, die in diesem Falle 30 Minuten beträgt, hängt von der Diffusionskonstante der Kohle und der Störstoffe ab unter der Voraussetzung, daß im Endzustand die Kristallstörgebiete stabilisiert sind und eine oberflächliche Kompensationsschicht vorhanden ist. Die Ausdiffusion kann so weit getrieben werden, daß das Gleichgewicht überschritten und ein pn-übergang an der Oberfläche erhalten wird. Das Ergebnis der Wärme-
behandlung ist schematisch in Fig. 3 dargestellt. Das Gebiet 6 bleibt η-dotiert und ist oberflächlich umgeben von dem Gebiet 7, welches die Kompensationsschicht darstellt oder p-dotiert ist. Mit 8 sind die stabilisierten Störgebiete bezeichnet. Bei dem Ausführurigsbeispiel wurde während der Wärmebehandlung nur eine Oberfläche des Siliziumscheibchens mit dem Graphit in Kontakt gebracht. Die Aluminium-Silizium-Legierung mit welcher der Übergang hergestellt wird, wird später auf der gegenüberliegenden Oberfläche gebildet. Es müssen also Mittel vorgesehen werden, damit der Legierungsübergang auf dieser Oberfläche entsteht. Es können aber auch gleichrichtende Übergänge auf beiden Seiten des Plättchens erzeugt werden, beispielsweise um einen Transistor herzustellen. Die Wärmebehandlung kann leicht an einen solchen Fall angepaßt werden.
Fig. 4 zeigt einen Querschnitt durch ein Siliziumscheibchen nach dem Einlegieren. An der unteren Seite des dargestellten Siliziumscheibchens wird eine Antimon-Gold-Silizium-Legierung 9 erzeugt. Die Aluminium-Silizium-Legierung verändert die obere Kompensationsschicht 7, wie dies in Fig. 4 dargestellt ist. Die Aluminium-Silizium-Lösung verfestigt sich nach dem Schmelzen, und das Silizium scheidet sich wieder in einkristalliner Form ab, wobei es Aluminium gelöst enthält. Die p-Schicht 10 erstreckt sich in den Siliziumeinkristall vom η-Typ hinein, welcher als Keim während der Abkühlung wirkt. Es soll noch festgehalten werden, daß die Störgebiete sich über den gleichrichtenden Übergang 11 hinaus erstrecken. Die untere Grenze 12 des Überganges, die so entsteht, ist eben und verläuft senkrecht zur 1-1-1-Achse, so daß bei der Anordnung die beste Feldverteilung in dem so erhaltenen Gleichrichter vorliegt. Oberhalb des Übergangs ist ein polykristallines Gebiet 13 vorhanden, dessen Zusammensetzung sich bis zum Aluminium allmählich ändert. Der Draht 14 besteht aus reinem Aluminium und dient als elektrischer Anschluß.
In Fig. 5 ist die Spannungsstromkennlinie für ein solches Bauelement nach dem Legierungsprozeß dargestellt. Aus der Figur kann entnommen werden, daß kein gleichrichtender Effekt vorhanden ist und auch der Knick bei 1 von Fig. 1 fehlt. Dies kann folgendermaßen erklärt werden: Es bildet sich ein ohmscher Nebenschluß für den Strom zwischen dem Aluminium und der Antimon-Gold-Silizium-Legierung 9 über die Oberflächenschicht 7, welche vom p-Typ ist wie die Legierungszone oder welche eine Kompensationszone darstellt.
In Fig. 6 ist ein Schnitt durch den Gleichrichter nach dem Ätzen dargestellt. Das Ätzen wird mit einer Mischung von drei Säuren, und zwar aus Fluorwasserstoffsäure, Salpetersäure und Essigsäure, beispielsweise in dem oben angegebenen Verhältnis, ausgeführt. Durch dieses Ätzverfahren werden unabhängig von dem Verfahren gemäß der Erfindung die Eigenschaften des Gleichrichters verbessert. Im vorliegenden Falle hat das Ätzen noch den weiteren Effekt, den ohmschen Nebenschluß zu unterbrechen. Der Ätzangriff findet an der Grenze zwischen dem Silizium und der eutektischen Aluminium-Silizium-Legierung statt, wie dies in Fig. 6 angedeutet ist, und es ergibt sich eine ringförmige Vertiefung 15, durch die der ohmsche Nebenschluß für den Strom unterbrochen wird.
Nach dem Ätzen wird ein gleichrichtender Effekt erhalten, und infolge der Verbesserungen durch die
Absättigung der Störgebiete und die Bildung der Oberflächenschicht erhält man einen Gleichrichter für sehr hohe Spannungen, welche etwa der Volumendurchschlagsspannung entsprechen. Es ist bekannt, daß die Differenz zwischen der Oberflächendurchspannnung und der Volumendurchschlagsspannung von verschiedenen Faktoren, wie beispielsweise dem Widerstand des Kristallmaterials, abhängt. So hängt natürlich der Anstieg der maximalen Sperrspannung auch von den Eigenschaften des ursprünglichen Kristalls ab.

Claims (8)

PATENTANSPRÜCHE:
1. Verfahren zum Herstellen von elektrischen Halbleiterbauelementen verminderter Durchbruchsspannung mit einem Donatoren und Akzeptoren enthaltenden Halbleiterkörper vom n- oder p-Typ aus Silizium, Germanium oder ähnlichen Halbleitern, dadurch gekennzeichnet, daß der Halbleiterkörper vor dem Anbringen der Elektroden einer Wärmebehandlung im Hochvakuum unterworfen wird und daß die Dauer und die Temperatur dieser Wärmebehandlung so gewählt werden, daß in der Oberflächenschicht des Halbleiterkörpers das Konzentrationsverhältnis der Akzeptoren zu den Donatoren etwa gleich Eins wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur weiteren Verminderung der Durchbruchsspannung reiner Kohlenstoff in den Halbleiterkörper eindiffundiert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Oberfläche des Halbleiterkörpers während der Wärmebehandlung mit spektralreinem Graphit in Kontakt gebracht wird.
4. Verfahren nach einem der Ansprüche 1 bis 3. dadurch gekennzeichnet, daß der Halbleiterkörper während der Wärmebehandlung auf eine Platte aus spektralreinem Graphit gelegt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß nach der Wärmebehandlung auf mindestens einer Fläche des Halbleiterkörpers, die nicht mit Graphit in Kontakt stand, ein pn-übergang, beispielsweise durch Einlegieren einer geeigneten metallischen Komponente, erzeugt wird.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß an einer Fläche des Halbleiterkörpers, die bei der Wärmebehandlung mit Graphit in Berührung stand, ein ohmscher Kontakt, beispielsweise durch Einlegieren einer geeigneten metallischen Komponente, angebracht wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Halbleiterkörper nach dem Anbringen der Elektroden in einem Gemisch von Fluorwasserstoffsäure, Salpetersäure und Essigsäure geätzt wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß als Halbleiterbauelement ein Siliziumgleichrichter hergestellt wird, daß ein Siliziumkristall mit Störstoffen vom p-Typ in Richtung der 1-1-1-Achse aus der Schmelze gezogen und mit Störstoffen vom η-Typ umdotiert wird, daß senkrecht zur Ziehrichtung die Halbleiterkörper als Plättchen aus dem Siliziumkristall geschnitten werden, daß diese Plättchen auf eine Platte aus spektralem Graphit gelegt und im
Hochvakuum 30 Minuten lang auf eine Temperatur zwischen 1200 und 1300° C erhitzt und anschließend im Vakuum abgekühlt werden, daß in die Oberfläche, die nicht mit Graphit in Kontakt stand, Aluminium zur Bildung eines pn-Uberganges einlegiert wird, daß an der Seite, die mit Graphit in Kontakt stand, eine Elektrode aus mit Antimon dotiertem Gold zur Herstellung eines ohmschen Kontaktes einlegiert wird und daß schließlich mit einem Gemisch aus Fluorwasser-
stoffsäure, Salpetersäure und Essigsäure ein ringförmiges Gebiet um den gleichrichtenden Kontakt aus dem Silizium herausgeätzt wird, so daß an dieser Stelle die entsprechende Oberflächenschicht vollkommen unterbrochen wird.
In Betracht gezogene Druckschriften: Französische Patentschriften Nr. 1169 409, 1174438,1199 588;
Proc. IRE, Juni 1958, S. 1068 bis 1076.
Hierzu 1 Blatt Zeichnungen
© 309 729/198 10.63
DEJ18915A 1959-10-30 1960-10-25 Verfahren zum Herstellen von elektrischen Halbleiterbauelementen verminderter Durchbruchsspannung Pending DE1156174B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR808912A FR1248102A (fr) 1959-10-30 1959-10-30 Préparation des semi-conducteurs

Publications (1)

Publication Number Publication Date
DE1156174B true DE1156174B (de) 1963-10-24

Family

ID=8720719

Family Applications (1)

Application Number Title Priority Date Filing Date
DEJ18915A Pending DE1156174B (de) 1959-10-30 1960-10-25 Verfahren zum Herstellen von elektrischen Halbleiterbauelementen verminderter Durchbruchsspannung

Country Status (2)

Country Link
DE (1) DE1156174B (de)
FR (1) FR1248102A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3084079A (en) * 1960-10-13 1963-04-02 Pacific Semiconductors Inc Manufacture of semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1169409A (fr) * 1957-03-13 1958-12-29 Labo Cent Telecommunicat Procédé de fabrication d'éléments semi-conducteurs à jonctions
FR1174438A (fr) * 1956-05-02 1959-03-11 Philips Nv Procédé de fabrication de corps semi-conducteurs
FR1199588A (fr) * 1957-03-08 1959-12-15 British Thomson Houston Co Ltd Procédé de préparation de jonction rho-nu

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1174438A (fr) * 1956-05-02 1959-03-11 Philips Nv Procédé de fabrication de corps semi-conducteurs
FR1199588A (fr) * 1957-03-08 1959-12-15 British Thomson Houston Co Ltd Procédé de préparation de jonction rho-nu
FR1169409A (fr) * 1957-03-13 1958-12-29 Labo Cent Telecommunicat Procédé de fabrication d'éléments semi-conducteurs à jonctions

Also Published As

Publication number Publication date
FR1248102A (fr) 1960-12-09

Similar Documents

Publication Publication Date Title
DE961913C (de) Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit p-n-UEbergaengen
DE2160427C3 (de)
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE1292256B (de) Drift-Transistor und Diffusionsverfahren zu seiner Herstellung
DE1032404B (de) Verfahren zur Herstellung von Flaechenhalbleiterelementen mit p-n-Schichten
DE1016841B (de) Verfahren zur Herstellung eines Halbleiters mit Inversionsschicht
DE1005646B (de) Verfahren zur Erzeugung von grossflaechigen, rissefreien Halbleiter-p-n-Verbindungen
DE1024640B (de) Verfahren zur Herstellung von Kristalloden
DE976348C (de) Verfahren zur Herstellung von Halbleiterbauelementen mit pn-UEbergaengen und nach diesem Verfahren hergestellte Bauelemente
DE1297234B (de) Verfahren zur Herstellung des Halbleiterelementes eines stossspannungsfesten Halbleitergleichrichters
DE2735937C2 (de) Flüssigphasenepitaxie-Verfahren zur Herstellung von Halbleiter-Heterostrukturen
DE2523055A1 (de) Minoritaetstraeger-trennzonen fuer halbleitervorrichtungen und verfahren zu ihrer herstellung
DE1214790C2 (de) Leistungsgleichrichter mit einkristallinem Halbleiterkoerper und vier Schichten abwechselnden Leitfaehigkeitstyps
DE2720327A1 (de) Verfahren zur herstellung von halbleiterbauelementen, insbesondere solarelementen
DE1150456B (de) Esaki-Diode und Verfahren zu ihrer Herstellung
DE1090770B (de) Verfahren zur Herstellung einer Halbleiteranordnung mit nahe nebeneinander liegenden aufgeschmolzenen Elektroden
DE1614410A1 (de) Halbleiterbauelement
DE1156174B (de) Verfahren zum Herstellen von elektrischen Halbleiterbauelementen verminderter Durchbruchsspannung
DE1564170C3 (de) Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu seiner Herstellung
DE1274245B (de) Halbleiter-Gleichrichterdiode fuer Starkstrom
DE2738152A1 (de) Festkoerperbauelement und verfahren zu seiner herstellung
AT202600B (de) Feldeffekt-Transistor und Verfahren zur Herstellung eines solchen Transistors
DE1116824B (de) Verfahren zum Herstellen einer elektrischen Halbleiteranordnung mit mindestens einemp-n-UEbergang
DE2811207A1 (de) Temperaturgradient-zonenschmelzverfahren durch eine oxidschicht
DE1097571B (de) Flaechentransistor mit drei Zonen abwechselnden Leitfaehigkeitstyps