[go: up one dir, main page]

DE1044979B - Verfahren zum AEtzen von elektrisch unsymmetrisch leitenden Halbleiteranordnungen - Google Patents

Verfahren zum AEtzen von elektrisch unsymmetrisch leitenden Halbleiteranordnungen

Info

Publication number
DE1044979B
DE1044979B DEL27118A DEL0027118A DE1044979B DE 1044979 B DE1044979 B DE 1044979B DE L27118 A DEL27118 A DE L27118A DE L0027118 A DEL0027118 A DE L0027118A DE 1044979 B DE1044979 B DE 1044979B
Authority
DE
Germany
Prior art keywords
etching
soldered
semiconductor body
semiconductor
molybdenum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEL27118A
Other languages
English (en)
Inventor
Dr Rer Nat Siegfried Poganski
Heinz Sutter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DEL27118A priority Critical patent/DE1044979B/de
Publication of DE1044979B publication Critical patent/DE1044979B/de
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/12Etching of semiconducting materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • ing And Chemical Polishing (AREA)

Description

DEUTSCHES
Beim Herstellen von elektrisch unsymmetrisch leitenden Halbleiteranordnungen, wie z. B. Trockengleichrichtern oder Transistoren, die mit Germanium, Silizium oder einer halbleitenden intermetallischen Verbindung als Halbleiter versehen sind, besteht die Notwendigkeit, daß nach dem Erzeugen des in solchen Anordnungen gewöhnlich vorhandenen p-n-Überganges mindestens der Teil des Halbleiterkörpers, an dem der p-n-Übergang an die Oberfläche tritt, einer Ätzbehandlung unterworfen werden muß, um die Leistungsfähigkeit der Halbleiteranordnung zu erhöhen. Ist der Halbleiterkörper aber einmal geätzt, so ist seine Empfindlichkeit gegen geringe Verunreinigungen besonders groß. Solche Verunreinigungen stellen schon die Dämpfe von Flußmitteln dar, die beim Anlöten des Halbleiterkörpers an seinen Trägerkörper entstehen, also bereits schon dann, wenn die mit dem Trägerkörper zu verlötende Fläche des Halbleiterkörpers mit dem Lot beschichtet wird. Andererseits kann man aber das Aufbringen der Lotschicht nicht vor dem Ätzen vornehmen, weil dann während des Ätzprozesses die Lotschicht wieder entfernt werden würde. Es bestünde an sich die Möglichkeit, nur einen Teil des Halbleiterkörpers mit dem Ätzmittel in Berührung zu bringen. Die dazu erforderlichen Maßnahmen sind aber äußerst umständlich und schwerfällig.
Das Verfahren nach der vorliegenden Erfindung erlaubt es nun, diese Schwierigkeiten zu umgehen. Die Erfindung bezieht sich daher auf ein Verfahren zum Ätzen von elektrisch unsymmetrisch leitenden Halbleiteranordnungen mit einem Halbleiterkörper aus Germanium, Silizium oder einer halbleitenden intermetallischen Verbindung. Erfindungsgemäß unterscheidet es sich von den bisher bekannten dadurch, daß vor dem Ätzen diejenigen Stellen des Halbleiterkörpers, die betriebsmäßig mit dem Trägerkörper für die Halbleiteranordnung durch Löten fest verbunden werden, mit einer Metallscheibe verlötet werden, daß die Metallscheibe aus einem solchen Material gefertigt und/oder so geformt wird, daß sie während des Ätz-Vorganges nicht oder nur so weit angegriffen wird, daß sie die unter ihr befindliche Lotsubstanz noch gegen das Ätzmittel abdeckt, daß nach dem Ätzen die Lötverbindung zwischen der Metallscheibe und dem Halbleiterkörper gelöst wird und daß der Halbleiterkörper dann mit Hilfe des auf ihm verbliebenen Lotes ohne Verwendung eines Flußmittels mit dem betriebsmäßig vorgesehenen Trägerkörper verlötet wird.
Die vor dem Ätzen aufgelötete Metallscheibe schützt die unter ihr liegende Lotsubstanz vor der Einwirkung des Ätzmittels, während die Einwirkung von Verunreinigungen auf den p-n-Übergang durch das Ätzen behoben wird. Während die schützende Metallscheibe nach dem Ätzen unter geringer Wärmeeinwirkung
von elektrisch unsymmetrisch leitenden
Halbleiteranordnungen
Anmelder:
LICENTIA Patent-Verwaltungs-G.m.b.H., Hamburg 36, Hohe Bleichen 22
Dr. rer. nat. Siegfried Poganski und Heinz Sutter,
Rüthen/Möhne,
sind als Erfinder genannt worden
leicht entfernt werden kann, verbleibt auf dem Halbleiterkörper genügend Lotsubstanz, um denselben auf dem entsprechend vorbehandelten Trägerkörper ohne Flußmittel festlöten zu können.
Zum Löten verwendet man entweder bereits verzinnte Metallscheiben, z. B. aus Molybdän, oder es wird zwischen die zu verlötenden Teile vor dem Löten eine Zinnfolie eingelegt.
Es hat sich bewährt, den Halbleiterkörper vor dem Ätzen mit einer Scheibe aus Molybdän zu verlöten. Dabei wird zwar das Zinn von der freien Fläche der Molybdänscheibe während des Ätzens entfernt, das Molybdän selbst aber nicht oder nur wenig angegriffen. Da es auch wegen der thermisch bedingten Ausdehnung der Anordnung während des Betriebes günstig ist, den Halbleiterkörper nicht unmittelbar, sondern unter Zwischenfügung einer Molybdänscheibe mit dem Trägerkörper zu verlöten, empfiehlt es sich, für das Anlöten an den Halbleiterkörper vor dem Ätzen Molybdänscheiben solcher Abmessungen zu verwenden, wie sie später für das Befestigen auf dem Trägerkörper zur Anwendung gelangen. Man arbeitet dann stets mit Molybdänscheiben gleicher Größe.
Das Ätzen selbst erfolgt bei Verwendung von Silizium vorteilhaft mit einem Gemisch aus einem Teil konzentrierter Flußsäure und vier Teilen konzentrierter Salpetersäure.
Die Figuren zeigen in zum Teil schematischer Darstellung einzelne Phasen des Verfahrens gemäß der Erfindung.
In Fig. 1 ist mit 1 eine Scheibe aus η-leitendem Silizium bezeichnet. Auf ihrer Oberfläche wurde eine Schicht 2 aus Aluminium angebracht und einlegiert. Dabei bildete sich im Innern der Scheibe 1 der ge-
■ - - - 80i 680/427
strichelt dargestellte p-n-Übergang 3 aus. Gleichzeitig wurde die Zuleitung 4 angelötet. Die soweit vorbereitete Halbleiteranordnung ist nun fertig zum Ätzen. Gemäß der Erfindung wird dieUnterseite der Siliziumscheibe 1, die später mit dem Trägerkörper verlötet wird mit einer Lotschicht 5, bestehend aus Zinn, überzogen. Eine Molybdänscheibe 6, die ihrerseits an ihrer ganzen Oberfläche verzinnt ist, wird nun mit der verzinnten Seite der Siliziumscheibe 1 verlötet und sodann die Ätzung vorgenommen. Nach Abschluß des Ätzvorganges zeigt die Anordnung etwa die in Fig. 2 dargestellte Form. Die Zinnschichten sind, soweit sie dem Ätzmittel zugänglich waren, im wesentlichen entfernt. Von der Schicht 5 ist jedoch, geschützt durch die Molybdänscheibe 6 der größte Teil erhalten geblieben. Entfernt man nun durch leichtes Erhitzen die Molybdänscheibe 6 wieder, so hat die geätzte Halbleiteranordnung wieder ein Aussehen, das etwa dem oberen Teil der Fig. 3 entspricht. Unter Zwischenfügung einer weiteren verzinnten Molybdänscheibe 7 wird nun der Halbleiterkörper 1 mit einem Trägerkörper 8 verlötet, der an der Lotstelle vorher mit einer Zinnschicht 9 versehen worden ist. Im übrigen kann der Trägerkörper vor dem Verzinnen noch mit einem Silberüberzug versehen werden.
Tn Fig. 4 ist dargestellt, wie zum Zwecke der Verlötung zwischen den Halbleiter 1 und einer nicht verzinnten Molybdänscheibe 10 eine Zinnfolie 11 gefügt ist, so daß das System nach dem Löten aber bereits vor dem Ätzen einen Aufbau zeigt, wie er in Fig. 2 dargestellt ist und der im wesentlichen auch bei dem Ätzen erhalten bleibt.

Claims (7)

Patentansprüche:
1. Verfahren zum Ätzen von elektrisch unsymmetrisch leitenden Halbleiteranordnungen mit einem Halbleiterkörper aus Germanium, Silizium oder einer halbleitenden intermetallischen Verbindung, dadurch gekennzeichnet, daß vor dem Ätzen diejenigen Stellen des Halbleiterkörpers, die betriebsmäßig mit dem Trägerkörper für die Halbleiteranordnung durch Löten fest verbunden werden, mit einer Metallscheibe verlötet werden, daß die Metallscheibe aus einem solchen Material gefertigt und/oder so geformt wird, daß sie während des ÄtzvoTganges nicht oder nur so weit angegriffen wird, daß sie die unter ihr befindliche Lotsubstanz noch gegen das Ätzmittel abdeckt, daß nach dem Ätzen die Lötverbindung zwischen der Metallscheibe und dem Halbleiterkörper gelöst wird und daß der Halbleiterkörper dann mit Hilfe des auf ihm verbliebenen Lotes ohne Verwendung eines Flußmittels mit dem betriebsmäßig vorgesehenen Tragerkörper verlötet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper vor dem Ätzen mit einer Metallscheibe aus Molybdän verlötet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Halbleiterkörper nach dem Ätzen und dem Entfernen der Metallscheibe unter Zwischenfügung einer Molybdänscheibe mit dem Trägerkörper verlötet wird.
4. Verfahren nach Anspruch 2 und 3, dadurch gekennzeichnet, daß für die vor und nach dem Ätzen benötigten Molybdänscheiben solche gleicher Abmessungen verwendet werden.
5. Verfahren nach Anspruch 1 oder einem d-er folgenden, dadurch gekennzeichnet, daß zum Ätzen von. Silizium ein Gemisch aus 1 Teil konzentrierter Flußsäure und 4 Teilen konzentrierter Salpetersäure verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Metallscheiben vor dem Löten verzinnt werden.
7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zwischen die zu verlötenden Teile vor dem Löten Zinnfolien eingelegt werden.
In Betracht gezogene Druckschriften:
Deutsche Patentschrift Nr. 823 763;
deutsche Patentanmeldung W 2733 VIIIc/21g (bekanntgemacht am 11. 12. 1952);
Torrey und Whitmer, »Crystal rectifiers«, 1948, S. 369.
Hierzu 1 Blatt Zeichnunsren
© «09 620/427 11.53
DEL27118A 1957-03-13 1957-03-13 Verfahren zum AEtzen von elektrisch unsymmetrisch leitenden Halbleiteranordnungen Pending DE1044979B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DEL27118A DE1044979B (de) 1957-03-13 1957-03-13 Verfahren zum AEtzen von elektrisch unsymmetrisch leitenden Halbleiteranordnungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEL27118A DE1044979B (de) 1957-03-13 1957-03-13 Verfahren zum AEtzen von elektrisch unsymmetrisch leitenden Halbleiteranordnungen

Publications (1)

Publication Number Publication Date
DE1044979B true DE1044979B (de) 1958-11-27

Family

ID=7264065

Family Applications (1)

Application Number Title Priority Date Filing Date
DEL27118A Pending DE1044979B (de) 1957-03-13 1957-03-13 Verfahren zum AEtzen von elektrisch unsymmetrisch leitenden Halbleiteranordnungen

Country Status (1)

Country Link
DE (1) DE1044979B (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE823763C (de) * 1949-09-15 1951-12-06 Siemens Ag Verfahren zum elektrolytischen Polieren der Oberflaeche von Halbleiterkristallen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE823763C (de) * 1949-09-15 1951-12-06 Siemens Ag Verfahren zum elektrolytischen Polieren der Oberflaeche von Halbleiterkristallen

Similar Documents

Publication Publication Date Title
DE2142146C3 (de) Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente
DE1279848B (de) Verfahren zum grossflaechigen Kontaktieren eines einkristallinen Siliziumkoerpers
DE2143965C3 (de) Verwendung eines Lotes zum flußmittelfreien Hartlöten von Aluminiumwerkstoffen in Schutzgas, Inertgas oder Vakuum
DE1180067B (de) Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen
DE1018558B (de) Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE1126516B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang
DE2720327A1 (de) Verfahren zur herstellung von halbleiterbauelementen, insbesondere solarelementen
DE1044979B (de) Verfahren zum AEtzen von elektrisch unsymmetrisch leitenden Halbleiteranordnungen
DE1027798B (de) Verfahren zur Herstellung von Elektrodensystemen, die einen halbleitenden Koerper enthalten, insbesondere Kristalldioden oder Transistoren
DE2550512A1 (de) Verfahren zur herstellung einer metallisierung auf einem substrat
DE2100154B2 (de) Verfahren zum Aufbringen einer Oxyd-Schutzschicht vorbestimmter Form auf eine Oberfläche eines Halbleitersubstrats
DE1071846B (de)
DE1040135B (de) Verfahren zur Herstellung von Halbleiteranordnungen aus Silicium od. dgl. durch Anwendung eines chemischen AEtzvorganges an der Stelle des p-n-UEberganges
DE1621342A1 (de) Verfahren zum Herstellen von Aufdampfkontakten mit Kontakthoehen groesser 10 mum,insbesondere fuer Planarbauelemente
DE1754512U (de) Flaechengleichrichter bzw. -transistor.
AT237751B (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE1186950C2 (de) Verfahren zum entfernen von unerwuenschten metallen aus einem einen pn-uebergang aufweisenden silicium-halbleiterkoerper
AT218570B (de) Verfahren zur großflächigen Kontaktierung eines einkristallinen Siliziumkörpers
DE1764282C3 (de) Halbleiteranordnung mit einer eine Aluminiumschicht tragenden, aus Siliziumoxid bestehenden Schicht
DE1489017C2 (de) Verfahren zum Herstellen ohmscher Kontakelektroden für Halbleiterbauelemente
DE1464687A1 (de) Verfahren zum AEtzen von Haibleiteranordnungen
DE1913616C3 (de) Verfahren zum Ätzen einer an einem Halter angebrachten Halbleiterscheibe
DE1067529B (de) Verfahren zur Herstellung einer Halbleitervorrichtung des Flaechentyps
DE2707721C3 (de) Verfahren zum Herstellen eines Halbleiterlasers