[go: up one dir, main page]

DE10326273B4 - Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand - Google Patents

Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand Download PDF

Info

Publication number
DE10326273B4
DE10326273B4 DE10326273A DE10326273A DE10326273B4 DE 10326273 B4 DE10326273 B4 DE 10326273B4 DE 10326273 A DE10326273 A DE 10326273A DE 10326273 A DE10326273 A DE 10326273A DE 10326273 B4 DE10326273 B4 DE 10326273B4
Authority
DE
Germany
Prior art keywords
substrate
layer
copper
etchant
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10326273A
Other languages
English (en)
Other versions
DE10326273A1 (de
Inventor
Axel Preusse
Markus Nopper
Holger Schührer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10326273A priority Critical patent/DE10326273B4/de
Priority to US10/747,722 priority patent/US7169664B2/en
Publication of DE10326273A1 publication Critical patent/DE10326273A1/de
Application granted granted Critical
Publication of DE10326273B4 publication Critical patent/DE10326273B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02082Cleaning product to be cleaned
    • H01L21/02087Cleaning of wafer edges
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/26Acidic compositions for etching refractory metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S134/00Cleaning and liquid contact with solids
    • Y10S134/902Semiconductor wafer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren mit den Schritten:
selektives Ätzen durch selektives Aufbringen eines oder mehrerer Ätzmittel auf ein Randgebiet eines Substrats, wobei das eine oder mehrere Ätzmittel eine wässrige Mischung aus Salpetersäure und Flusssäure aufweist und wobei das Substrat ein zentrales Gebiet benachbart zu dem Randgebiet aufweist, wobei ein Metallisierungsschichtstapel mindestens auf dem zentralen Gebiet gebildet ist, und wobei der Metallisierungsschichtstapel mindestens eine isolierende Schicht, eine Barrierenschicht und eine Metallschicht aufweist; und
Entfernen ungewünschten Materials zumindest der isolierenden Schicht, der Metallschicht und der Barrierenschicht selektiv von dem Randgebiet durch das selektive Ätzen, wobei das Entfernen ungewünschten Materials der isolierenden Schicht und der Barrierenschicht mittels der Mischung aus Salpetersäure und Flusssäure erfolgt.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Metallisierungsschichten und Substratkontaminierungen, die damit verknüpft sind, die während nachfolgender Prozesse hervorgerufen werden.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Halbleiterbauteile werden typischerweise auf im Wesentlichen scheibenförmigen Substraten hergestellt, die aus einem geeigneten Material gefertigt sind. Die Mehrheit der Halbleiterbauteile einschließlich äußerst komplexer elektronischer Schaltungen wird gegenwärtig und in der näheren Zukunft auf der Grundlage von Silizium hergestellt, wodurch Siliziumsubstrate und siliziumenthaltende Substrate, etwa SOI-(Silizium auf Isolator) Substrate, geeignete Träger für die Herstellung von Halbleiterbauelementen, etwa Mikroprozessoren, SRAM's, ASIC's (anwendungsspezifische IC's) und dergleichen sind. Die einzelnen integrierten Schaltungen sind feldförmig angeordnet, wobei die meisten der Herstellungsschritte, die sich auf bis zu 500 und mehr einzelne Schritte in anspruchsvollen integrierten Schaltungen belaufen, gleichzeitig für alle Chipbereiche auf dem Substrat ausgeführt werden, mit Ausnahme von Photolithographieprozessen, Messprozessen und das Einbringen in ein Gehäuse der einzelnen Bauteile nach dem Schneiden der Substrate. Somit zwingen ökonomische Bedingungen die Halbleiterhersteller ständig dazu, die Substratabmessungen zu vergrößern, um damit ebenso die zur Herstellung tatsächlicher Halbleiterelemente verfügbaren Fläche zu vergrößern.
  • Zusätzlich zur Vergrößerung der Substratfläche ist es ferner wichtig, die Nutzung der Substratfläche für eine gegebene Substratgröße zu optimieren, um damit tatsächlich soviel Substratfläche wie möglich für Halbleiterbauelemente und/oder Teststrukturen, die für die Prozesssteuerung verwendet werden können, auszunutzen. In dem Versuch, den nutzbaren Oberflächenbereich für eine gegebene Substratgröße zu maximieren, werden die Chipbereiche am Rand so nahe an dem Substratrand angeordnet, wie dies mit Substrathantie rungsprozessen verträglich ist. Im Allgemeinen werden die meisten Herstellungsprozesse in automatisierter Weise durchgeführt, wobei die Substrathandhabung an der Rückseite des Substrats und/oder dem Substratrand, der typischerweise eine Schrägung zumindest an der Vorderseite des Substrats aufweist, ausgeführt wird.
  • Auf Grund der zunehmenden Anforderung hinsichtlich des Reduzierens der Strukturgrößen für sehr anspruchsvolle Halbleiterbauteile hat sich Kupfer, möglicherweise in Kombination mit einem dielektrischen Material mit kleinem ε, als eine häufig verwendete Alternative in der Herstellung sogenannter Metallisierungsschichten erwiesen, die Metallleitungen und Kontaktdurchführungen enthalten, die einzelne Schaltungselemente verbinden, um die geforderte Funktionalität der integrierten Schaltung bereitzustellen. Obwohl Kupfer deutliche Vorteile im Vergleich zu Aluminium, das das typische Metallisierungsmetall der letzten Jahre war, zeigt, waren die Halbleiterhersteller zögerlich bei der Einführung des Kupfers auf Grund der Fähigkeit des Kupfers, leicht in Silizium und Siliziumdioxid zu diffundieren. Selbst wenn Kupfer in geringen Mengen vorhanden ist, kann es die elektrischen Eigenschaften von Silizium und damit das Verhalten von Schaltungselementen, etwa von Transistoren und dergleichen deutlich modifizieren. Es ist daher wichtig, das Kupfer in den Metallleitungen und den Kontaktdurchführungen einzuschließen, indem geeignete isolierende und leitende Barrierenschichten verwendet werden, um die Diffusion von Kupfer in sensible Bauteilgebiete stark zu unterdrücken. Des weiteren muss eine Kontaminierung von Prozessanlagen, etwa Transporteinrichtungen, Transportbehältern, Roboterarmen, Scheibenauflagen, und dergleichen in wirksamer Weise unterdrückt werden, da selbst geringe Mengen von Kupfer, die auf der Rückseite eines Substrats abgelagert werden, zu einer Diffusion des Kupfers in sensible Bauteilbereiche führen können.
  • Das Problem der Kupferkontaminierung wird noch erhöht, wenn dielektrische Materialien mit kleinem ε in Verbindung mit Kupfer verwendet werden, um Metallisierungsschichten zu bilden, da die mechanische Stabilität der porösen Dielektrika mit kleinem ε geringer ist. Da mindestens einige der Abscheideprozesse, die bei der Herstellung von Halbleitern angewendet werden, nicht in effizienter Weise auf den "aktiven" Substratbereich beschränkt werden können, kann ein Stapel aus Schichten oder Materialresten ebenso an dem Substratrandgebiet einschließlich der Abschrägung gebildet werden, wodurch auf Grund der Prozessungleichförmigkeiten an dem Substratrand und insbesondere an der Abschrägung des Substrats ein mechanisch unstabiler Schichtstapel gebildet wird. Während weiterer Produktionsprozesse und Substrathantierungsprozessen kann Material, etwa Kupfer und/oder Dielektrika, abgelöst werden und deutlich diese Prozesse beeinflussen.
  • Beispielsweise wird bei der Herstellung einer Metallisierungsschicht auf Kupferbasis die sogenannte Damaszener-Technik gegenwärtig als bevorzugtes Herstellungsverfahren zur Schaffung von Metallleitungen und Kontaktdurchführungen angewendet. Dazu wird eine dielektrische Schicht, die möglicherweise aus einem Dielektrikum mit kleinem ε aufgebaut ist, abgeschieden und so strukturiert, dass diese Gräben und Kontaktdurchführungen gemäß den Entwurfserfordernissen aufweist. Danach wird eine leitende Barrierenschicht mit beispielsweise Tantal, Tantalnitrid, Titan, Titannitrid und dergleichen abgeschieden, wobei die Zusammensetzung der Barrierenschicht so gewählt wird, dass auch die Haftung des Kupfers an den angrenzendem Dielektrikum verbessert wird. Das Abscheiden der Barrierenschicht kann mittels chemischer Dampfabscheidung (CVD) oder physikalischer Dampfabscheidung (PVD) erreicht werden, wobei eine Abscheidung des Barrierenmaterials nicht in wirksamer Weise auf den aktiven Substratbereich durch gegenwärtig etablierte Abscheidetechniken beschränkt werden kann. Daher kann das Barrierenmaterial auch auf die Substratabschrägung und teilweise auf die Rückseite des Substrats abgeschieden werden. Danach wird gemäß einem standardmäßigen Damaszener-Prozessablauf eine dünne Kupfersaatschicht durch physikalische Dampfabscheidung oder ähnliche geeignete Prozesse abgeschieden, um einen nachfolgenden elektrochemischen Abscheideprozess in Gang zu setzen und zu fördern, um die Gräben und Kontaktdurchführungen, die in dem dielektrischen Material gebildet sind, zu füllen.
  • Obwohl Reaktorgefäße für die elektrochemische Abscheidung, etwa Elektroplattierungsreaktoren oder Reaktoren für die stromlose Abscheidung, so gestaltet sein können, dass diese im Wesentlichen kein Kupfer auf dem Substratrand abscheiden, kann unter Umständen die vorhergehende Abscheidung der Saatschicht dennoch zu einer deutlichen Abscheidung von unerwünschtem Kupfer auf dem Substratrandgebiet führen. Nach der elektrochemischen Abscheidung des Großteils des Kupfers muss überschüssiges Material entfernt werden, was häufig durch chemisch-mechanisches Polieren (CMP) erreicht wird, wobei Materialreste, etwa Kupferstückchen auf Grund der reduzierten Stabilität des Metallisierungsschichtstapels insbesondere an der Substratabschrägung "abblättern" können. Die kupferenthaltenden Materialflocken, die während des CMP-Prozesses freigesetzt werden, können sich dann an ungewünschten Substratgebieten wieder abscheiden oder können den CMP- Prozess für nachfolgende Substrate beeinflussen. Während der weiteren Bearbeitung des Substrats kann eine Kupferkontaminierung, die hauptsächlich durch die Kupferablösung an dem Substratrand bewirkt wird, auftreten und kann den sogenannten "back end" Prozessablauf nachteilig beeinflussen, in welchem Kontaktflächen und Löthöcker gebildet werden. Insbesondere eine elektrochemische Reaktion zwischen Kupfer und Aluminium, das zur Herstellung der Kontaktflächen verwendet wird, kann zu einer sogenannten Lochfraßreaktion führen, wodurch die Zuverlässigkeit des fertiggestellten Halbleiterbauelements deutlich beeinträchtigt wird.
  • Da die Kupferkontaminierung, die durch ungewünschtes Kupfer an dem Substratrand hervorgerufen wird, als eine wesentlich Kontaminierungsquelle identifiziert wurde, werden große Anstrengungen unternommen, um Kupfer von dem Substratrand und der Abschrägung zu entfernen, ohne im Wesentlichen das innere, d. h. das aktive, Substratgebiet zu beeinflussen. Dazu wurden von Halbleiterzulieferern, etwa Semitool Inc., Novellus Inc. und dergleichen Ätzmodule entwickelt, die so gestaltet sind, um selektiv ein Mittel mit im Wesentlichen Schwefelsäure und Wasserstoffperoxid am Substratrand bereitzustellen, um damit unerwünschtes Kupfer von diesem Gebiet zu entfernen. Obwohl das Entfernen ungewünschtem Kupfers von dem Substratrand die Gefahr der Kupferkontaminierung nachfolgender Prozesse reduziert, zeigt es sich jedoch, dass dennoch eine deutliche Reduzierung der Produktionsausbeute insbesondere im „back end"-Prozessablauf beobachtbar ist.
  • Die Patentanmeldung JP 2000-269178 A offenbart einen Substratrandätzprozess zum Entfernen einer Metallisierungsschicht, die eine Barrierenschicht umfasst. Eine Flusssäurelösung wird zum Entfernen der Barrierenschicht und eine wässrige Wasserstoffperoxidlösung zum Entfernen einer Kupferschicht der Metallisierungsschicht verwendet. In einer Ausführungsform wird eine wässrige Wasserstoffperoxidlösung, die ferner Flusssäure enthält, verwendet. In einer alternativen Ausführungsform kann die Flusssäurekomponente durch Salpetersäure ersetzt werden.
  • Die Patentschrift US 6 211 086 B1 offenbart ein Verfahren zum Vermeiden von CMP verursachten Rückständen auf Substraträndern. Leitende Schichten und Siliziumnitridschichten werden in einem definierten Substratrandgebiet entfernt. Die Siliziumnitridschichten können durch die Verwendung beliebiger konventioneller Verfahren entfernt werden. Andere dielektrische Schichten können auf den Randgebieten des Substrates zurückbleiben.
    • Mader, H.: Etching Process. In: Landolt-Börnstein. Neue Serie Band 17c, Springer, 1984, S. 297 offenbart 2HNO3, 1HF, 1H2O als Ätzmittel für Tantal.
  • Angesichts der zuvor bekannten Probleme besteht daher ein Bedarf für eine verbesserte Technik zur Reduzierung der Kontaminierung und/oder mechanischen Defekte, die durch das Ablösen von Dielektrika hervorgerufen werden.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im Wesentlichen richtet sich die vorliegende Erfindung an ein Verfahren zum selektiven Entfernen unerwünschtem Materials von einem Randbereich eines Substrats, wobei nach der Herstellung einer Metallisierung nicht nur unerwünschtes Metall, etwa Kupfer, sondern zumindest auch die darunter liegende Barrierenschicht im Wesentlichen vollständig entfernt wird. Das Entfernen zumindest der Schicht, die unmittelbar unter der Kupferschicht liegt, kann den Aufbau mechanisch unstabiler Schichten während der Herstellung mehrerer Metallisierungsschichten reduzieren, wodurch die Wahrscheinlichkeit einer Ablösung und somit einer Kupferkontaminierung nachfolgender Prozesse deutlich verringert wird. Das selektive Entfernen unerwünschten Materials kann durch Anwendung eines Ätzmittels erreicht werden, das im Wesentlichen eine wässrige Mischung aus Flusssäure und Salpetersäure aufweist. Bei Bedarf kann auch das dielektrische Material unter der Barrierenschicht an dem Substratrand entfernt werden, um schließlich die Substratoberfläche freizulegen, wodurch die Gefahr mechanischer Defekte und damit einer Substratkontaminierung, die durch das Ablösen von Dielektrika bei Herstellungsprozessen und Substrathantierungsprozessen hervorgerufen wird, verringert werden kann.
  • Die Aufgabe der vorliegenden Erfindung wird durch das Verfahren nach Anspruch 1 gelöst.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1a schematisch eine Draufsicht auf ein Substrat mit einem Bauelement mit einem "aktiven" Gebiet und einem Randgebiet; und
  • 1b bis 1g schematisch Querschnittsansichten eines Teils des Substrats aus 1a, wobei diverse Schritte beim Entfernen ungewünschten Materials von dem Randgebiet während der Herstellung einer oder mehrerer Metallisierungsschichten gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung gezeigt sind.
  • DETAILLIERTE BESCHREIBUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der vorliegenden detaillierten Beschreibung sowie in den Zeichnungen gezeigt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Mit Bezug zu den 1a bis 1g werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben. Es sollte beachtet werden, dass die vorliegende Erfindung insbesondere vorteilhaft ist im Zusammenhang mit Metallisierungsschichten mit Kupfer und einem dielektrischen Material mit kleinem ε, da ein Ablösen mechanisch empfindlicher dielektrischer Schichten mit kleinem ε zu einer erhöhten Kontaminierung nachfolgender Prozesse führen kann, wie dies zuvor dargelegt ist. Die vorliegende Erfindung kann jedoch auch im Zusammenhang mit anderen Metallisierungsschemata, etwa Metallisierungsschichten auf Aluminiumbasis, und dergleichen angewendet werden, wodurch die Produktionsausbeute auf Grund einer deutlichen Verringerung der durch Substrathantierungsprozesse, CMP-Prozesse, und dergleichen erzeugten Partikel verbessert wird. Ferner kann durch das Entfernen unerwünschten Materials, das im Gegensatz zu konventionellen Verfahren zusätzlich zu dem Metall auch die Barrierenschicht enthält, und in einer speziellen Ausführungsform eine darunter liegende dielektrische Schicht, die Sicherheitszone für einen nicht benutzten Bereich am Rand des Substrats verringert werden, wodurch mehr Substratfläche bereitgestellt wird, die für eigentliche Halbleiterbauelement verfügbar ist.
  • 1a zeigt schematisch ein Substrat 100 mit einer Vorderseite 101, auf der Schaltungselemente herzustellen sind, und einer Rückseite 102, die häufig mit jeglicher Art von Substrathaltern während des Transports und der Bearbeitung des Substrats 100 in Kontakt ist. Die Vorderseite 101 des Substrats kann in ein "aktives" oder Bauteilgebiet 104, innerhalb dessen die mehreren einzelnen Chipbereiche angeordnet werden, und in ein Randgebiet 103 unterteilt werden, das nicht für die Herstellung von Schaltungselementen auf Grund der Prozessungleichförmigkeiten, die insbesondere in den Nähe des Substratrandes auftreten, verwendet werden kann. Die Größe des Randgebiets 103 und damit des Bauteilgebiets 104 hängt von der Steuerbarkeit der beim Herstellen der Schaltungselemente auf dem Bauteilgebiet 104 beteiligten Prozesse, der Fähigkeit der Transporteinrichtung, die zum Tragen und Transportieren des Substrats 100 zwischen aufeinanderfolgenden Prozesse verwendet wird, und dergleichen ab. Wünschenswerterweise wird die Größe des Randgebiets 103 so klein wie möglich gehalten, um möglichst viele Chipbereiche auf dem Bauteilgebiet 104 anzuordnen. Gegenwärtig sind 200 mm und 300 mm typische Durchmesser von Substraten, die in modernen Halbleiterherstellungsstätten verwendet werden, wobei eine Größe D des Randgebiets 103 von ungefähr 1 bis 5 mm erreichen kann. Die Prinzipien der vorliegenden Erfindung sind jedoch nicht auf eine spezielle Größe des Substrats 100 und des Randgebiets 103 beschränkt. Das Randgebiet 103 weist typischerweise eine Abschrägung auf, wie dies in 1b detaillierter beschrieben ist.
  • 1b zeigt schematisch eine Querschnittsansicht eines Teils des Substrats 100 einschließlich des Randgebiets 103, in welchem die Abschrägung 105 gebildet ist. Ein Schichtstapel 150 mit einer ersten Metallisierungsschicht 151 und einer isolierenden Schicht 152 ist zumindest über dem Bauteilgebiet 104 gebildet, wobei einige oder alle der einzelnen Schichten des Schichtstapels 150 sich in das Randgebiet 103 und möglicherwei se über die Abschrägung 105 erstrecken können. Die isolierende Schicht 152 kann eine Passivierungsschicht repräsentieren, die über Schaltungselementen (nicht gezeigt) gebildet ist, oder kann eine Ätzstopschicht repräsentieren, die für die Herstellung der Metallisierungsschicht 151, verwendet wird. Innerhalb und unter der isolierenden Schicht 152 können Schaltungselemente einschließlich von Kontaktgebieten gebildet sein, die der Einfachheit halber nicht gezeigt sind. Die Metallisierungsschicht 151 umfasst eine zweite isolierende Schicht 153, die aus einem dielektrischen Material mit kleinem ε aufgebaut sein kann. Ein Graben 157 ist in der zweiten dielektrischen Schicht 153 gebildet und ist mit einem leitenden Barrierenmaterial, einem Saatschichtmaterial und einem Metall, etwa Kupfer, gefüllt, die alle in Form einer Barrierenschicht 154, einer Saatschicht 155 und einer Metallschicht 156 bereitgestellt sind.
  • Der Schichtstapel 150 kann entsprechend gut etablierter Photolithographie-, Abscheide- und Ätzverfahren hergestellt werden, wie dies zuvor erläutert ist und daher wird eine detaillierte Beschreibung weggelassen, um nicht die Wesenheit der vorliegenden Erfindung unnötig zu verdunkeln.
  • Wie zuvor erläutert ist, können die Prozesse zum Abscheiden der Metallisierungsschicht 151 teilweise so gestaltet sein, dass ungewünschtes Material selbst innerhalb des Randgebiets 103 und der Abschrägung 105 in dem Versuch gebildet wird, das Bauteilgebiet 104 so groß wie möglich zu gestalten. Ferner kann es in einigen Abscheidetechniken, etwa der Sputter-Abscheidung und beim CVD schwierig sein, beispielsweise die Barrierenschicht 154, die Saatschicht 155 und die dielektrische Schicht 153 auf das Bauteilgebiet 104 zu beschränken. Insbesondere an einem Bereich 157 in der Nähe der Abschrägung 105 können Prozessgleichförmigkeiten während des Abscheidens der Barrierenschicht 154 und/oder der Saatschicht 155 und/oder der dielektrischen Schicht 153 zu einem ungleichförmigen Schichtstapel mit reduzierter mechanischer Stabilität auf Grund der modifizierten Hafteigenschaften der Barrierenschicht 154 und der Saatschicht 155 führen. Ferner kann dielektrisches Material der dielektrischen Schicht 153 auch an der Abschrägung 105 abgeschieden werden, was ferner zur mechanischen Schwächung des Schichtstapels über der Abschrägung 105 auf Grund der inhärenten reduzierten mechanischen Festigkeit der dielektrischen Schicht 153, falls diese als ein Material mit kleinem ε vorgesehen ist, etwa SiCOH, und dergleichen, und auf Grund einer reduzierten Dicke und Ungleichförmigkeiten während des Abscheideprozesses, beiträgt. Als Folge davon können Teile des Schichtsta pels 150, die über der Abschrägung 105 angeordnet sind, sich ablösen und können nachteilig nachfolgende Prozesse, insbesondere Prozesse, die in dem back end-Prozessablauf beteiligt sind, beeinflussen. Im Gegensatz zum herkömmlichen Prozessablauf basiert die vorliegende Erfindung auf der Überlegung, dass zumindest die Saatschicht 155 und möglicherweise Reste der Metallschicht 156 und der Barrierenschicht 154 im Wesentlichen vollständig entfernt werden soll, zumindest an der Abschrägung 105, um die Gefahr der Kontaminierung nachfolgender Prozesse zu minimieren, da selbst nach einer konventionellen Metallentfernung geringe Mengen an Metall vorhanden sein können, die dann bei der Ablösung der Barrierenschicht 154 und/oder der dielektrischen Schicht 153 freigesetzt werden können.
  • 1c zeigt schematisch das Substrat 100, wenn ein Ätzprozess für das wesentliche Entfernen zumindest der Saatschicht 155 einschließlich von Resten der Metallschicht 156 und der Barrierenschicht 154 über dem Randgebiet 103 ausgeführt wird. Das Substrat 100 kann auf einem Substrathalter 122 eines geeigneten Ätzmoduls (nicht gezeigt) angeordnet werden, das so gestaltet ist, um selektiv ein Ätzmittel 121, beispielsweise mittels einer Düse 120, zuzuführen. Die Düse 120 und der Substrathalter 122 können so gestaltet sein, um das Substrat 100 zu halten und mit einer geeigneten Geschwindigkeit zu rotieren, um eine Zentrifugalkraft auf das Ätzmittel 121 auszuüben, wodurch ein Kontakt des Ätzmittels 121 mit Material, das über dem Bauteilgebiet 104 angeordnet ist, in Wesentlichen vermieden wird. Ein geeignetes Ätzmodul, das die selektive Aufbringung des Ätzmittels 121 erlaubt, ist beispielsweise von Semitool Inc. unter der Handelsbezeichnung "capsule" erhältlich. Es sollte jedoch beachtet werden, dass die vorliegende Erfindung nicht auf eine spezielle Ätzanlage eingeschränkt und die Erfindung mit einer beliebigen geeigneten Ätzanlage ausführbar ist, die gegenwärtig auf dem Markt erhältlich ist. Die einzige Anforderung besteht in einer ausreichenden Inertheit der Komponenten des Ätzmoduls in Hinblick auf das Ätzmittel 121.
  • In der Ausführungsform weist das Ätzmittel 121 eine wässrige Mischung aus Flusssäure (HF) und Salpetersäure (HNO3) auf. Das Verhältnis von deionisiertem Wasser, Flusssäure und Salpetersäure kann entsprechend der gewünschte Ätzrate für ein spezifisches Material, z. B. Kupfer und Tantal, das in der Saatschicht 155 und der Barrierenschicht 154 vorhanden ist, gewählt werden. Beispielsweise kann deionisiertes Wasser, 79 gewichtsprozentige HNO3 und 49 gewichtsprozentige HF in einem Verhältnis von unge fähr 10:1:8 Volumenteile, und in einer weiteren Ausführungsform als ein Verhältnis von ungefähr 14:1:2 gemischt werden. Des weiteren kann die Temperatur des Ätzmittels 121 für die oben spezifizierten Mischungen auf ungefähr 25 bis 35°C eingestellt werden. Vorteilhafterweise wird die Temperatur des Substrats 100 ebenso auf den oben spezifizierten Temperaturbereich eingestellt, um die erforderliche Ätzrate zu erreichen.
  • In einer anschaulichen Ausführungsform wird das Substrat 100 in einer im Wesentlichen geschlossenen oder geschützten Umgebung geätzt, so dass die Emission von toxischen Ätzreaktionsprodukten im Wesentlichen vermieden wird. Zum Beispiel kann die Metallisierungsschicht 151 Kupfer aufweisen, das während der Reaktion mit dem Ätzmittel 121, wenn das Ätzmittel 121 Salpetersäure enthält, Stickoxide erzeugen kann. Die Gasatmosphäre, die in dem Ätzmodul eingeschlossen ist, kann dann kontinuierlich oder nach Abschluss des Ätzprozesses aufbereitet werden, dahingehend, dass Stickoxide in nicht toxische Produkte durch beispielsweise eines Katalysatormaterials umgewandelt werden. Die Verwendung einer wässrigen Mischung aus HF und HNO3 ermöglicht, obwohl Stickoxide entstehen können, das Entfernen von Kupfer und Barrierenmaterial auf Tantal-Basis in einem gemeinsamen Ätzprozess.
  • In einer weiteren anschaulichen Ausführungsform kann das Ätzmittel 121 so gestaltet sein, dass es im Wesentlichen Kupfer entfernt, ohne nennenswert Stickoxide zu erzeugen. Dazu kann das Ätzmittel 121 einen Mischung aus Schwefelsäure und Wasserstoffperoxyd und dergleichen aufweisen. Danach kann ein zweites Ätzmittel dem Randgebiet 103 zugeführt werden, wobei ein oder mehrere Spülschritte ausgeführt werden können, um das Ätzmittel 121 und Reaktionsprodukte des vorhergehenden Kupferätzprozesses entfernt werden. Das zweite Ätzmittel kann dann eine wässrige Mischung aus Flusssäure und Salpetersäure in einem Verhältnis, wie es beispielsweise zuvor beschrieben ist, oder in einem anderen geeigneten Verhältnis, aufweisen. Mittels des zweiten Ätzmittels kann zumindest die Barrierenschicht 154 über dem Randgebiet 103 und insbesondere an der Abschrägung 105 entfernt werden. Durch Entfernen der Barrierenschicht 154, unabhängig davon, ob ein Einzelschrittätzprozess durch Bereitstellen des Ätzmittels 121 als eine wässrige Mischung aus Flusssäure und Salpetersäure, oder mittels eines Mehrschrittätzprozesses mit einer Kupferentfernung im Wesentlichen ohne Salpetersäure wird die Wahrscheinlichkeit einer Kupferkontaminierung des Substrats 100 in nachfolgenden Prozessen und eine Kontaminierung von Scheibenhantierungskomponenten deutlich im Vergleich zur konventionellen Lösung reduziert, in der die Barrierenschicht 154 im Wesentlichen intakt bleibt.
  • Des weiteren kann es in einigen Ausführungsformen vorteilhaft sein, das Ätzmittel 121 auf die Rückseite 102 des Substrats 100 aufzubringen, um Metall und Material der Barrierenschicht zu entfernen, das während der Sputterabscheidung bei der Herstellung der Schichten 154 und 155 abgeschieden worden sein kann. Für das Entfernen von Material von der Rückseite 102 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zum Ätzen des Randgebiets 103 angeführt sind. D. h., das Material kann in einem einzelnen Ätzprozess durch Aufbringen einer wässrigen Mischung aus Flusssäure und Salpetersäure entfernt werden, oder Kupfer kann in einem anfänglichen Ätzschritt bei Abwesenheit von Salpetersäure entfernt werden, um damit im Wesentlichen die Erzeugung von Stickoxiden zu vermeiden. Typsicherweise können verfügbare Ätzanlagen, die zur Kupferentfernung an dem Randgebiet 103 verwendet werden, auch so ausgestaltet sein, dass diese das Ätzen der Rückseite 102 ermöglichen.
  • 1d zeigt schematisch eine Querschnittsansicht des Substrats 100 gemäß einer speziellen Ausführungsform der vorliegenden Erfindung. In 1d wurde der Ätzvorgang bei Anwesenheit einer wässrigen Mischung aus Flusssäure und Salpetersäure fortgesetzt, um die dielektrische Schicht 153 zu entfernen, und in weiteren Ausführungsformen wurde der Ätzprozess fortgesetzt, um auch eine darunter liegende Schicht, etwa die dielektrische Schicht 152 zu entfernen, um damit schließlich die Substratoberfläche des Gebiets 103 und der Abschrägung 105 freizulegen. Wenn beispielsweise das Substrat 100 ein Siliziumsubstrat oder ein SOI-Substrat repräsentiert, wird eine blanke Siliziumoberfläche freigelegt, wodurch die Wahrscheinlichkeit einer Kontaminierung nachfolgender Prozesse reduziert und ferner ein mechanisch stabiles Substratrandgebiet 103 bereitgestellt wird. Eine laterale Ausdehnung 158 des Randgebiets 103 kann geeignet durch die selektive Aufbringung des Ätzmittels 121 (vergleiche 1c) definiert werden, da eine relativ scharfe Grenze zwischen dem Bauteilgebiet 104 und dem Randgebiet 103 erreicht werden kann, indem durch die dielektrischen Schichten 153 und 152 hindurchgeätzt wird. Die Ausdehnung 158 kann im Vergleich zu einem konventionellen Randbehandlungsprozess auf Grund der Abwesenheit eines Übergangsgebiets zwischen dem Bauteilgebiet 104 und dem Randgebiet 102, das eine reduzierte mechanische Stabilität aufweist, kleiner sein. Somit kann die laterale Ausdehnung 158 so gewählt werden, dass diese mit Substrathantierungsanlagen kompatibel ist, wobei im Wesentlichen keine Prozesstoleranzen erforderlich sind, die das Ablösen von Teilen der dielektrischen Schicht 153 berücksichtigen. Somit kann gemäß der vorliegenden Erfindung das Bauteilgebiet 104 vergrößert werden, wobei dennoch eine Kontaminierung nachfolgender Prozesse und Prozessanlagen verringert ist.
  • 1e zeigt schematisch das Substrat 100 nach dem Entfernen von Überschussmaterial der Metallschicht 156 (siehe 1d) durch CMP, wobei zudem die Saatschicht 155 und die Barrierenschicht 154 außerhalb des Grabens 157 entfernt worden sind, um eine eingeebnete Metallisierungsschicht 151A bereitzustellen. Wie zuvor erläutert ist, ist die Gefähr der Materialablösung und damit der Kupferkontaminierung deutlich reduziert auf Grund des Entfernens von Metall und Material der Barrierenschicht, insbesondere an der Abschrägung 105 und über dem Randgebiet 103. In der speziellen Ausführungsform, in der die Substratoberfläche im Wesentlichen freigelegt wird durch Entfernen der dielektrischen Schichten 153 und 152, die ihrerseits teilweise aus einem Dielektrikum mit kleinem ε gebildet sein können, wie in 1e gezeigt ist, wird eine noch bessere Reduzierung der Kontaminierung auf Grund der im Wesentlichen "inerten" Oberfläche an dem Randgebiet 103 und der Abschrägung 105 erreicht.
  • 1f zeigt schematisch das Substrat 100 nach der Herstellung einer zweiten Metallisierungsschicht 161 auf der eingeebneten ersten Metallisierungsschicht 151A, während eines Ätzprozesses, der ähnlich zu dem Prozess ist, der zuvor mit Bezug zu 1c beschrieben ist. Die zweite Metallisierungsschicht 161 kann eine dielektrische Ätzstopschicht 162 gefolgt von einer dielektrischen Schicht 163 aufweisen, wobei beispielsweise die dielektrischen Schichten 162 und 163 aus einem Dielektrikum mit kleinem ε aufgebaut sein können. Ein Graben 167a und eine Kontaktdurchführung 167b sind in der dielektrischen Schicht 163 gebildet, wobei deren Seitenwände von einer Barrierenschicht 164 gefolgt von einer Saatschicht 165 bedeckt sind. Schließlich ist eine Metallschicht 166, beispielsweise mit Kupfer, über dem Graben 167a gebildet.
  • Wie zuvor mit Bezug 1b erläutert ist, kann dielektrisches Material der Schichten 162, 163 sowie das leitende Material der Barrierenschicht 164, das beispielsweise Tantal und/oder Tantalnitrid aufweist, und der Saatschicht 165 ebenso auf dem Randgebiet 103 und der Abschrägung 105 abgeschieden worden sein. Somit kann ein weiterer Ätzprozess unter Anwendung eines Ätzmodells, wie es mit Bezug zu 1c beschrieben ist, durchgeführt werden, um ein oder mehrere Ätzmittel an dem Randgebiet 103 bereitzustellen, um damit ungewünschtes Metall und Barrierenschichtmaterial und dielektrisches Material von dem Randgebiet 103 und insbesondere von der Abschrägung 105 zu entfernen. Hinsichtlich der Ätzstrategie und den darin verwendeten Ätzmitteln gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu 1c dargelegt sind.
  • 1g zeigt schematisch das Substrat 100 nach Abschluss des Ätzprozesses, wobei Material auf der Abschrägung 105 und auf dem Randgebiet 103 wirksam entfernt wurde, um die Substratoberfläche im Wesentlichen freizulegen. Die weitere Bearbeitung des Substrats 100, wie es in 1g gezeigt ist, kann mit einem weiteren CMP-Prozess fortgesetzt werden, um überschüssiges Material der Metallschicht 166 zu entfernen und um die Metallisierungsschicht 161 einzuebnen. Wiederum sorgen die im Wesentlichen freigelegte Abschrägung 105 und die wirksame Materialentfernung auf dem Randgebiet 103 für eine deutlich reduzierte Kontaminierungsrate im Vergleich zur konventionellen Bearbeitung. Insbesondere während der weiteren Verarbeitung des Substrats 100 bei der Herstellung von Kontaktflächen und Löthöcker reduziert besonders die wirksame Freilegung der Abschrägung 105 deutlich die Materialablösung und damit die Kontaminierung nachfolgender Prozesse, insbesondere wenn die Metallisierungsschichten 161 und 151A Kupfer aufweisen.
  • Röntgenfluoreszenzmessungen mit Elektronenanregung von mehreren Testsubstraten mit Metallisierungsstapel mit dielektrischem Material mit kleinen ε auf der Grundlage von Siliziumoxid, etwa SiCOH, einer tantalenthaltenden Barrierenschicht und einer Kupfermetallschicht bestätigten, dass im Wesentlichen keine Spuren von Kupfer, Tantal und Sauerstoff auf der Abschrägung 105 vorhanden waren, während lediglich vernachlässigbare Mengen an Tantal und Sauerstoff auf dem Randgebiet 103 nachgewiesen werden konnten. Somit zeigten die Messungen, dass Kupfer von kritischen Substratgebieten, etwa der Abschrägung 105 und dem Randgebiet 103, wirksam entfernt werden kann, wodurch die Kupferkontaminierung nachfolgender Prozesse und Prozessanlagen deutlich verringert wird. Durch Ausführen eines Ätzprozesses, der gemäß einer speziellen Ausführungsform so gestaltet ist, um im Wesentlichen dielektrische Materialien zu entfernen, insbesondere mechanisch instabile Dielektrika mit kleinem ε, nach Fertigstellung einer Metallisierungsschicht kann die Ausbildung mechanisch schwacher Schichtstapel an dem Substratrand verhindert werden, wodurch das Risiko einer Materialablösung in nachfolgenden Prozessen reduziert wird. Die relativ scharfe Grenze, die durch das Ätzen durch die Dielektrika hindurch – möglicherweise bis zur Substratoberfläche hinab – geschaffen wird, liefert die Möglichkeit, die Größe des Randgebiets 103 entsprechend den Anlagenspezifikationen hinsichtlich des erforderlichen "Platzes" an der Substratvorderseite 101 für eine korrekte Substrathantierung zu definieren. Somit kann die wertvolle Substratfläche, die für eigentliche Halbleiterbauelemente verfügbar ist, bei einer gegebenen Substratgröße im Vergleich zur konventionellen Technik vergrößert werden.

Claims (8)

  1. Verfahren mit den Schritten: selektives Ätzen durch selektives Aufbringen eines oder mehrerer Ätzmittel auf ein Randgebiet eines Substrats, wobei das eine oder mehrere Ätzmittel eine wässrige Mischung aus Salpetersäure und Flusssäure aufweist und wobei das Substrat ein zentrales Gebiet benachbart zu dem Randgebiet aufweist, wobei ein Metallisierungsschichtstapel mindestens auf dem zentralen Gebiet gebildet ist, und wobei der Metallisierungsschichtstapel mindestens eine isolierende Schicht, eine Barrierenschicht und eine Metallschicht aufweist; und Entfernen ungewünschten Materials zumindest der isolierenden Schicht, der Metallschicht und der Barrierenschicht selektiv von dem Randgebiet durch das selektive Ätzen, wobei das Entfernen ungewünschten Materials der isolierenden Schicht und der Barrierenschicht mittels der Mischung aus Salpetersäure und Flusssäure erfolgt.
  2. Verfahren nach Anspruch 1, wobei ein erstes Ätzmittel aufgebracht wird, um Material der Metallschicht abzutragen und wobei als ein zweites Ätzmittel die Mischung aus Salpetersäure und Flusssäure aufgebracht wird, um Material zumindest der Barrierenschicht und der isolierenden Schicht zu entfernen.
  3. Verfahren nach Anspruch 2, wobei das erste Ätzmittel im Wesentlichen frei ist von Salpetersäure.
  4. Verfahren nach Anspruch 3, wobei die Metallschicht Kupfer aufweist.
  5. Verfahren nach Anspruch 1, wobei während des Materialentfernens in dem Randgebiet das Substrat freigelegt wird.
  6. Verfahren nach Anspruch 1, wobei das Aufbringen des Ätzmittels in einer im Wesentlichen gasdichten Umgebung durchgeführt wird, um die Emission gasförmiger Stickoxide im Wesentlichen zu vermeiden.
  7. Verfahren nach Anspruch 1, das ferner Aufbringen des Ätzmittels auf die Rückseite des Substrats zur Entfernung ungewünschten Materials umfasst.
  8. Verfahren nach Anspruch 1, wobei die Metallschicht Kupfer aufweist und mittels eines elektrochemischen Prozesses gebildet wird.
DE10326273A 2003-06-11 2003-06-11 Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand Expired - Fee Related DE10326273B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10326273A DE10326273B4 (de) 2003-06-11 2003-06-11 Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand
US10/747,722 US7169664B2 (en) 2003-06-11 2003-12-29 Method of reducing wafer contamination by removing under-metal layers at the wafer edge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10326273A DE10326273B4 (de) 2003-06-11 2003-06-11 Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand

Publications (2)

Publication Number Publication Date
DE10326273A1 DE10326273A1 (de) 2005-01-05
DE10326273B4 true DE10326273B4 (de) 2008-06-12

Family

ID=33494951

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10326273A Expired - Fee Related DE10326273B4 (de) 2003-06-11 2003-06-11 Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand

Country Status (2)

Country Link
US (1) US7169664B2 (de)
DE (1) DE10326273B4 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060172526A1 (en) * 2003-10-16 2006-08-03 United Microelectronics Corp. Method for preventing edge peeling defect
US7169864B2 (en) * 2004-12-01 2007-01-30 Novolen Technology Holdings, C.V. Metallocene catalysts, their synthesis and their use for the polymerization of olefins
DE102005035728B3 (de) * 2005-07-29 2007-03-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand
DE102005063089A1 (de) 2005-12-30 2007-07-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontaminierung durch Vorsehen einer Ätzstoppschicht am Substratrand
DE102006030266A1 (de) * 2006-06-30 2008-01-03 Advanced Micro Devices, Inc., Sunnyvale Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
JP2008277696A (ja) * 2007-05-07 2008-11-13 Toshiba Corp 半導体装置の製造方法
JP5220361B2 (ja) * 2007-07-31 2013-06-26 ルネサスエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
KR20100099094A (ko) * 2007-12-27 2010-09-10 램 리써치 코포레이션 베벨 에칭 프로세스에 후속하는 구리 변색 방지
CN101981664B (zh) * 2008-03-31 2013-08-28 Memc电子材料有限公司 蚀刻硅晶片边缘的方法
CN102282647A (zh) * 2008-11-19 2011-12-14 Memc电子材料有限公司 剥除半导体晶片边缘的方法和系统
US8262923B2 (en) * 2008-12-17 2012-09-11 Lam Research Corporation High pressure bevel etch process
US8323523B2 (en) * 2008-12-17 2012-12-04 Lam Research Corporation High pressure bevel etch process
DE102010003556B4 (de) * 2010-03-31 2012-06-21 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung von Kontaktelementen eines Halbleiterbauelements durch stromloses Plattieren und Entfernung von überschüssigem Material mit geringeren Scherkräften
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
US8809109B2 (en) * 2012-05-21 2014-08-19 Stion Corporation Method and structure for eliminating edge peeling in thin-film photovoltaic absorber materials
CN104882407B (zh) * 2014-02-27 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN107078061B (zh) * 2015-03-16 2020-07-10 富士电机株式会社 半导体装置的制造方法
KR20210024893A (ko) 2019-08-26 2021-03-08 삼성전자주식회사 반도체 소자 제조 방법
DE102020126234B4 (de) * 2019-10-31 2024-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-wafer-abdeckschicht für metalldurchschlagschutz und verfahren zu ihrer herstellung
CN112185807B (zh) * 2020-09-30 2023-12-22 武汉新芯集成电路制造有限公司 一种多晶圆堆叠结构的形成方法
CN114752938B (zh) * 2022-04-07 2024-07-16 中国科学院赣江创新研究院 一种完整去除Nb3Sn超导线稳定层和阻挡层的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966628A (en) * 1998-02-13 1999-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Process design for wafer edge in vlsi
JP2000269178A (ja) * 1999-03-15 2000-09-29 Nec Corp エッチング除去方法および装置と洗浄方法および装置
US6211086B1 (en) * 1999-06-08 2001-04-03 United Microelectronics Corp. Method of avoiding CMP caused residue on wafer edge uncompleted field
US6379782B2 (en) * 2000-04-27 2002-04-30 Nec Corporation Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091047A (en) * 1986-09-11 1992-02-25 National Semiconductor Corp. Plasma etching using a bilayer mask
US5112948A (en) * 1986-10-10 1992-05-12 Jones C Michael Methods and compositions for inducing monocyte cytotoxicity
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 S01基板の製造方法
US5496720A (en) * 1993-02-10 1996-03-05 Susko-Parrish; Joan L. Parthenogenic oocyte activation
US6150969A (en) * 1996-06-12 2000-11-21 Audiologic, Incorporated Correction of nonlinear output distortion in a Delta Sigma DAC
AU7979098A (en) * 1997-06-18 1999-01-04 Curators Of The University Of Missouri, The Complete activation of mammalian oocytes
JP3875375B2 (ja) 1997-10-06 2007-01-31 株式会社ルネサステクノロジ 半導体装置の製造方法および半導体基板
US6265314B1 (en) * 1998-06-09 2001-07-24 Advanced Micro Devices, Inc. Wafer edge polish
TW416104B (en) * 1998-08-28 2000-12-21 Kobe Steel Ltd Method for reclaiming wafer substrate and polishing solution composition for reclaiming wafer substrate
JP2000331975A (ja) * 1999-05-19 2000-11-30 Ebara Corp ウエハ洗浄装置
US6589875B1 (en) * 2001-08-02 2003-07-08 Advanced Micro Devices, Inc. Method of selectively processing wafer edge regions to increase wafer uniformity, and system for accomplishing same
KR100611778B1 (ko) * 2002-09-24 2006-08-10 주식회사 하이닉스반도체 반도체장치 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966628A (en) * 1998-02-13 1999-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Process design for wafer edge in vlsi
JP2000269178A (ja) * 1999-03-15 2000-09-29 Nec Corp エッチング除去方法および装置と洗浄方法および装置
US6211086B1 (en) * 1999-06-08 2001-04-03 United Microelectronics Corp. Method of avoiding CMP caused residue on wafer edge uncompleted field
US6379782B2 (en) * 2000-04-27 2002-04-30 Nec Corporation Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Mader, H.: Etching Processes. In: Landolt-Börn- stein. Neue Serie Band 17 c, Springer, 1984, S. 297
Mader, H.: Etching Processes. In: Landolt-Börnstein. Neue Serie Band 17 c, Springer, 1984, S. 297 *

Also Published As

Publication number Publication date
US20040251518A1 (en) 2004-12-16
US7169664B2 (en) 2007-01-30
DE10326273A1 (de) 2005-01-05

Similar Documents

Publication Publication Date Title
DE10326273B4 (de) Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand
DE102008016427B4 (de) Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
DE102012216153B4 (de) Halbleiterbauelemente mit Kupferverbindungen und Verfahren zu deren Herstellung
DE102008049775B4 (de) Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102013111452B4 (de) Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren
DE102006030266A1 (de) Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
DE102009015749B3 (de) Erhöhen der Haftung von dielektrischen Zwischenschichtmaterialien von Halbleiterbauelementen durch Unterdrücken der Silizidbildung am Substratrand
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
DE102005035728B3 (de) Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE69922617T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10261466A1 (de) Verfahren zur Herstellung einer leitenden Barrierenschicht mit verbesserten Haft- und Widerstandseigenschaften
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE102007030812B4 (de) Metallische Leitung in Halbleitervorrichtung und Verfahren zum Bilden derselben
DE102007053600B4 (de) Verfahren zur Herstellung eines Metalls direkt auf einer leitenden Barrierenschicht durch elektrochemische Abscheidung unter Anwendung einer sauerstoffarmen Umgebung
DE102008026133A1 (de) Verfahren zum Verringern der Metallunregelmäßigkeiten in komplexen Metallisierungssystemen von Halbleiterbauelementen
DE10339990B4 (de) Verfahren zur Herstellung einer Metallleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung
DE102005063089A1 (de) Verfahren zum Reduzieren der Kontaminierung durch Vorsehen einer Ätzstoppschicht am Substratrand
DE102008049720B4 (de) Verfahren zum Passivieren freigelegter Kupferoberflächen in einer Metallisierungsschicht eines Halbleiterbauelements
DE102009043740B4 (de) Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen
DE102008030847B4 (de) Reduzierung der Kontamination von Halbleitersubstraten während der Aufbringung der Metallisierung durch Ausführen eines Abscheide/Ätzzyklus während der Barrierenabscheidung
DE102017117959B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102011005642B4 (de) Verfahren zum Schutz von reaktiven Metalloberflächen von Halbleiterbauelementen während des Transports durch Bereitstellen einer zusätzlichen Schutzschicht
DE60016423T2 (de) Ätzmethode und plasmabehandlungsmethode
DE102010040063A1 (de) Verfahren zur Herstellung bleifreier Lotkugeln mit einer stabilen Oxidschicht auf der Grundlage eines Plasmaprozesses

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130101