[go: up one dir, main page]

DE10205563B4 - Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren - Google Patents

Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren Download PDF

Info

Publication number
DE10205563B4
DE10205563B4 DE10205563A DE10205563A DE10205563B4 DE 10205563 B4 DE10205563 B4 DE 10205563B4 DE 10205563 A DE10205563 A DE 10205563A DE 10205563 A DE10205563 A DE 10205563A DE 10205563 B4 DE10205563 B4 DE 10205563B4
Authority
DE
Germany
Prior art keywords
die
semiconductor device
paddle
semiconductor
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10205563A
Other languages
English (en)
Other versions
DE10205563A1 (de
Inventor
Andreas Huschka
Wolfram Kluge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10205563A priority Critical patent/DE10205563B4/de
Priority to US10/185,148 priority patent/US20030151123A1/en
Publication of DE10205563A1 publication Critical patent/DE10205563A1/de
Priority to US10/777,688 priority patent/US20040159929A1/en
Application granted granted Critical
Publication of DE10205563B4 publication Critical patent/DE10205563B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Gehäustes Halbleiterbauelement, umfassend:
einen ersten Die-Befestigungspaddle (400, 500), der aus einem elektrisch leitfähigen Material hergestellt ist;
einen zweiten Die-Befestigungspaddle (410, 510), der aus einem elektrisch leitfähigen Material hergestellt ist;
einen ersten Halbleiter-Die mit einer analogen Schaltung; und
einen zweiten Halbleiter-Die mit einer digitalen Schaltung,
wobei der erste und der zweite Halbleiter-Die bodenseitig mit dem ersten bzw. zweiten Die-Befestigungspaddle befestigt sind,
wobei der erste und zweite Die-Befestigungspaddle voneinander elektrisch getrennt sind,
wobei der erste und zweite Die-Befestigungspaddle Verbindungen aufweisen, um für die analoge Schaltung und die digitale Schaltung separate Erdkontakte bereitzustellen, und
wobei der erste und zweite Die-Befestigungspaddle an der Unterseite des gehäusten Halbleiterbauelementes von außen zugänglich sind.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die Erfindung betrifft allgemein gehäuste Halbleiterbauelemente, wie etwa integrierte Schaltkreise, und genauer gehäuste Halbleiterbauelemente mit zwei Halbleiter-Dies (-Plättchen), sowie zugehörige Herstellungsverfahren.
  • 2. Beschreibung des Standes der Technik
  • Gegenwärtig wurden verschiedene Techniken entwickelt zum Verpacken von Halbleiter-Dies oder Chips. Eine Anzahl verschiedener Packungsdesigns ist durch JEDEC-Standards (Joint Electronic Devices Engineering Conference) spezifiziert einschließlich Plastik- oder Keramikdesigns. Ein Beispiel eines JEDEC-gemäßen Packungsdesigns ist QFP (Quad Fiat Pack).
  • Halbleiter-Die-Packungen (Packages) nehmen viele Formen an, enthalten aber im Allgemeinen ein Substrat, das eine flache Höhlung (Kavität) zum Aufnehmen des Halbleiter-Dies enthalten kann. Weiterhin enthalten die Packungen entweder ein metallisiertes und plattiertes Leitungsmuster (Pattern) oder einen metallischen Leitungsrahmen mit inneren Leitungstips, die die Höhlung umgeben, und Leitungen, die sich hinaus zu den Kanten des Substrats erstrecken. Die Leitungen sind in einer geeigneten Konfiguration gebogen oder geformt zum elektrischen Verbinden in einem Sockel, einer Schaltungsplatine, einer gedruckten Leitungsplatte, einer Anwendungskarte, etc.
  • Ein Beispiel eines Packungsdesigns, das einen Leitungsrahmen enthält, ist die oben erwähnte QFP-Packung. Leitungsrahmen werden so genannt, weil alle Leitungen für ein Bauelement durch einen äußeren Verbindungsrahmen zusammengehalten werden. Der Rahmen umgibt ein Paddle (eine Leitungsplatte), an der der Die angebracht ist, um den Die zu befestigen. Der Paddle ist am Boden der Höhlung angebracht.
  • Um die parasitären Effekte, die durch die Signalübertragung von dem Die auf die Leitungsplatte über Bonddrähte und/oder den Leitungsrahmen erzeugt werden, zu reduzieren, wurde eine Anzahl modifizierter Packungsdesigns insbesondere für Hochfrequenzanwendungen entwickelt.
  • Eine dieser Techniken ist das BCC-Design (Bump Chip Carrier), bei dem kein Leitungsrahmen verwendet wird. Eine andere Technik, die auf die Reduktion parasitärer Effekte zielt und die noch einen Leitungsrahmen verwendet, ist die QFN-Technik (Quad Flat Non-Lead), bei der der Leitungsrahmen deutlich verkleinert ist. Man kann sich QFN-Packungen als dadurch gebildet vorstellen, dass der untere Abschnitt von QFP-Packungen entfernt wird und die Leitungen weggeschnitten werden, um die Leitungsrahmen zu beschneiden, wobei Anschlüsse übriggelassen werden.
  • Die QFN-Technik ist in 1 verdeutlicht, die eine Querschnittsansicht einer QFN-Packung zeigt, die einen Halbleiter-Die 100 einkapselt. Die Struktur enthält den Die 100 und eine Anzahl von Leitungen 110, die zusammengehalten werden, um einen Leitungsrahmen zu bilden. Der Die 100 umfasst Bond-Pads, die elektrisch mit jeweiligen Leitungen 110 unter Verwendung von Bonddrähten 120 verbunden sind. Während die Bond-Pads des Dies 100 auf der oberen Fläche des Dies, d. h. der aktiven Oberfläche, angeordnet sind, enthält der Die 100 weiterhin eine Rückfläche, die einen Erdungskontakt (Groundkontakt) enthalten kann. Der Die 100 hat seine Rückfläche mit dem Die-Befestigungspaddle 130 durch die Verwendung von Haftmaterial (Klebematerial) 140 kontaktiert. Schließlich sind der Die 100, die Leitungen 110, der Die-Befestigungspaddle 130 und die Bonddrähte 120 durch eine Gießverbindung 150 eingekapselt.
  • Während solche QFN-Packungen in vielen Anwendungen zufriedenstellend sind, wurde festgestellt, dass insbesondere für Hochfrequenzanwendungen mit hohem Leistungsverbrauch ein Problem auftritt, weil es einen ungenügenden Kontaktheiztransfer von dem Die nach außen gibt. Um dieses Problem zu beheben, sind Packungen entwickelt worden, die einen direkten großflächigen Kontakt zu der Anwendungs-Leiterplatte aufweisen.
  • Wie aus 1 ersehen werden kann, ist der Paddle 130 so vertikal verschoben, dass der Die 100 und die Leitungen 110 auf verschiedenen Niveaus liegen. Eine Packung mit einem von außen zugänglichen (exponierten) Paddle ist die MLF-Packung (MicroLeadFrameTM), die eine kunststoffverkapselte Packung mit einem Kupferleitungsrahmensubstrat ist. Diese Technik ist in 2 verdeutlicht.
  • Wie bei der QFN-Packung verwendet die MLF-Packung am Umfang Kontaktflächen am Boden der Packung, um einen elektrischen Kontakt zu der Leiterplatte bereitzustellen. Die MLF-Packung bietet auch eine thermische Verbesserung dadurch, dass sie den Die-Befestigungspaddle 200 am Boden der Packungsoberfläche von außen zugänglich hat, um einen effizienten Wärmepfad bereitzustellen, wenn die Packung direkt mit der Platine verlötet ist. Somit ist der Paddle 200 nicht vertikal versetzt, sondern findet sich auf demselben Niveau wie die Leitungen 110. Durch einen Downbond 220 oder durch eine elektrische Verbindung mittels eines leitfähigen Die-Befestigungsmaterials erlaubt die MLF-Packung eine stabile Erdung, um die elektrischen Eigenschaften durch Reduktion von Interferenzen zu verbessern. Weiterhin kann ein Erdungsbond 210 bereitgestellt sein.
  • Wird nun zu 3 übergegangen, so ist ein Standardpaddledesign in Draufsicht gezeigt, das in den meisten leitungsrahmenbasierten Packungsdesigns verwendet werden kann. Wie ersichtlich ist, ist der Paddle (im Wesentlichen) ein Quadrat oder eine sogenannte "Quad-" oder "Chipcarrier"-Packung mit achtundvierzig Leitungen, die an den Kanten des Quadrats liegen. Ferner gibt es einen im Wesentlichen quadratischen Paddle 130, 200, der an den Ecken des Leitungsrahmens unter Verwendung von Paddle-Leitungen 300 befestigt ist.
  • Während die oben diskutierten Techniken bezüglich der Reduktion parasitärer Effekte und bezüglich des thermischen Verhaltens oft zufriedenstellend sind, sind die Techniken noch nachteilig bei der Einkapselung von Halbleiterschaltkreisen, die für Hochfrequenzanwendungen wie RF-Anwendungen (Radiofrequenz) jenseits 5 GHz verwendet werden, beispielsweise in Sendeempfängern, die Frequenzen im 5,2 GHz- oder 5,8 GHz-Band verwenden. Insbesondere wenn sowohl analoge als auch digitale Signale in einem Packungsbauelement verwendet werden, kann ein Übersprechen auftreten, das die Signalqualität verschlechtert. Dies kann zu falschen Schaltkreisoperationen führen und ein ernstzunehmendes Problem im Normalbetrieb sowie bei der elektrischen Charakterisierung des Schaltkreises darstellen.
  • JP 10-98 150 A offenbart ein vergossenes Halbleiterbauelement, bei dem der Leitungsrahmen in zwei Teile geteilt ist. Es wird beschrieben, dass die Technik beabsichtigt, Schaltungen zu trennen, um Probleme mit Hochfrequenzrauschen zu beheben. Zwei oder mehrere Leitungsschichten werden an der Rückseitenfläche bereitgestellt und zwei oder mehrere Anschlüsse werden an der Vorderseite für Erdungszwecke gebildet und sind mit Leitungen über Bonddrähte verbunden. Es wird beschrieben, dass nicht benötigte Leitungsanteile abgeschnitten werden, um die Herstellung des vergossenen Halbleiterbauelementes zu vervollständigen. Das Halbleiterbauelement hat eine Anwendung in integrierten Mikrowellenschaltungen.
  • JP 6-85 151 A beschreibt ein Halbleiterbauelement und ein Herstellungsverfahren. Ein Die-Pad-Abschnitt wird in wenigstens zwei Teile separiert, die bezüglich Fläche und Umriss miteinander identisch sind. Der integrierte Schaltkreischip wird so angebracht, dass er auf den geteilten Abschnitten verbleibt.
  • JP 4-94 565 A offenbart ein Halbleiterbauelement, bei dem der Die-Pad in Abschnitte aufgeteilt ist, um Rauscheffekte zu reduzieren. Einige der Die-Abschnitte werden als Leiter zu einer Zuführungs- oder Erdungsleitung verwendet.
  • JP 1-124 244 A betrifft einen Leitungsrahmen mit zwei Inseln. Die Inseln werden verwendet, um eine Verbindung zu einem GND-Pad bzw. einem VCC-Energiezuführungspad herzustellen.
  • US 5 381 037 A offenbart einen Leitungsrahmen, bei dem ausgewählte innere Leitungen mit einem inneren Rahmenteil verbunden sind.
  • EP 0 712 160 A2 beschreibt Halbleiterbauelemente mit einem Die-Befestigungspaddle, welches nach unten ausgerichtet ist. Der von außen zugängliche Die-Befestigungspaddle kann als eine Hochfrequenzerdungsverbindung zu einer Hochfrequenzschaltungserdungsebene verwendet werden.
  • US 5 389 817 A beschreibt ein Halbleiterbauelement mit einer flachen Jumper-Zuführung. Der Die-Pad ist in zwei Teile aufgeteilt. Es wird beschrieben, dass die isolierende Schicht des Halbleiterbauelements auf dem Die-Pad gebildet wird, der als Leitungsrahmen verwendet wird, und dass der Halbleiterchip mit der isolierenden Schicht mittels einer isolierenden oder leitfähigen Klebung verbunden ist.
  • WO 96/20 502 A1 beschreibt eine elektronische Packung für einzelne, isolierte Schaltungen. Eine primäre Schaltung und eine sekundäre Schaltung werden befestigt und elektrisch mit dem Leitungsrahmen so gekoppelt, dass der kleinste interne Abstand zwischen den internen Schaltungen wenigstens so groß ist wie ein vordefinierter Abstand.
  • DE 40 31 051 A1 beschreibt ein Modul mit wenigstens einem Halbleiter-Schaltungselement und einer Steuerschaltung. Der Chip mit Halbleiterbauelementen und der Chip mit der Steuerschaltung sind auf metallenen Montageplatten angeordnet, die voneinander elektrisch entkoppelt sind.
  • US 5 804 468 A beschreibt einen Prozess zur Herstellung eines verpackten Halbleiters mit geteiltem Leitungsrahmen.
  • US 5 317 183 A beschreibt eine Technik zur Reduzierung der Substratrauschkopplung für VLSI-Chips mit analogen und digitalen Schaltungen.
  • US 6 049 702 A beschreibt einen integrierten passiven Sendeempfänger.
  • ÜBERSICHT ÜBER DIE ERFINDUNG
  • Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes gehäustes Halbleiterbauelement und ein zugehöriges Verfahren bereitzustellen, die bei Verwendung analoger und digitaler Signale zu verbesserten Mischsignaleigenschaften führen.
  • Diese Aufgabe wird durch die Gegenstände der unabhängigen Ansprüche gelöst.
  • Bevorzugte Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
  • Ein verbessertes gehäustes Halbleiterbauelement wird bereitgestellt, das die Zuverlässigkeit gepackter Halbleiterschaltkreise insbesondere bei hochfrequenten Anwendungen erhöht, bei denen sowohl analoge als auch digitale Signale verwendet werden. Weiterhin wird ein Verfahren zum Herstellen bereitgestellt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind zu der Beschreibung hinzugefügt und bilden einen Teil derselben zum Zwecke der Erläuterung der Prinzipien der Erfindung. Die Zeichnungen sind nicht zu verstehen als Beschränkung der Erfindung auf nur die gezeigten und beschriebenen Beispiele davon, wie die Erfindung gemacht und verwendet werden kann. Weitere Merkmale und Vorteile werden aus der folgenden und genaueren Beschreibung der Erfindung ersichtlich werden, wie in den beigefügten Zeichnungen verdeutlicht, in denen:
  • 1 eine Querschnittsansicht einer herkömmlichen QFN-Packung ist;
  • 2 eine Querschnittsansicht einer MLF-Packung ist;
  • 3 eine Draufsicht einer herkömmlichen leitungsrahmenbasierenden Packung ist;
  • 4 eine Draufsicht einer Halbleiter-Die-Packung gemäß einer ersten Ausgestaltung ist; und
  • 5 eine Draufsicht einer Halbleiter-Die-Packung gemäß einer zweiten Ausgestaltung ist.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die verdeutlichenden Ausgestaltungen der vorliegenden Erfindung werden unter Bezugnahme auf die Zeichnungen beschrieben, in denen ähnliche Elemente und Strukturen durch gleiche Bezugsziffern angegeben sind.
  • Wird nun auf die Zeichnungen und insbesondere auf 4 Bezug genommen, die eine erste Ausgestaltung der Packung verdeutlicht, so wird ein Leitungsrahmen bereitgestellt, der achtundvierzig Leitungen 110 wie in der Anordnung von 3 enthält. Der Leitungsrahmen hat einen im Wesentlichen quadratischen Umriss, d. h. die Packung ist eine quadratische oder "Quad-" oder "Chipcarrier"-Packung. In anderen Ausgestaltungen können rechteckige Rahmen und Packungen bereitgestellt werden. Ausgestaltungen sind weiterhin möglich, die Leitungsrahmen und Packungen beliebiger Umrisse bereitstellen.
  • Innerhalb der von den Leitungen 110 aufgespannten Fläche sind zwei Die-Befestigungspaddle 400, 410 in der Ausgestaltung von 4 bereitgestellt. Die Paddle 400, 410 haben einen im Wesentlichen rechteckigen Umriss und sind zueinander benachbart angeordnet. In der Ausgestaltung von 4 ist der Abstand zwischen den zwei Die-Befestigungspaddlen 400, 410 größer als die Breite einer der Leitungen 110.
  • Die Paddle 400, 410 sind mit dem Leitungsrahmen unter Verwendung von Standard-Paddleleitungen 300 an den Ecken des Leitungsrahmens verbunden, sowie unter Verwendung üblicher Leitungen 420 in der Nähe der Mitte einer Seite des Leitungsrahmens. Es ist anzumerken, dass in der vorliegenden Ausgestaltung beide Paddle 400, 410 mit dem Leitungsrahmen an vier Verbindungspunkten 300, 420 befestigt sind, wodurch eine sichere mechanische Verbindung hergestellt ist.
  • Die Die-Befestigungspaddle 400, 410 sind an der Bodenfläche der Packung von außen zugänglich, ganz so wie in der oben unter Bezug auf 2 beschriebenen MLF-Technik. Das bedeutet, dass die Paddle 400, 410 nicht vertikal bezüglich der Leitungen 110 verschoben sind, sondern auf demselben Niveau angeordnet sind. Es ist jedoch zu betonen, dass in anderen Ausgestaltungen die Paddle 400, 410 vertikal verschoben sein können.
  • Die Die-Befestigungspaddle 400, 410 sind aus einem elektrisch leitfähigen Material hergestellt. Bei der Plazierung der Halbleiter-Dies auf die Paddle 400, 410 stellen die Paddle 400, 410 separate Erden für die Chips bereit.
  • Die Chips umfassen einen analogen und eine digitalen Schaltkreis zum Erzeugen oder Verarbeiten analoger bzw. digitaler Signale. Solche Chips stellen auf ihrer Bodenfläche zwei getrennte Erdungskontakte bereit, einer zur Erzielung einer analogen Erdung und der andere zur Erzielung einer digitalen Erdung. Wenn solche Chips unter Verwendung der Packung von 4 verpackt werden, haben die analogen und die digitalen Schaltkreise getrennte Erden nicht nur auf den Chips, sondern auch in der Packung. Somit gibt es getrennte Erden innerhalb des gesamten Signalpfades von den Dies zu der Packung und, im Falle von außen zugänglicher Paddle, von den Paddle zu der Platine.
  • In einer erfindungsgemäßen Konfiguration kapselt die Packung von 4 daher zwei separate Dies ein, wobei der eine analoge Schaltkreise und der andere digitale Schaltkreise enthält. In dieser Konfiguration kann der Die, der die analogen Schaltkreise enthält, auf dem Paddle 400 plaziert werden, während der Die, der die digitalen Schaltkreise enthält, auf dem Paddle 410 plaziert wird. Das bedeutet, dass in dieser Anordnung die Paddle 400, 410 verwendet werden, um Erden nicht nur für verschiedene Schaltkreise auf demselben Die, sondern sogar für verschiedene Dies bereitzustellen. Da die Paddle 400, 410 elektrisch getrennt sind, kann jeder Die seinen eigenen Signalpfad bis hinab zu der Platine haben.
  • Um elektrisch getrennte Die-Befestigungspaddle 400, 410 bereitzustellen, können die Paddle als separate Stücke eines Metallsubstrats oder metallisierten Substrats bereitgestellt werden. In einer anderen Ausgestaltung sind die Paddle 400, 410 durch Metallisierung oder Plattierung ein und desselben isolierenden Substrats hergestellt.
  • Wird nun zu 5 übergegangen, so ist eine zweite Ausgestaltung gezeigt, die den meisten der unter Bezugnahme auf 4 diskutierten Strukturen gleicht. In der Packung von 5 sind zwei Die-Befestigungspaddle 500, 510 bereitgestellt, die nicht von im Wesentlichen rechteckigem Umriss sind. Stattdessen sind die Paddle 500, 510 entworfen, um einer vorgegebenen Partitionierung des integrierten Schaltkreisesdesigns der Halbleiter-Dies zu folgen, die verpackt werden sollen. Das bedeutet, wenn die Packung Chips einkapseln soll, die analoge und digitale Schaltkreise aufweisen, bei denen der analoge Schaltkreis auf einem Die in einem beispielsweise L-förmigen Umriss angeordnet ist, sind die Paddle 500, 510 entsprechend geformt. Wenn die Dies auf ihrer Bodenfläche Erdungskontakte entsprechender Umrisse aufweist, können sie in die Höhlung der Packung plaziert werden, um auf den Paddlen 500, 510 befestigt zu werden, so dass der L-förmige Erdungskontakt des Analogschaltkreises auf den Paddle 500 passt, während der andere Erdungskontakt auf den L-förmigen Paddle 510 passt. In diesem Beispiel würde Paddle 500 verwendet werden, um eine Erde für die Analogschaltkreise bereitzustellen, während Paddle 510 die Erde für die Digitalschaltkreise bereitstellt.
  • Betrachtet man den Paddle 510, so ist zu bemerken, dass der Paddle eine Dreipunktverbindung zu dem Leitungsrahmen aufweist. Der Paddle 510 ist mit dem Leitungsrahmen unter Verwendung einer Paddleleitung an der oberen rechten Ecke und unter Verwendung einer Leitung 420 ähnlich der Anordnung von 4 befestigt. Zusätzlich ist der Paddle 510 mit dem Leitungsrahmen unter Verwendung einer speziell angepassten Eckverbindung 520 befestigt, die eine gewöhnliche Leitung in der Nähe einer Ecke des Leitungsrahmens ist. Im Gegensatz dazu ist der Paddle 500 mit dem Leitungsrahmen unter Verwendung von mehr als drei oder vier Verbindungspunkten befestigt. Der Paddle 500 ist an zwei Paddleleitungen 300, einer üblichen Leitung 420 und drei zusätzlichen Leitungen befestigt, die eine mehrfache gewöhnliche Leitung 530 bilden.
  • Wenn Packungen wie solche von 4 und 5 hergestellt werden, werden zunächst die zwei Paddle 400, 410 oder 500, 510 bereitgestellt. Wie bereits oben erwähnt, können die zwei Paddle als eine physikalische Einheit ausgestaltet werden, so dass die Bereitstellung der Paddle tatsächlich in einem Verfahrensschritt durchgeführt werden kann. Dann werden die Paddle plaziert, um den Boden der Höhlung zu bilden, so dass die Bodenfläche der Dies später mit den Paddlen befestigt werden kann.
  • Dieser "Die-Befestigungs"-Vorgang wird durchgeführt, wenn die Halbleiter-Dies verpackt werden, um die Dies an dem Boden der Höhlung sicher zu befestigen, z. B. unter Verwendung eines leitfähigen Haftmaterials (Klebematerials). Wenn die Dies einmal an den Paddlen befestigt sind, wird ein "Draht-Bond"-Vorgang durchgeführt, um die einzelnen Kontaktpads auf den Dies mit den einzelnen inneren Leitungstips zu verbinden, im Allgemeinen unter Verwendung extrem feiner Gold- oder Aluminiumdrähte. Schließlich wird die Höhlung unter Verwendung einer Gießverbindung und/oder einer Abdeckung hermetisch versiegelt.
  • Die oben beschriebenen Ausgestaltungen können Verbesserungen bezüglich des Mischsignalverhaltens in Hochfrequenzanwendungen enthalten, da getrennte Analog- und Digitalerden bereitgestellt werden können, nicht nur auf den Chips und der Platine, sondern auch auf dem Paddle der Packung. Zwei getrennte Paddle stellen in idealer Weise eine gute Erdungsübertragung von den Dies zu der Platine bereit, um nicht nur das Hochfrequenzverhalten und das thermische Verhalten zu verbessern, sondern auch die Mischsignaleigenschaften. Das bedeutet, dass es möglich ist, digitale und analoge Erden separat von den Dies zur Platine zu übertragen.
  • Weiterhin können üblicherweise verwendete Erdungsdrahtbondtechniken auf den getrennten Paddlen verwendet werden, ohne die Mischsignaleigenschaften zu verschlechtern. Darüber hinaus reduziert das Erdungsdrahtbonden die Gesamtzahl der I/O-Pins für die integrierte Schaltkreislösung. Unter dieser Berücksichtigung kann die Packungsgröße signifikant selbst bei demselben Pitch (Teilungsmaß) der I/O-Pins vermindert werden. Das bedeutet, dass die Verringerung der I/O-Pinzahl einen Entwurf kleinerer Packungen unter gleichzeitiger Beibehaltung derselben Pin-Teilung erlaubt, was zur Vermeidung von Schwierigkeiten beim Platinenlayout notwendig ist.
  • Es ist zu bemerken, dass die oben beschriebene Packungstechnik insbesondere für Mischsignallösungen jenseits 5 GHz geeignet ist, insbesondere in den 5,2 GHz- und 5,8 GHz-Frequenzbändern. Durch die Verminderung des Übersprechens kann die Betriebsgeschwindigkeit erhöht werden.
  • Während die Erfindung unter Bezugnahme auf physikalische Ausgestaltungen beschrieben worden ist, die in Übereinstimmung mit der Erfindung gestaltet worden sind, wird Fachleuten ersichtlich sein, dass verschiedene Modifikationen, Variationen und Verbesserungen der vorliegenden Erfindung im Lichte der obigen Lehre und innerhalb des Umfangs der beigefügten Ansprüche möglich sind, ohne von der Idee und dem beabsichtigten Umfang der Erfindung abzuweichen. Während die Erfindung beispielsweise für Direktkontaktpackungslösungen (Paddlepackungslösungen) wie etwa QFN oder MLF verwendet werden kann, ist anzumerken, dass die Erfindung auf diese Techniken nicht beschränkt ist.
  • Zusätzlich wurden solche Bereiche, in denen davon ausgegangen wird, dass sich Fachleute auskennen, hier nicht weiter beschrieben, um die hier beschriebene Erfindung nicht unnötig zu verschleiern. Es ist demgemäss zu verstehen, dass die Erfindung nicht durch die spezifisch erläuternden Ausgestaltungen, sondern nur durch den Umfang der beigefügten Ansprüche beschränkt wird.

Claims (19)

  1. Gehäustes Halbleiterbauelement, umfassend: einen ersten Die-Befestigungspaddle (400, 500), der aus einem elektrisch leitfähigen Material hergestellt ist; einen zweiten Die-Befestigungspaddle (410, 510), der aus einem elektrisch leitfähigen Material hergestellt ist; einen ersten Halbleiter-Die mit einer analogen Schaltung; und einen zweiten Halbleiter-Die mit einer digitalen Schaltung, wobei der erste und der zweite Halbleiter-Die bodenseitig mit dem ersten bzw. zweiten Die-Befestigungspaddle befestigt sind, wobei der erste und zweite Die-Befestigungspaddle voneinander elektrisch getrennt sind, wobei der erste und zweite Die-Befestigungspaddle Verbindungen aufweisen, um für die analoge Schaltung und die digitale Schaltung separate Erdkontakte bereitzustellen, und wobei der erste und zweite Die-Befestigungspaddle an der Unterseite des gehäusten Halbleiterbauelementes von außen zugänglich sind.
  2. Gehäustes Halbleiterbauelement nach Anspruch 1, wobei der erste und zweite Die-Befestigungspaddle entsprechend den Umrissen der Bodenflächen des ersten bzw. zweiten Halbleiter-Dies geformt sind.
  3. Gehäustes Halbleiterbauelement nach Anspruch 1, wobei der erste und zweite Halbleiter-Die integrierte Schaltkreise zum Verarbeiten analoger bzw. digitaler Signale mit Frequenzen oberhalb von 5 GHz umfassen.
  4. Gehäustes Halbleiterbauelement nach Anspruch 1, weiterhin eine Vielzahl von Leitungen (110) umfassend zum Bereitstellen elektrischer Kontakte zu dem ersten und zweiten Halbleiter-Die, wenn sie elektrisch mit dem ersten bzw. zweiten Halbleiter-Die verbunden sind, wobei die Vielzahl von Leitungen zusammengehalten wird, um einen Leitungsrahmen zu bilden.
  5. Gehäustes Halbleiterbauelement nach Anspruch 4, wobei der erste und zweite Die-Befestigungspaddle an dem Leitungsrahmen befestigt sind.
  6. Gehäustes Halbleiterbauelement nach Anspruch 4, wobei wenigstens einer der ersten und zweiten Die-Befestigungspaddles an einer Paddleleitung (300) an einer Ecke des Leitungsrahmens befestigt ist.
  7. Gehäustes Halbleiterbauelement nach Anspruch 6, wobei der wenigstens eine Die-Befestigungspaddle weiterhin an einer zweiten Paddleleitung (300) an einer anderen Ecke des Leitungsrahmens befestigt ist.
  8. Gehäustes Halbleiterbauelement nach Anspruch 6, wobei der wenigstens eine Die-Befestigungspaddle weiterhin an wenigstens einer (420) der Vielzahl von Leitungen befestigt ist.
  9. Gehäustes Halbleiterbauelement nach Anspruch 4, wobei wenigstens einer (510) des ersten und zweiten Die-Befestigungspaddles eine Dreipunktverbindung mit dem Leitungsrahmen aufweist.
  10. Gehäustes Halbleiterbauelement nach Anspruch 4, wobei wenigstens einer der ersten und zweiten Die-Befestigungspaddles an dem Leitungsrahmen an mehreren Verbindungspunkten (300, 420, 520, 530) befestigt ist, wobei die Anzahl von Verbindungspunkten größer als vier ist.
  11. Gehäustes Halbleiterbauelement nach Anspruch 1, weiterhin eine Vielzahl von Leitungen (110) umfassend zum Bereitstellen elektrischer Kontakte zu dem ersten und zweiten Halbleiter-Die, wenn sie elektrisch mit dem ersten bzw. zweiten Halbleiter-Die verbunden sind, wobei wenigstens einer des ersten und zweiten Die-Befestigungspaddles an einer (420, 520) der Vielzahl von Leitungen befestigt ist.
  12. Gehäustes Halbleiterbauelement nach Anspruch 11, wobei die Vielzahl von Leitungen in der Packung angeordnet ist, um im Wesentlichen ein Rechteck zu bilden, und wobei die eine (420) der Vielzahl von Leitungen in der Nähe der Mitte einer Seite des Rechtecks gelegen ist.
  13. Gehäustes Halbleiterbauelement nach Anspruch 11, wobei: der wenigstens eine der ersten und zweiten Die-Befestigungspaddles weiterhin an einer anderen der Vielzahl von Leitungen befestigt ist; die andere der Vielzahl von Leitungen in der Nähe der einen der Vielzahl von Leitungen gelegen ist; und die eine und die andere der Vielzahl von Leitungen eine mehrfache übliche Leitung (530) bilden.
  14. Gehäustes Halbleiterbauelement nach Anspruch 1, wobei der erste und zweite Die-Befestigungspaddle jeweils eine Größe von etwa der halben Bodenfläche der Halbleiter-Dies aufweisen.
  15. Gehäustes Halbleiterbauelement nach Anspruch 14, wobei der erste und zweite Die-Befestigungspaddle jeweils einen im Wesentlichen rechteckigen Umriss aufweisen.
  16. Gehäustes Halbleiterbauelement nach Anspruch 1, weiterhin eine Vielzahl von Leitungen (110) umfassend zum Bereitstellen elektrischer Kontakte zu dem ersten und zweiten Halbleiter-Die, wenn sie elektrisch mit dem ersten bzw. zweiten Halbleiter-Die verbunden sind, wobei der erste und zweite Die-Befestigungspaddle voneinander elektrisch getrennt sind durch Bereitstellung eines räumlichen Abstandes zwischen dem ersten und dem zweiten Die-Befestigungspaddle, und wobei der räumliche Abstand größer als die Breite einer der Vielzahl von Leitungen ist.
  17. Gehäustes Halbleiterbauelement nach Anspruch 1, weiterhin eine Vielzahl von Leitungen (110) umfassend zum Bereitstellen elektrischer Kontakte zu dem ersten und zweiten Halbleiter-Die, wenn sie elektrisch mit dem ersten bzw. zweiten Halbleiter-Die verbunden sind, wobei der erste und zweite Die-Befestigungspaddle voneinander elektrisch getrennt sind durch Bereitstellen eines räumlichen Abstands zwischen dem ersten und dem zweiten Die-Befestigungspaddle, und wobei der räumliche Abstand im Wesentlichen gleich dem Abstand zweier benachbarter Leitungen der Vielzahl ist.
  18. Verfahren zum Herstellen eines gehäusten Halbleiterbauelementes mit zwei Halbleiter-Dies (100) mit einer analogen bzw. einer digitalen Schaltung in einem Package, welches einen ersten Die-Befestigungspaddle (400, 500) und einen zweiten Die-Befestigungspaddle (410, 510) aufweist, die aus einem elektrisch leitfähigen Material hergestellt und voneinander elektrisch getrennt sind, wobei der erste und zweite Die-Befestigungspaddle an der Unterseite des Packages von außen zugänglich sind, wobei das Verfahren umfasst: Befestigen der Bodenfläche der Halbleiter-Dies an dem ersten Die-Befestigungspaddle, um einen Erdkontakt für die analoge Schaltung bereitzustellen, und an dem zweiten Die-Befestigungspaddle, um einen Erdkontakt für die digitale Schaltung bereitzustellen.
  19. Verfahren nach Anspruch 18, angepasst zum Herstellen eines gehäusten Halbleiterbauelements gemäß einem der Ansprüche 1 bis 17.
DE10205563A 2002-02-11 2002-02-11 Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren Expired - Lifetime DE10205563B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10205563A DE10205563B4 (de) 2002-02-11 2002-02-11 Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren
US10/185,148 US20030151123A1 (en) 2002-02-11 2002-06-27 Semiconductor die package having two die paddles
US10/777,688 US20040159929A1 (en) 2002-02-11 2004-02-12 Semiconductor die package having two die paddles

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10205563A DE10205563B4 (de) 2002-02-11 2002-02-11 Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE10205563A1 DE10205563A1 (de) 2003-08-28
DE10205563B4 true DE10205563B4 (de) 2009-06-10

Family

ID=27634863

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10205563A Expired - Lifetime DE10205563B4 (de) 2002-02-11 2002-02-11 Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren

Country Status (2)

Country Link
US (2) US20030151123A1 (de)
DE (1) DE10205563B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215012B2 (en) * 2003-01-03 2007-05-08 Gem Services, Inc. Space-efficient package for laterally conducting device
TWI270190B (en) * 2005-09-29 2007-01-01 Siliconware Precision Industries Co Ltd Lead frame structure and package for integrating the same
US20080284038A1 (en) * 2007-05-16 2008-11-20 Dimaano Jr Antonio B Integrated circuit package system with perimeter paddle
JP5588147B2 (ja) * 2009-10-26 2014-09-10 キヤノン株式会社 半導体装置及び半導体装置を搭載したプリント基板
US9349628B2 (en) * 2013-02-25 2016-05-24 Advanced Micro Devices, Inc. Method and an alignment plate for engaging a stiffener frame and a circuit board
DE102017202770B4 (de) 2016-08-31 2023-06-07 Infineon Technologies Austria Ag Halbleiterchipgehäuse mit einem sich wiederholenden Grundflächenmuster
KR20190098132A (ko) 2016-12-30 2019-08-21 인텔 코포레이션 와이어 본딩 애플리케이션들을 위한 패키지 구조체들에서의 인터포저 설계
CN116936544B (zh) * 2023-09-18 2023-12-05 成都电科星拓科技有限公司 一种解决数模干扰的封装结构及封装方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124244A (ja) * 1987-11-09 1989-05-17 Nec Corp リードフレーム
DE4031051A1 (de) * 1989-11-14 1991-05-16 Siemens Ag Modul mit mindestens einem halbleiterschaltelement und einer ansteuerschaltung
JPH0494565A (ja) * 1990-08-10 1992-03-26 Toshiba Corp 半導体装置
JPH0685151A (ja) * 1992-09-02 1994-03-25 Seiko Epson Corp 半導体装置とその製造方法
US5317183A (en) * 1991-09-03 1994-05-31 International Business Machines Corporation Substrate noise coupling reduction for VLSI applications with mixed analog and digital circuitry
US5381037A (en) * 1993-06-03 1995-01-10 Advanced Micro Devices, Inc. Lead frame with selected inner leads coupled to an inner frame member for an integrated circuit package assemblies
US5389817A (en) * 1991-01-18 1995-02-14 Kabushiki Kaisha Toshiba Semiconductor device having a flat jumper lead
EP0712160A2 (de) * 1994-11-14 1996-05-15 Texas Instruments Incorporated Verbesserungen in oder in Beziehung zu integrierten Schaltungen
WO1996020502A1 (en) * 1994-12-28 1996-07-04 National Semiconductor Corporation Electronic package for isolated circuits
JPH1098150A (ja) * 1996-09-25 1998-04-14 Nec Corp モールド型半導体装置
US5804468A (en) * 1993-03-17 1998-09-08 Fujitsu Limited Process for manufacturing a packaged semiconductor having a divided leadframe stage
US6049702A (en) * 1997-12-04 2000-04-11 Rockwell Science Center, Llc Integrated passive transceiver section

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2602076B2 (ja) * 1988-09-08 1997-04-23 三菱電機株式会社 半導体装置用リードフレーム
DE19808193B4 (de) * 1998-02-27 2007-11-08 Robert Bosch Gmbh Leadframevorrichtung und entsprechendes Herstellungsverfahren
US6331728B1 (en) * 1999-02-26 2001-12-18 Cypress Semiconductor Corporation High reliability lead frame and packaging technology containing the same
JP2000332207A (ja) * 1999-05-25 2000-11-30 Hitachi Ltd 過電圧保護回路
EP1188182B1 (de) * 1999-05-31 2012-08-22 Infineon Technologies AG Methode zur zusammenstellung von gehäusen für halbleiteranordnungen
US6483178B1 (en) * 2000-07-14 2002-11-19 Siliconware Precision Industries Co., Ltd. Semiconductor device package structure
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124244A (ja) * 1987-11-09 1989-05-17 Nec Corp リードフレーム
DE4031051A1 (de) * 1989-11-14 1991-05-16 Siemens Ag Modul mit mindestens einem halbleiterschaltelement und einer ansteuerschaltung
JPH0494565A (ja) * 1990-08-10 1992-03-26 Toshiba Corp 半導体装置
US5389817A (en) * 1991-01-18 1995-02-14 Kabushiki Kaisha Toshiba Semiconductor device having a flat jumper lead
US5317183A (en) * 1991-09-03 1994-05-31 International Business Machines Corporation Substrate noise coupling reduction for VLSI applications with mixed analog and digital circuitry
JPH0685151A (ja) * 1992-09-02 1994-03-25 Seiko Epson Corp 半導体装置とその製造方法
US5804468A (en) * 1993-03-17 1998-09-08 Fujitsu Limited Process for manufacturing a packaged semiconductor having a divided leadframe stage
US5381037A (en) * 1993-06-03 1995-01-10 Advanced Micro Devices, Inc. Lead frame with selected inner leads coupled to an inner frame member for an integrated circuit package assemblies
EP0712160A2 (de) * 1994-11-14 1996-05-15 Texas Instruments Incorporated Verbesserungen in oder in Beziehung zu integrierten Schaltungen
WO1996020502A1 (en) * 1994-12-28 1996-07-04 National Semiconductor Corporation Electronic package for isolated circuits
JPH1098150A (ja) * 1996-09-25 1998-04-14 Nec Corp モールド型半導体装置
US6049702A (en) * 1997-12-04 2000-04-11 Rockwell Science Center, Llc Integrated passive transceiver section

Also Published As

Publication number Publication date
US20030151123A1 (en) 2003-08-14
US20040159929A1 (en) 2004-08-19
DE10205563A1 (de) 2003-08-28

Similar Documents

Publication Publication Date Title
DE69315451T2 (de) Chipträgerpackung für gedruckte Schaltungsplatte, wobei der Chip teilweise eingekapselt ist, und deren Herstellung
DE102008061068B4 (de) Elektronikbauelement und Verfahren zur Herstellung eines Elektronikbauelements
DE69433736T2 (de) Mehrchipmodul
DE69526539T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE69216867T2 (de) Verkapselte Anordnung mehrerer Halbleiterbausteine und Herstellungsverfahren dafür
DE60026978T2 (de) Mehrchipgehäuse mit integrierten rf-fähigkeiten
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102007019809B4 (de) Gehäuste Schaltung mit einem wärmeableitenden Leitungsrahmen und Verfahren zum Häusen einer integrierten Schaltung
DE10261009B4 (de) Halbleiterchip-Stapelpackung und Leiterrahmen hierfür
DE102005002631B4 (de) Mehrchippackung
DE102004004880B4 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen sowie integrierter Schaltungschip und integriertes Schaltungsgehäuse
DE69321052T2 (de) Oberflächenmontierte Hybrid-Mikroschaltung
DE112018007457B4 (de) Halbleitervorrichtung
DE102007002707A1 (de) System-in Package-Modul
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE19904258A1 (de) Halbleitervorrichtung
DE10147955A1 (de) Halbleitervorrichtung
DE102014016319B4 (de) Package und verfahren zum konfigurieren eines packages für eine integrierte schaltung (ic)
DE19837911A1 (de) Auf einem Zuleitungsrahmen basierendes Vertikalverbindungsgehäuse
DE102013114938A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE10238781A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right