[go: up one dir, main page]

DE102018133089A1 - Halbleitermodul mit einem Halbleiter und einem den Halbleiter teilweise einhausenden Gehäuse - Google Patents

Halbleitermodul mit einem Halbleiter und einem den Halbleiter teilweise einhausenden Gehäuse Download PDF

Info

Publication number
DE102018133089A1
DE102018133089A1 DE102018133089.8A DE102018133089A DE102018133089A1 DE 102018133089 A1 DE102018133089 A1 DE 102018133089A1 DE 102018133089 A DE102018133089 A DE 102018133089A DE 102018133089 A1 DE102018133089 A1 DE 102018133089A1
Authority
DE
Germany
Prior art keywords
semiconductor
housing
semiconductor module
recess
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102018133089.8A
Other languages
English (en)
Inventor
André Bastos Abibe
Martin Becker
Ronald Eisele
Frank Osterwald
Jacek Rudzki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss Silicon Power GmbH
Original Assignee
Danfoss Silicon Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danfoss Silicon Power GmbH filed Critical Danfoss Silicon Power GmbH
Priority to DE102018133089.8A priority Critical patent/DE102018133089A1/de
Priority to PCT/EP2019/085883 priority patent/WO2020127442A2/en
Publication of DE102018133089A1 publication Critical patent/DE102018133089A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Halbleitermodul mit einem Halbleiter und einem den Halbleiter einhausenden Gehäuse, dadurch gekennzeichnet, dass das Gehäuse aus einem elektrisch leitfähigen Material besteht und eine vom Halbleiter eingenommene Vertiefung aufweist, wobei die der Vertiefung gegenüberliegende Seite des Halbleiters mit der die Vertiefung aufweisenden Oberfläche des Gehäuses coplanar ist.

Description

  • Die Erfindung betrifft ein Halbleitermodul mit einem Halbleiter und einem den Halbleiter einhausenden Gehäuse.
  • Halbleitermodule mit einem Halbleiter und einem den Halbleiter einhausenden Gehäuse sind bekannt. Insbesondere bilden Leistungshalbleitermodule eine vollständige Baugruppe rund um eine Mehrzahl von Leistungshalbleitern. Die Leistungshalbleiter werden von ihrem ursprünglichen Waferverbund oder gegebenenfalls von einem künstlich neu gebildeten Verbund - allgemein bekannt als „artificial panel“ - wie zum Beispiel einem Waffel-Pack, einem Gel-Pack, einem Gurt etc., aufgenommen und sind im Leistungsmodul entsprechend zur Anwendung angeordnet.
  • Typischerweise werden die Leistungshalbleiter zuerst auf einem Substrat mittels eines üblicherweise verwendeten Die-Bond-Verfahrens - beispielsweise Löten, Diffusionslöten, Sintern und insbesondere Silbersintern - angeordnet und dann auf der Oberseite kontaktiert und mit weiteren Gehäusekomponenten umgeben.
  • Die Herstellung von Leistungsmodulen beruht üblicherweise auf der Anordnung eines unverpackten Halbleiters - auch Bare-Die genannt -, der direkt vom Wafer entfernt wird, wobei in diesem Fall die Beherrschung eines Bare-Die-Verfahrens notwendig ist. Ebenfalls charakteristisch ist die Platzierung unverpackter (Leistungs-) Halbleitern auf Einzelsubstraten oder auf relativ kleinen Gruppen von Substraten, die noch nicht getrennt worden sind - allgemein als Großkarten bekannt.
  • Weitere Verarbeitungsschritte, zum Beispiel die Oberseitenkontaktierung, müssen üblicherweise auch auf Prozesse mit unverpackten Halbleitern anwendbar sein - insbesondere das Dickdrahtbonden, Ribbon-Bonden etc. Leistungshalbleiter haben sich dafür als zu zerbrechlich erwiesen - beispielsweise um die Oberseiten-Kontaktierung mit Kupferdrähten ohne Schaden zu überstehen.
  • Ebenfalls bekannt sind silbergesinterte Kupferfolien auf den Leistungskontakten der Leistungshalbleiter, die einen mechanischen Schutz der Halbleiteroberseite darstellen und gleichzeitig eine zusätzliche thermische und elektrische Funktion erfüllen. Bonddrähte oder Bändchen werden auf diesen Kupferfolien kontaktiert.
  • Für das Verarbeiten von ungehausten Halbleitern müssen besondere Randbedingungen und besondere Prozesse geschaffen werden. Diese stehen üblicherweise nur in darauf spezialisierten Fertigungseinrichtungen zur Verfügung.
  • Der Nachteil an dieser Situation ist dabei vor allem, dass die Anordnung der ungehausten und nicht vollständig getesteten Halbleiter auf relativ kleinen Substraten in manchmal relativ großen Gehäusen diese spezielle Prozesstechnologie (zum Beispiel mit Bestückungsautomaten) relativ langsam und damit ineffizient macht. Dies ist insbesondere dann der Fall, wenn Prozesse sequentiell ausgeführt werden und einzelne Halbleiter jedes Mal dem Verarbeitungsschritt zugeführt werden müssen. Dieses Verfahren führt zu einigermaßen langen Produktionszeiten.
  • Dieser Nachteil kann durch ein Beispiel veranschaulicht werden:
    • Ein Substrat mit einer Größe von 3,5 cm × 2,5 cm soll mit 6 Halbleitern der Größe 6 mm × 4 mm bestückt werden. Ein artificial panel mit 4 × 4 Substraten wird zusammengesetzt. Dieses artificial panel soll von einem Die-Bonder bestückt werden. Die Gesamtfläche des artificial panel ist etwa 16 cm × 12 cm = 19.200 mm2. Es befinden sich 84 Halbleiter mit einer Gesamtfläche von 2.016 mm2 auf diesem artificial panel. Das Verhältnis der Gesamtfläche der Halbleiter zu der Gesamtfläche des artificial panel, an das diese gebunden sind, ist nur 10,5 %. Eine hochpräzise arbeitende Anlage hat also eine 10-fach größere Fläche zu bearbeiten, als die Fläche, an der die Bauelemente befestigt werden. Die langen zurückgelegten Wege des hochpräzisen Positionierungssystems verlangsamen das Verfahren entsprechend.
  • Zudem können bei einer Anordnung von ungehausten Halbleitern im Verbund von mehreren Halbleitern erste elektrische Funktionstests erst nach der Befestigung und Kontaktierung aller Halbleiter erfolgen. Etwaige Fehler der Halbleiter selbst oder Fehler bei der Befestigung und Kontaktierung einzelner Halbleiter des Verbundes führen also zur Ablehnung des ganzen Verbundes. Dies ist ein Nachteil für die Produktionsausbeute.
  • Die Aufgabe der Erfindung ist es daher, eine Halbleiterstruktur zur Verfügung zu stellen, der mit einer gegenüber dem Stand der Technik höheren Effizienz hergestellt werden kann.
  • Diese Aufgabe wird erfindungsgemäß durch das Halbleitermodul mit den Merkmalen von Anspruch 1 gelöst. Die Unteransprüche geben vorteilhafte Ausgestaltungen der Erfindung wieder.
  • Die grundlegende Idee der Erfindung ist es, den Leistungshalbleiter mit einem Gehäusebauteil, das diesen teilweise umhüllt und teilweise schützt, zu umgeben, im Folgenden auch als Pre-Package bezeichnet, wobei ein Abschnitt des Gehäuses auf einem sehr großen Träger - einem so genannten Panel - als eine Landefläche für den Halbleiter mit wenig umgebender Struktur gebildet ist. Das Panel kann typischerweise Flächen von 60 cm × 50 cm = 300.000 mm2 aufweisen, also die 15-fache Fläche eines beispielhaften artificial panel aus der Modulfertigung haben.
  • In diesem Fall ist das Verhältnis der Gesamtfläche der Halbleiter zu der Gesamtfläche des artificial panels, an das diese gebunden sind, nur begrenzt durch den Wunsch, den die Landefläche umgebenden Strukturen dieser Pre-Packages eine bestimmte Größe zu geben. Diese kann in einem einfachen Beispiel die doppelte Fläche der Halbleiterlandefläche aufweisen. Als solche würde die Fläche des Pre-Packages der dreifachen Halbleiterfläche entsprechen. Das Verhältnis der Gesamtfläche des Halbleiters zu der Gesamtfläche des artificial panel, zu der dieser verbunden ist, würde dadurch etwa 30 % sein.
  • Würde die die Landefläche umgebende Struktur die gleiche Fläche wie die Landfläche selbst aufweisen, würde das Verhältnis 50 % sein. Eine große Anzahl von Leistungshalbleitern könnte mittels eines sehr schnellen Fertigungsprozesses auf dem Panel platziert werden. Bei einem Verhältnis der Gesamtfläche der Halbleiter zu der Gesamtfläche des artificial panel, an dem diese gebunden sind, von 50 %, würde dieses mehr als 6.000 einzelne Halbleiter (4 mm × 6 mm) oder zwei 12" Wafer bedeuten.
  • Ebenso könnte die weitere Verarbeitung von 6.000 einzelnen Halbleitern mittels eines gleichzeitig oder in Abschnitten gleichzeitig angewendeten Verfahrens am gesamten Panel stattfinden. Dies kann z. B. durch gleichzeitiges oder teilweise gleichzeitiges Löten, Silbersintern, Kleben etc. von allen Leistungshalbleitern auf dem Panel stattfinden. Durch die dichte Anordnung und simultanes Weiterverarbeiten können hohe Prozessgeschwindigkeiten und niedrige Prozesskosten erreicht werden.
  • Da die Leistungshalbleiter nach der Kontaktierung, wenigstens von der montierten Seite, durch ein Gehäuseteil geschützt sind, können diese bereits einzeln einem elektrischen Vortest zugeführt werden. Defekte Halbleiter werden nach dem Vereinzeln der Pre-Packages keiner weiteren Verarbeitung zugeführt. Das Risiko von Ertragsverlusten bei der Fertigung von Leistungsmodulen wird durch diesen Vortest deutlich reduziert.
  • Als eine Alternative zum Panel (zum Beispiel ein Träger mit planarer Ausdehnung) können die Leistungshalbleiter in Pre-Packages auf einem Endlosband angeordnet sein (zum Beispiel einem Träger mit planarer Ausdehnung). Das Endlosband wird üblicherweise von einer Walze zu einer anderen Walze verarbeitet (in einem so genannten Reel-to-Reel-Verfahren). Die vorgenannten Vorteile gelten auch in so einem Fall. Die Gesamtfläche des Panels kann in diesem Fall verglichen werden mit der Breite und Länge des Endlosbandes. Die Bearbeitung des Endlosbandes geschieht in Abschnitten, jeweils mit der vollen Breite des Bandes und in frei wählbaren Längen. Zum Beispiel kann, wenn die Breite des Bandes 250 mm (halbe Breite des beispielhaften Panels) und der gewählte Abschnitt 600 mm (Länge des beispielhaften Panels) ist, die Hälfte der Halbleiter eines gesamten Panels in einem Abschnitt angeordnet werden (ein 12" Wafer/Abschnitt). Die Weiterverarbeitung (zum Beispiel Kontaktierung) würde dann ebenso in Abschnitten erfolgen.
  • Der elektrische Vortest kann entweder direkt nach dem gleichen Abschnitt erfolgen, oder das komplette, fertiggestellte Endlosband kann zum Reel-to-Reel Test-Vorgang zurückgeführt werden.
  • In einer besonders bevorzugten Ausführungsvariante der Erfindung besteht das Pre-Package aus einer vorbehandelten Kupferfolie. Die Kupferfolie trägt eine Vertiefung als eine Halbleiter-Landefläche. Diese kann beispielsweise in einem Prägeverfahren in der Kupferfolie erzeugt werden. Die Vertiefung kann auch gewalzt oder anderweitig mechanisch hergestellt werden. Ebenso kommen chemische Strukturierungsprozesse in Frage (beispielsweise Ätzen).
  • In dem bevorzugten Ausführungsbeispiel enthalten die Vertiefungen bereits einen Verbindungsstoff für die Halbleiterkontaktierung - also zum Beispiel ein Lot oder eine Silbersinterpaste oder einen Klebstoff - in die der Halbleiter während des Bestückungsprozesses „über Kopf“ platziert wird - also mit seiner strukturierten Oberseite zur Landefläche zugewandt.
  • Die die Landefläche umgebenden Strukturen können auch bereits das Verbindungsmaterial für die anschließende Weiterverarbeitung des nahezu fertiggestellten Produkts haben. In diesem Fall ist es vorteilhaft, wenn die Rückseite des Halbleiters bereits mit einem solchen Verbindungsmaterials vorbeschichtet ist.
  • Alternativ können die die Landefläche umgebenden Kontaktflächen und die Rückseite des Halbleiters in einem kostengünstigen Panel-basierten Prozess mit einem Verbindungsmaterial beschichtet werden.
  • Gemäß einem weiteren bevorzugten Ausführungsbeispiel ist das Feld der Landefläche perforiert oder strukturiert, um eine Form zu schaffen, in der verformbare Spitzen oder Kanten der Kupferfolie aus der Landefläche herausragen. Dies dient insbesondere einer guten elektrischen Anbindung von unedlen Halbleitermetallisierungen (z. B. Aluminium-Metallisierungen) an die Landefläche in einem Kontaktierungsprozess. In diesem Zusammenhang können zusätzlich zu Silbersinterpasten, Lote, insbesondere sog. Reibelote, wie etwa L-SnZnio (85-92 % Zinn, Rest Zink), L-SnZn40 (55-70 % Zinn, Rest Zink), L-CdZn20 (75-83 % Cadmium, Rest Zink) und L-ZnAl15 (84-86 % Zink, Rest Aluminium), leitfähige Klebstoffe und anisotrop leitfähige Klebstoffe als Verbindungshilfen, auch die Klasse der nichtleitfähigen Klebstoffe (Non-Conductive-Adhesive, NCA) in Betracht gezogen werden.
  • Wird die Verbindung zwischen Halbleiter-Metallisierung und den hervorstehenden Kupfer-Spitzen oder -kanten durch die Anwendung von Ultraschall hergestellt, dient der NCA-Klebstoff der Aufrechterhaltung der Andruckkräfte und damit der dauerhaften elektrischen Kontaktierung, wobei die durch Ultraschallreibung induzierte Bewegung der Kupfer-Spitzen oder -kanten und/oder deren Deformation und die damit einhergehende tangentiale Bewegung auf der Oberfläche ein Durchdringen der natürlichen Aluminium-Oxid-Schicht ermöglicht. Der NCA-Klebstoff versiegelt in diesem Fall die Umgebung der Kontakte und verhindert die sofortige Entstehung einer neuen Oxid-Schicht.
  • Da der NCA-Klebstoff seiner Natur nach ein elektrisch nicht-leitender und damit elektrisch isolierender Kunststoff ist, kann dieser auch zur Isolation der Halbleiterkanten und - strukturen fungieren. Damit übernimmt der NCA einerseits die Aufgabe, den Halbleiter dauerhaft mit seinem Oberseiten-Kontakt an die Kupfer-Spitzen oder -kanten anzudrücken und andererseits stellt er die Isolation zwischen unterschiedlichen elektrischen Potentialen sicher. Das Füllen des NCA-Klebstoffs mit thermisch leitfähigen, aber elektrisch nichtleitfähigen Füllstoffen, könnte eine gute thermische Anbindung des Halbleiters an die Kupferstrukturen sicherstellen.
  • Werden Transistoren mit einer Mehrzahl von elektrischen Anschlusspotentialen (z. B. Emitter-Lastanschluss und Gate-Steueranschluss) auf der Vorderseite kopfüber in das Pre-Package eingesetzt, dann erhalten die Pre-Packages Ausnehmungen in den Bereichen der Steueranschlüsse des Halbleiters. Diese halten den Steueranschluss frei für ein späteres Kontaktieren mit den Steuer- und/oder Treiberkomponenten.
  • Denkbar sind auch Pre-Packages, die mehrere Halbleiter in einem Pre-Package enthalten. Dieses können zum Beispiel Paare von antiparallel geschalteten Transistor-Halbleitern und Dioden-Halbleitern sein.
  • Die Pre-Packages werden nach Fertigstellung entweder direkt vereinzelt (zum Beispiel durch Stanzen oder Schneiden) und der Weiterverarbeitung in Leistungsmodule in der gewünschten Darreichungsform (zum Beispiel ein Gurt) zugeführt oder sie werden erst unmittelbar vor der Weiterverarbeitung vereinzelt. Dies kann speziell bei der Reel-to-Reel Variante eine erfolgreiche Verarbeitungsstrategie sein.
  • Die Weiterverarbeitung der Pre-Packages kann nun entsprechend dem gewählten Verbindungshilfsstoff durch Sintern, Löten oder Kleben etc. erfolgen. Dabei werden die durch das Pre-Package geschützten Bauteile, ähnlich einem SMD-Bauelement, auf einem Substrat oder Stanzgitter kontaktiert. Das Pre-Package führt dabei sowohl den oberen Lastanschluss als auch den oberen Lastanschluss der Kontaktierung mit dem Substrat in einem gemeinsamen Verbindungsschritt zu.
  • Für die Kontaktierung der Steueranschlüsse können beispielsweise Drahtbonds dienen. Diese können mit entsprechenden Potentialen des Substrates oder direkt mit Anschlüssen von Treiber-Bausteinen verbunden werden.
  • Erfindungsgemäß ist ein Halbleitermodul bestehend aus einem Halbleiter mit einem Ladeterminal und einem den Halbleiter teilweise umschließenden Gehäuse vorgesehen, wobei das Gehäuse aus einem elektrisch leitfähigen Material besteht und eine vom Halbleiter eingenommene Vertiefung hat und die der Vertiefung gegenüberliegende Seite des Halbleiters mit der die Vertiefung aufweisenden Oberfläche des Gehäuses coplanar ist.
  • Bevorzugt weist das Halbleitermodul eine in der Vertiefung des Gehäuses angeordnete, den Halbleiter elektrisch kontaktierende Landefläche auf. Besonders bevorzugt ist diese Landefläche in elektrischem Kontakt mit dem Lastanschluss des Halbleiters.
  • Weiter bevorzugt hat das Halbleitermodul eine Öffnung, die das Gehäuse durchdringt und mit der Vertiefung kommuniziert, in der ein elektrischer Anschluss des Halbleiters angeordnet ist. Insbesondere handelt es sich bei diesem elektrischen Anschluss des Halbleiters nach einer besonders bevorzugten Ausgestaltung der Erfindung um den in der Öffnung angeordneten Gate-Anschluss des Halbleiters, der somit in der Vertiefung angeordnet und von außerhalb des Gehäuses durch die Öffnung zugänglich ist.
  • Weiter ist bevorzugt vorgesehen, dass das Halbleitermodul eine auf der die Vertiefung aufweisenden Oberfläche des Gehäuses angeordnete Schicht eines Materials aufweist, die zum Befestigen des Halbleitermoduls an einem Substrat eingerichtet ist.
  • Als eine Alternative oder zusätzlich zu dem auf der Oberfläche des Gehäuses aufgebrachten Material ist bevorzugt eine auf der der Vertiefung gegenüberliegenden Oberfläche des Halbleiters angeordnete Schicht eines Materials zum Befestigen des Halbleitermoduls an einem Substrat vorgesehen.
  • Unabhängig von der Positionierung des Materials auf dem Gehäuse oder dem Halbleiter bedeckt das Material bevorzugt die gesamte Oberfläche des Halbleiters und/oder die Oberfläche des Gehäuses.
  • Befindet sich das Material sowohl auf dem Gehäuse als auch auf dem Halbleiter sind die Schicht des Materials auf der Oberfläche des Halbleiters und die Schicht des Materials auf der Oberfläche des Gehäuses bevorzugt gleich dick.
  • Nach einer weiteren bevorzugten Ausgestaltung ist der Halbleiter unter Ausbildung eines freibleibenden Rands zu den die Vertiefung seitlich begrenzenden Wandungen des Gehäuses beabstandet angeordnet. Speziell verlaufen die die Vertiefung seitlich begrenzenden Wandungen des Gehäuses schräg in Bezug zur Oberfläche des Gehäuses, die die Vertiefung umfasst. Der Vorteil dieser Ausgestaltungen liegt zum einen in der Fertigung des bevorzugten Ausführungsbeispiels innerhalb der üblichen Fertigungstoleranzen. Zum anderen kann der freibleibende Rand bevorzugt mit einem elektrisch isolierenden Material gefüllt werden.
  • Das Gehäuse des erfindungsgemäßen Halbleitermodul ist bevorzugt aus Kupfer gebildet. Besonders bevorzugt ist das Gehäuse als Folie, beispielsweise als Kupferfolie, ausgebildet.
  • Weiter wird auch ein Zwischenerzeugnis beansprucht, das eine Mehrzahl der zuvor beschriebenen Halbleitermodule aufweist, deren Gehäuse einheitlich mit diesen ausgebildet ist. Speziell ist das Gehäuse als Endlosband ausgebildet, sodass ein Fertigungsprozess ermöglicht ist, mit dem es möglich ist, eine Mehrzahl von Halbleitermodulen gleichzeitig herzustellen, wobei die einzelnen Module durch Separation erhalten werden, mittels Unterteilen des Endlosbands in einzelne Abschnitte und/oder Abtrennen einzelner Abschnitte vom Endlosband.
  • Schließlich wird noch ein Verfahren zur Herstellung eines vorgenannten Halbleitermoduls beansprucht mit den Schritten: Bereitstellen eines Gehäuses, das eine Mehrzahl von Vertiefungen aufweist und das aus einem elektrisch leitfähigen Material besteht, Einsetzen jeweils eines Halbleiters in eine Vertiefung derart, dass die der Vertiefung gegenüberliegende Seite des Halbleiters mit der die Vertiefung aufweisenden Oberfläche des Gehäuses coplanar ist und dadurch Ausbilden einer Mehrzahl von miteinander verbundenen Halbleitermodulen und gegebenenfalls Prüfen und Vereinzeln der Halbleitermodule mittels Durchtrennen des Gehäuses in einem Abschnitt, der keine Vertiefung hat.
  • Die Erfindung wird im Folgenden anhand eines in den beigefügten Zeichnungen dargestellten, besonders bevorzugt ausgestalteten Ausführungsbeispiels näher erläutert, wobei:
    • 1 ein besonders bevorzugt ausgestaltetes erstes Ausführungsbeispiel eines erfindungsgemäß ausgestalteten Halbleitermoduls zeigt;
    • 2 ein besonders bevorzugt ausgestaltetes zweites Ausführungsbeispiel eines erfindungsgemäß ausgestalteten Halbleitermoduls zeigt;
    • 3 ein besonders bevorzugt ausgestaltetes Ausführungsbeispiel eines erfindungsgemäß hergestellten Zwischenprodukts zeigt;
    • 4 das beispielhaft auf einem Leistungsmodul-Substrat angeordnete Halbleitermodul aus 2 zeigt; und
    • 5 den Ablauf des erfindungsgemäßen Verfahrens zum Herstellen eines Halbleitermoduls zeigt.
  • 1 zeigt einen Querschnitt durch ein besonders bevorzugt ausgestaltetes erstes Ausführungsbeispiel eines erfindungsgemäß ausgestalteten Halbleitermoduls.
  • Das Halbleitermodul 100 weist einen Halbleiter 10 und ein Gehäuse 20, das den Halbleiter 10 umschließt, auf, wobei das Gehäuse 20 aus einem elektrisch leitfähigen Material besteht und eine Vertiefung 30 hat, die vom Halbleiter 10 eingenommen ist. Die Vertiefung 30 ist relativ zur Dicke des Halbleiters 10 derart dimensioniert, dass die der Vertiefung 30 gegenüberliegende Seite des Halbleiters 10 mit der die Vertiefung 30 aufweisenden Oberfläche des Gehäuses 10 coplanar ist.
  • In der Vertiefung des Gehäuses 20 ist eine den Halbleiter 10 elektrisch kontaktierende Landefläche 40 vorgesehen, wobei die Landefläche 40 in elektrischem Kontakt mit dem Lastanschluss des Halbleiters 10 ist.
  • Weiter gibt es auch, ausgehend von der der Vertiefung 30 gegenüberliegenden Seite des Gehäuses 20, eine Öffnung, die das Gehäuse 20 durchstößt und mit der Vertiefung 30 kommuniziert und in der ein elektrischer Anschluss 60 des Halbleiters 10 angeordnet ist - in diesem Fall der Gate-Anschluss des Halbleiters 10. Insbesondere ist der Gate-Anschluss 60 des Halbleiters 10 in der Öffnung 50, von außerhalb des Gehäuses 20 zugänglich.
  • Die Vertiefung 30 ist im Gehäuse 30 gebildet und der Halbleiter 10 ist im Gehäuse 20 derart angeordnet, dass ein zu den Wandungen des Gehäuses 20 führender Rand, der die Vertiefung 30 seitlich begrenzt, um den Halbleiter freibleibt. In diesem Fall erstrecken sich die die Vertiefung 30 seitlich begrenzenden Wandungen des Gehäuses 20 schräg zu der die Vertiefung 30 aufweisenden Oberfläche des Gehäuses 20.
  • 2 zeigt ein besonders bevorzugt ausgestaltetes zweites Ausführungsbeispiel eines erfindungsgemäß ausgestalteten Halbleitermoduls.
  • Das in 2 gezeigte Halbleitermodul 100 hat zusätzlich zu dem in 1 gezeigten Halbleitermodul eine auf der die Vertiefung 30 aufweisenden Oberfläche des Gehäuses 20 angeordnete Schicht 70 eines Materials zum Befestigen des Halbleitermoduls 100 an einem Substrat. Zusätzlich ist auf der der Vertiefung 30 gegenüberliegenden Oberfläche des Halbleiters 10 eine weitere Schicht 80 eines Materials zum Befestigen des Halbleitermoduls 100 an dem Substrat angeordnet. Hier bedeckt das Material die Oberfläche des Halbleiters 10 und die Oberfläche des Gehäuses 20 bevorzugt über deren gesamte Oberfläche und ist sowohl auf dem Halbleiter 10 als auch auf dem Gehäuse 20 mit gleicher Schichtdicke aufgetragen.
  • 3 zeigt ein besonders bevorzugt ausgestaltetes Ausführungsbeispiel eines erfindungsgemäß hergestellten Zwischenprodukts, das eine besonders effiziente Fertigung von erfindungsgemäßen Halbleitermodulen erlaubt.
  • Wie 3 zu entnehmen ist, werden die zuvor erläuterten Halbleitermodule 100 als eine Gruppe gefertigt und in einem anschließenden Schritt vereinzelt. Dieses ist möglich, weil die Gehäuse 20 der Halbleitermodule 100 als ein gemeinsames, einteiliges Element ausgebildet sind. Beispielsweise kann dieses Element als Endlosband ausgebildet sein, wobei die in 3 dargestellten vertikalen Trennlinien je einen Modulabschnitt markieren. Die zusammenhängenden Halbleitermodule 100 werden mittels Durchtrennens der Gehäuse 20 entlang der Trennlinien separiert.
  • 4 zeigt das beispielhaft auf einem Leistungsmodul-Substrat angeordnete Halbleitermodul 100 aus 2, wobei der in der Ebene des Halbleiters 10 zwischen dem Halbleiter 10 und den die Vertiefung 30 seitlich begrenzenden Wandungen des Gehäuses 20 gebildete Raum mit einem elektrisch isolierenden Material 90 gefüllt ist.
  • Das Substrat 200 besteht aus einer unteren Kupferlage 210 und einer oberen Kupferlage 230, zwischen denen eine elektrisch isolierende Keramiklage 220 angeordnet ist. Der Leistungshalbleiter 100 ist unterseitig mit seinem Kollektor-Anschluss auf das Kollektor-Feld des Substrats 200 kontaktiert. Das Halbleitermodul 10 kontaktiert den Emitter-Anschluss des Leistungshalbleiters 100 mit dem Emitter-Feld des Substrates 200. Dabei ist der Steueranschluss (Gate) 60 des Leistungshalbleiters 100 mit dem Steueranschluss-Feld des Substrates 200 über einen Drahtbond 300 verbunden.
  • Schließlich zeigt 5 den Ablauf des Verfahrens zur Herstellung eines vorgenannten Halbleitermoduls mit den folgenden Schritten: Bereitstellen eines Gehäuses, das eine Mehrzahl von Vertiefungen aufweist und das aus einem elektrisch leitfähigen Material besteht, Einsetzen eines Halbleiters in jede Vertiefung derart, dass die der Vertiefung gegenüberliegende Seite des Halbleiters mit der die Vertiefung aufweisenden Oberfläche des Gehäuses coplanar ist, und dadurch Ausbilden einer Mehrzahl von miteinander verbundenen Halbleitermodulen, und gegebenenfalls Prüfen und Vereinzeln der Halbleitermodule mittels Durchtrennen des Gehäuses in einem Abschnitt, der keine Vertiefung aufweist.

Claims (18)

  1. Halbleitermodul mit einem Halbleiter und einem den Halbleiter einhausenden Gehäuse, dadurch gekennzeichnet, dass das Gehäuse aus einem elektrisch leitfähigen Material besteht und eine vom Halbleiter eingenommene Vertiefung aufweist, wobei die der Vertiefung gegenüberliegende Seite des Halbleiters mit der die Vertiefung aufweisenden Oberfläche des Gehäuses coplanar ist.
  2. Halbleitermodul nach Anspruch 1, gekennzeichnet durch eine in der Vertiefung des Gehäuses angeordnete, den Halbleiter elektrisch kontaktierende Landefläche.
  3. Halbleitermodul nach Anspruch 2, dadurch gekennzeichnet, dass die Landefläche in elektrischem Kontakt mit dem Lastanschluss des Halbleiters ist.
  4. Halbleitermodul nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Öffnung, die das Gehäuse durchstößt und mit der Vertiefung kommuniziert und in der ein elektrischer Anschluss des Halbleiters angeordnet ist.
  5. Halbleitermodul nach Anspruch 4, dadurch gekennzeichnet, dass der elektrische Anschluss des Halbleiters in der Öffnung von außerhalb des Gehäuses zugänglich ist.
  6. Halbleitermodul nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Schicht eines Materials, das auf der Oberfläche des die Vertiefung aufweisenden Gehäuses angeordnet ist, zum Befestigen des Halbleitermoduls an einem Substrat.
  7. Halbleitermodul nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Schicht eines Materials, das auf der der Vertiefung gegenüberliegenden Oberfläche des Halbleiters angeordnet ist, zum Befestigen des Halbleitermoduls an einem Substrat.
  8. Halbleitermodul nach einem der Anspruch 6 und 7, dadurch gekennzeichnet, dass das Material die gesamte Oberfläche des Halbleiters und/oder die Oberfläche des Gehäuses bedeckt.
  9. Halbleitermodul nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die Schicht des Materials auf der Oberfläche des Halbleiters und die Schicht des Materials auf der Oberfläche des Gehäuses gleich dick sind.
  10. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiter unter Ausbildung eines freibleibenden Rands zu den die Vertiefung seitlich begrenzenden Wandungen des Gehäuses beabstandet angeordnet ist.
  11. Halbleitermodul nach Anspruch 10, dadurch gekennzeichnet, dass die die Vertiefung seitlich begrenzenden Wandungen des Gehäuses schräg zur Oberfläche des Gehäuses verlaufen, das die Vertiefung aufweist.
  12. Halbleitermodul nach einem der Ansprüche 10 und 11, dadurch gekennzeichnet, dass der freibleibende Rand mit einem elektrisch isolierenden Material gefüllt ist.
  13. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Gehäuse aus Kupfer gebildet ist.
  14. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Gehäuse als Folie ausgebildet ist.
  15. Zwischenprodukt mit einer Mehrzahl von Halbleitermodulen nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gehäuse der Halbleitermodule als ein gemeinsames einteiliges Element gebildet sind.
  16. Zwischenprodukt nach Anspruch 15, dadurch gekennzeichnet, dass das Element als Endlosband ausgebildet ist.
  17. Verfahren zur Herstellung eines Halbleitermoduls nach einem der Ansprüche 1 bis 14, gekennzeichnet durch die Schritte: - Bereitstellen eines Gehäuses, das eine Mehrzahl von Vertiefungen aufweist und aus einem elektrisch leitfähigen Material besteht, - Einsetzen eines Halbleiters in jede Vertiefung derart, dass die der Vertiefung gegenüberliegende Seite des Halbleiters mit der die Vertiefung aufweisenden Oberfläche des Gehäuses coplanar ist, wodurch eine Mehrzahl von miteinander zusammenhängenden Halbleitermodulen gebildet wird, und - Vereinzeln der Halbleitermodule mittels Durchtrennen des Gehäuses in einem Abschnitt, der keine Vertiefung aufweist.
  18. Verfahren nach Anspruch 17 gekennzeichnet dadurch, dass wenigstens ein Halbleitermodul vor dem Vereinzeln auf seine Funktionstüchtigkeit überprüft wird.
DE102018133089.8A 2018-12-20 2018-12-20 Halbleitermodul mit einem Halbleiter und einem den Halbleiter teilweise einhausenden Gehäuse Ceased DE102018133089A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102018133089.8A DE102018133089A1 (de) 2018-12-20 2018-12-20 Halbleitermodul mit einem Halbleiter und einem den Halbleiter teilweise einhausenden Gehäuse
PCT/EP2019/085883 WO2020127442A2 (en) 2018-12-20 2019-12-18 Semiconductor module having a semiconductor and a housing partially enclosing the semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018133089.8A DE102018133089A1 (de) 2018-12-20 2018-12-20 Halbleitermodul mit einem Halbleiter und einem den Halbleiter teilweise einhausenden Gehäuse

Publications (1)

Publication Number Publication Date
DE102018133089A1 true DE102018133089A1 (de) 2020-06-25

Family

ID=69143534

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018133089.8A Ceased DE102018133089A1 (de) 2018-12-20 2018-12-20 Halbleitermodul mit einem Halbleiter und einem den Halbleiter teilweise einhausenden Gehäuse

Country Status (2)

Country Link
DE (1) DE102018133089A1 (de)
WO (1) WO2020127442A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11842953B2 (en) 2021-04-28 2023-12-12 Infineon Technologies Ag Semiconductor package with wire bond joints and related methods of manufacturing
US12266628B2 (en) 2022-08-10 2025-04-01 Infineon Technologies Ag Semiconductor package having a metal clip and related methods of manufacturing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194441A1 (en) * 2004-09-23 2007-08-23 International Rectifier Corporation Redistributed solder pads using etched lead frame
US20150340297A1 (en) * 2014-05-20 2015-11-26 Fuji Electric Co., Ltd. Power semiconductor module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0513410B1 (de) * 1991-05-15 1993-12-15 IXYS Semiconductor GmbH Leistungshalbleitermodul und Verfahren zur Herstellung eines solchen Moduls
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
CN107210238B (zh) * 2015-02-25 2020-03-17 三菱电机株式会社 功率模块

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194441A1 (en) * 2004-09-23 2007-08-23 International Rectifier Corporation Redistributed solder pads using etched lead frame
US20150340297A1 (en) * 2014-05-20 2015-11-26 Fuji Electric Co., Ltd. Power semiconductor module

Also Published As

Publication number Publication date
WO2020127442A2 (en) 2020-06-25
WO2020127442A3 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
DE69421831T2 (de) Halbleiterbauelement mit Druckkontakt und dessen Montage
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE102004037085A1 (de) Drahtlose Halbleiterpackung und Herstellungsverfahren zum fertigen einer solchen drahtlosen Halbleiterpackung
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
WO1996001497A1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE102014106158B4 (de) Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung
EP2304805A2 (de) Verfahren zur herstellung einer kontaktierung von solarzellen
DE102010060798B4 (de) Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
EP2564428A2 (de) Verfahren zum Kontaktieren eines photovoltaischen Moduls mit einem Anschlussgehäuse sowie System bestehend aus einem photovoltaischen Modul und einem Anschlussgehäuse
DE102014107729B4 (de) Dreidimensionaler Stapel einer mit Anschlüssen versehenen Packung und eines elektronischen Elements sowie Verfahren zur Herstellung eines solchen Stapels
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE3805130A1 (de) Gehaeuse fuer eine halbleiteranordnung
DE2855838C2 (de) Bauteilanordnung
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE19507547C2 (de) Verfahren zur Montage von Chips
DE102018133089A1 (de) Halbleitermodul mit einem Halbleiter und einem den Halbleiter teilweise einhausenden Gehäuse
DE102012220221A1 (de) Solarzellenanordnung und Verfahren zu deren Herstellung
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
EP1278243A2 (de) Multichipmodul in COB Bauweise, insbesondere Compact Flash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10255289A1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips in paralleler Anordnung und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final