[go: up one dir, main page]

DE102013224581A1 - Optoelektronisches Bauelement und Verfahren zu seiner Herstellung - Google Patents

Optoelektronisches Bauelement und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102013224581A1
DE102013224581A1 DE102013224581.5A DE102013224581A DE102013224581A1 DE 102013224581 A1 DE102013224581 A1 DE 102013224581A1 DE 102013224581 A DE102013224581 A DE 102013224581A DE 102013224581 A1 DE102013224581 A1 DE 102013224581A1
Authority
DE
Germany
Prior art keywords
trench structure
lead frame
semiconductor chip
leadframe
optoelectronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102013224581.5A
Other languages
English (en)
Inventor
Andreas Gründl
Tobias Gebuhr
Markus Pindl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102013224581.5A priority Critical patent/DE102013224581A1/de
Priority to PCT/EP2014/075967 priority patent/WO2015079027A1/de
Priority to JP2016535044A priority patent/JP6259090B2/ja
Priority to US15/039,303 priority patent/US9865785B2/en
Priority to CN201480063449.0A priority patent/CN105765743B/zh
Publication of DE102013224581A1 publication Critical patent/DE102013224581A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/8506Containers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/852Encapsulations
    • H10H20/853Encapsulations characterised by their shape
    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10LSPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L15/00Speech recognition
    • G10L15/22Procedures used during a speech recognition process, e.g. man-machine dialogue
    • G10L2015/223Execution procedure of a spoken command
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • H10H20/0362Manufacture or treatment of packages of encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • H10H20/0364Manufacture or treatment of packages of interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Dei Erfindung betrifft ein Verfahren zum Herstellen eines optoelektronischen Bauelements (100), welches einen in einem Formkörper (130) eingebetteten Leiterrahmen (110) und einen auf einer Oberseite (113) des Leiterrahmens (110) angeordneten optoelektronischen Halbleiterchip (140) umfasst. Dabei wird ein Leiterrahmen (110) bereit gestellt. In einem weiteren Schritt wird ein Ätzschritt durchgeführt, bei dem auf der Oberseite (113) des Leiterrahmens (110) wenigstens eine Grabenstruktur (120) im Leiterrahmen (110) erzeugt wird. Ferner wird ein Formkörper (130) durch Umspritzen des Leiterrahmens (110) mit einem Formmaterial erzeugt. Ferner wird der optoelektronische Halbleiterchip (140) auf der Oberseite (113) des Leiterrahmens (110) angeordnet, wobei die wenigstens eine Grabensstruktur (120) als Ausrichtungsmarke zum Ausrichten des optoelektronischen Halbleiterchips (140) auf dem Leiterrahmen (110) verwendet wird.

Description

  • Die Erfindung betrifft ein optoelektronisches Bauelement und ein Verfahren zum Herstellen eines optoelektronischen Bauelements.
  • Optoelektronische Bauelemente umfassen in der Regel einen oder mehrere optoelektronische Halbleiterchips zum Erzeugen einer Lichtstrahlung sowie einen als Gehäuse für den Halbleiterchip dienenden Träger. Bei den optoelektronischen Halbleiterchips handelt es sich beispielsweise um Leuchtdiodenchips (LED, Light Emitting Diode), wobei auf den Leuchtdiodenchips je nach Anwendung Konversionselemente zur Strahlungskonversion angeordnet sein können. Als Träger dient dabei in der Regel ein in einem Formkörper aus einem Formmaterial (Moldmaterial) eingebetteter metallischer Leiterrahmen (Leadframe). Die Herstellung des Formkörpers erfolgt dabei in der Regel durch Umspritzen des Leiterrahmens mit einem Kunststoff, Epoxidharz oder Silikon im Rahmen eines Spritzguss-, Pressguss- oder Formpressverfahrens. Dabei wird auf dem Träger gleichzeitig ein eine Kavität zur Aufnahme des Halbleiterchips bildendes Gehäuse (Package) aus dem Formmaterial erzeugt. Bei dem anschließenden Assembly-Prozess wird der optoelektronische Halbleiterchip auf der Oberfläche des Leiterrahmens im Bereich der Kavität befestigt und elektrisch angeschlossen. Die Herstellung optoelektronischer Bauelemente erfolgt dabei typischerweise im Verbund, wobei die einzelnen Bauelemente in einer matrixförmigen Anordnung parallel zueinander prozessiert werden. Beim gemeinsamen Assembly-Prozess wird jedes Gehäuse einzeln angefahren und mit dem zugehörigen Halbleiterchip bestückt. Je nach Anwendung ist hierbei eine möglichst genaue Ausrichtung des Halbleiterchips notwendig. Hierzu bedarf es möglichst genauer Referenzpunkte. Da bei der Herstellung des Gehäuses mittels eines Spritzpress- oder Spritzgussverfahrens prozessbedingt eine Positionstoleranz zwischen Gehäusematerial und Leiterrahmen auftritt, führt eine Referenzierung auf das Gehäusematerial bzw. bestimmte Gehäuseteile zwangsläufig zu einer erhöhten Toleranz bei dem Assembly-Prozess. Um dieses Problem zu umgehen, wird zur Referenzierung der Assembly-Prozesse eine am äußeren Rand des gemeinsamen Leiterrahmens angeordnete Leadframe-Markierung verwendet. Diese Ausrichtungsmarke muss während des Assembly-Prozesses mehrfach angefahren werden, was zu einer deutlichen Reduzierung der Prozessgeschwindigkeit führt.
  • Es ist daher Aufgabe der Erfindung, eine Referenzierung für den Assembly-Prozess bereitzustellen, welche die Prozessgeschwindigkeit erhöht ohne den Nachteil einer durch Versatz von Leiterrahmen und Gehäuse bedingte Toleranzerhöhung. Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst. Ferner wird die Aufgabe durch ein optoelektronisches Bauelement gemäß Anspruch … gelöst. Weitere vorteilhafte Ausführungsformen sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem Aspekt der Erfindung wird ein Verfahren zum Herstellen eines optoelektronischen Bauelements, welches einen in einem Formkörper eingebetteten Leiterrahmen und einen auf einer Oberseite des Leiterrahmens angeordneten optoelektronischen Halbleiterchip umfasst, vorgeschlagen. Das Verfahren umfasst dabei ein Bereitstellen eines Leiterrahmens, ein Durchführen eines Ätzschrittes, bei dem auf der Oberseite des Leiterrahmens wenigstens eine Grabenstruktur im Leiterrahmen erzeugt wird, ein Erzeugen des Formkörpers durch Umspritzen des Leiterrahmens mit einem Formmaterial und ein Anordnen des optoelektronischen Halbleiterchips auf der Oberseite des Leiterrahmens, wobei die wenigstens eine Grabenstruktur als Ausrichtmarke zum Ausrichten des optoelektronischen Halbleiterchips auf dem Leiterrahmen verwendet wird. Die mithilfe eines lithografischen Prozesses im Leiterrahmen erzeugte Grabenstruktur weist äußerst präzise Kanten auf, deren genaue Position lediglich den geringen Toleranzen des Lithografieprozesses unterliegt. Somit stellt die Grabenstruktur im Assembly-Prozess eine Aligmentstruktur bzw. Ausrichtungsmarke mit klaren Kanten dar, welche eine optimale Ausrichtung des Halbleiterchips auf dem Leiterrahmen ermöglicht. Da die unmittelbar lokal an der Montageposition des jeweiligen Halbleiterchips vorhanden ist, entfällt die Notwendigkeit des wiederholten Anfahrens einer globalen Marke am äußersten Rand des Leiterrahmens. Hierdurch wiederum lässt sich die Geschwindigkeit des Assembly-Prozesses erhöhen und folglich im des Herstellungsverfahren der optoelektronischen Bauteile ein höherer Durchsatz erzielen. Ferner lässt sich mithilfe der genauen Aligmentstrukturen die Anzahl der Fehljustagen reduzieren.
  • Ein weiterer Aspekt der Erfindung sieht vor, dass die Grabenstruktur im Rahmen einer von der Ober- und Unterseite erfolgenden fotolithografischen Strukturierung des Leiterrahmens erzeugt wird, bei welcher der Leiterrahmen in wenigstens einem vorgegebenen Bereich durch ober- und unterseitiges Ätzen vollständig durchtrennt wird. Dabei wird der Leiterrahmen zum Erzeugen der Grabenstruktur in einem für die Grabenstruktur vorgesehenen Bereich nur oberseitig geätzt. Durch die Ätzung lediglich auf der Leiterrahmenoberseite wird der Leiterrahmen in diesen Bereich nicht durchtrennt. Vielmehr wird in vorteilhafter Weise die gewünschte Grabenstruktur gemeinsam mit der Strukturierung des Leiterrahmens aus einem Ausgangsleiterrahmen erzeugt. Hierdurch können Verfahrensschritte eingespart werden.
  • Ein weiterer Aspekt der Erfindung sieht vor, dass die Grabenstruktur zum Verstärken des Kontrastes zum Material des Leiterrahmens mit einem Füllmaterial plan aufgefüllt wird. Durch Verwendung eines geeigneten Füllmaterials innerhalb der Grabenstruktur kann der optische Kontrast zwischen Grabenstruktur und dem die Grabenstruktur umgebenden Leiterrahmen beliebig hoch eingestellt werden. Dies ermöglicht ein schnelles und sicheres Erkennen der durch die Grabenstruktur bzw. ihre Kanten gebildeten Ausrichtungsmarke mittels entsprechender optischer Erfassungssysteme während des Assemby-Prozesses.
  • Ein weiterer Aspekt der Erfindung sieht vor, dass die Grabenstruktur im Rahmen der Herstellung des Formkörpers mit dem Formmaterial plan aufgefüllt wird. Hierdurch wird in vorteilhafter Weise ein Auffüllen der Grabenstruktur ohne zusätzliche Verfahrensschritte realisiert.
  • Ein weiterer Aspekt der Erfindung sieht vor, dass eine Beschichtung auf der Oberseite des Leiterrahmens erzeugt wird, welche einen optischen Kontrast zum Material des Leiterrahmens bildet. Dabei wird die Beschichtung während des Prozesses im Bereich der Grabenstruktur entfernt. Eine entsprechend geeignete Beschichtung auf der Oberfläche des Leiterrahmens ermöglicht folglich eine schnelle und sichere Erkennung der als Ausrichtungsmarken dienenden Kanten der Grabenstruktur. Der Beschichtung können ferner weitere Funktionen zugeordnet sein, wie zum Beispiel Korrosionsschutz.
  • Ein weiterer Aspekt der Erfindung sieht vor, dass die Grabenstruktur mit wenigstens einer geraden Kante erzeugt wird, welche einen scharfen Übergang zwischen geätzten und nicht geätzten Bereichen des Leiterrahmens bildet. Dabei wird die wenigstens eine gerade Kante beim Ausrichten des optoelektronischen Halbleiterchips auf dem Leiterrahmen als Ausrichtungsmarke verwendet. Mithilfe gerader Kanten lassen sich neben bestimmter X-Y-Positionen auch bestimmter Richtungen bzw. Richtungsachsen vorgeben, was die Ausrichtung des optoelektronischen Halbleiterchips auf dem Leiterrahmen vereinfacht.
  • Ein weiterer Aspekt der Erfindung sieht vor, dass die Grabenstruktur mit einem von der wenigstens einen geraden Kante umfassten Inselbereich erzeugt wird. Ferner ist vorgesehen, dass die Oberfläche des Inselbereichs während der Herstellung des Formkörpers gegenüber der Grabenstruktur abgedichtet wird. Ein in die Grabenstruktur eingreifender bzw. in der Grabenstruktur isoliert angeordneter Inselbereich ermöglicht es, dass ein möglichst großer Teil der Außenkante der Grabenstruktur außerhalb der Kavität verläuft. Da die über die Kavität hinausreichenden Randbereiche der Grabenstruktur somit unterhalb des Gehäuses verlaufen, ergibt sich die beim Umspritzen des Leiterrahmens mit dem Formmaterial eine ausreichende Anbindung der Grabenstruktur an die das Gehäuse bildenden Formwerkzeugkavität. Somit kann sichergestellt werden, dass die Grabenstruktur während des Spritzguss-, Spritzpress- oder Formpressverfahrens die vollständig augeffüllt wird. Die Abdichtung des Inselbereichs erfolgt dabei über eine auf der Oberfläche des Inselbereichs aufliegenden Dichtfläche eines in den Bereich der Gehäusekavität eingreifenden Formkerns des oberen Formwerkzeugteils. Die Abdichtung verhindert, dass das Formmaterial über die Kante der Grabenstruktur auf die Oberfläche des Inselbereichs fließt und den als Ausrichtungsmarke dienenden Übergang zwischen Formmaterial der Grabenstruktur und Metall des Leiterrahmens verzerrt.
  • Ein weiterer Aspekt der Erfindung sieht vor, dass der Formkörper mit einem auf der Oberseite des Leiterrahmens angeordneten Gehäuse erzeugt wird, welches eine Kavität zur Aufnahme des optoelektronischen Halbleiterchips bildet. Dabei wird die Grabenstruktur im Bereich der Kavität erzeugt. Durch die Anordnung der Grabenstruktur in unmittelbarer Nähe der Montageposition des Halbleiterchips wird die Ausrichtung des Halbleiterchips im Assembly-Prozess erleichtert.
  • Ein weiterer Aspekt der Erfindung sieht vor, dass wenigstens ein Randbereich der Grabenstruktur in einem Bereich außerhalb der Kavität erzeugt wird. Hierdurch wird eine Verbindung der Grabenstruktur zu einer das Gehäuse des Bauelements bildenden Formwerkzeugkavität erzeugt. Somit kann sichergestellt werden, dass die Grabenstruktur beim Umspritzen des Leiterrahmens mit dem Formmaterial plan aufgefüllt wird.
  • Ferner sieht ein Aspekt der Erfindung ein optoelektronisches Bauelement vor, welches einen Leiterrahmen, wenigstens einen auf der Oberseite des Leiterrahmens angeordneten optoelektronischen Halbleiterchip zum Erzeugen einer Lichtstrahlung und einen den Leiterrahmen einbettenden und ein Gehäuse für den wenigstens einen optoelektronischen Halbleiterchip bildenden Formkörper umfasst. Dabei weist der Leiterrahmen auf seiner Oberseite wenigstens einen mittels eines fotolithografischen Prozesses erzeugte und als Ausrichtungsstruktur dienende Grabenstruktur auf. Durch die hohe Präzision der fotolithografisch erzeugten Grabenstruktur ist die Position des optoelektronischen Halbleiterchips auf dem Leiterrahmens sehr präzise festgelegt.
  • Ein weiterer Aspekt der Erfindung sieht vor, dass der Leiterrahmen wenigstens einen Trennbereich aufweist, in welchem der Leiterrahmen in einem zweistufigen fotolithografischen Strukturierungsprozess durch ober- und unterseitiges Ätzen vollständig durchtrennt wurde. Dabei ist die Grabenstruktur in Form eines in dem zweistufigen fotografischen Strukturierungsprozess lediglich oberseitig geätzten Strukturierungsbereich des Leiterrahmens ausgebildet.
  • Ein weiterer Aspekt der Erfindung sieht vor, dass das Gehäuse eine den optoelektronischen Halbleiterchip aufnehmende Kavität bildet, wobei die Grabenstruktur im Bereich der Kavität angeordnet ist.
  • Ein weiterer Aspekt der Erfindung sieht vor, dass die Grabenstruktur einen Inselbereich umfasst, welcher mit der Grabenstruktur wenigstens eine gerade Kante bildet. Die wenigstens eine gerade Kante ist dabei als Ausrichtungsstruktur ausgebildet.
  • Ein weiterer Aspekt der Erfindung sieht vor, dass die Grabenstruktur mit dem Formmaterial des Formkörpers plan aufgefüllt ist. Hierdurch wird der Kontrast zwischen der Grabenstruktur und dem die Grabenstruktur umgebenden ungeätzten Leiterrahmen erhöht.
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden, wobei
  • 1 eine perspektivische Ansicht einer ersten Ausführungsform des optoelektronischen Bauelements mit einer in Form einer Grabenstruktur im Leiterrahmen ausgebildeten Ausrichtungsmarke;
  • 2 eine Draufsicht auf das optoelektronische Bauelement aus 1 mit angedeuteten inneren Strukturen des Leiterrahmens;
  • 3 eine Querschnittsdarstellung durch das optoelektronische Bauelement aus den 1 und 2 entlang der Schnittlinie I-I;
  • 4 ein Leiterrahmen zu Beginn des Herstellungsprozesses des optoelektronischen Bauelements;
  • 5 der Leiterrahmen aus 4 mit beidseitig angeordneten fotolithografischen Masken zur Strukturierung des Leiterrahmens;
  • 6 der fertig strukturierte Leiterrahmen mit einer auf der Oberseite des Leiterrahmens erzeugten Grabenstruktur;
  • 7 der Leiterrahmen aus 6 nach dem Entfernen der fotolithografischen Masken;
  • 8 ein den strukturierten Leiterrahmen aufnehmendes Formwerkzeug;
  • 9 der im Formwerkzeug angeordnete Leiterrahmen zu Beginn des Spritzgussprozesses;
  • 10 die gespritzte Anordnung aus 9 am Ende des Spritzgussprozesses;
  • 11 der mit Formmaterial umspritzte Leiterrahmen mit einem auf der Oberseite des Leiterrahmens aus dem Formmaterial gebildeten Gehäuse;
  • 12 der Träger aus 11 im Assembly-Prozess;
  • 13 die Anordnung aus 12 nach dem Bonden des Halbleiterchips;
  • 14 ein in einem Formwerkzeug angeordneter Leiterrahmen zur Herstellung einer alternativen Ausführungsform, bei der die Grabenstruktur nicht mit Formmaterial gefüllt wird;
  • 15 der fertig umspritzte Leiterrahmen aus 14 während des Bestückungsprozesses mit dem optoelektronischen Halbleiterchip;
  • 16 eine alternative Ausführungsform des Zwischenprodukts, mit einer auf der Oberfläche des Leiterrahmens angeordneten Beschichtung;
  • 17 das Vorprodukt aus 15 mit einem mittels eines einen besonders hohen Kontrast zum Leiterrahmen aufweisenden Materials gefüllten Graben;
  • 18 eine alternative Gestaltung des Leiterrahmens, bei dem die Grabenstruktur eine geringere Tiefe aufweist.
  • 19 eine Draufsicht auf eine weitere Ausführungsform des optoelektronischen Bauelements mit einer eine isolierte Inselstruktur aufweisenden Grabenstruktur;
  • 20 einen in einem Formwerkzeug angeordneten Leiterrahmen während des Herstellungsprozesses der Ausführungsform aus 19; und
  • 21 ein im Formwerkzeug aus 20 erzeugtes Zwischenprodukt während des Bestückungsprozesses
    zeigen.
  • Die 1 zeigt eine perspektivische Ansicht eines gemäß einer ersten Ausführungsform der Erfindung ausgebildeten optoelektronischen Bauelements 100, welches einen Träger 170, einen auf dem Träger montierten optoelektronischen Halbleiterchip 140 und einen auf dem Träger 170 angeordneten und den optoelektronischen Halbleiterchip 140 aufnehmenden Gehäuse 131 umfasst. Als Träger dient dabei ein in einem aus einem Formmaterial gebildeten Formkörper 130 eingebetteter Leiterrahmen 110. Das Gehäuse 131 wird im vorliegenden Beispiel in Form einer ovalen Umrandung ausgebildet, welche eine Kavität 132 zur Aufnahme des optoelektronischen Halbleiterchips 140 bildet. Die Kavität 120 wird durch zwei quer zur Längsachse des elliptischen Gehäuses verlaufende stegförmige Strukturen in drei Abschnitte 133, 134, 135 unterteilt. Der optoelektronische Halbleiterchip 140 ist im mittleren Abschnitt 134 der Kavität 132 mittels eines Lotes oder Klebepellets 141 direkt auf der Oberfläche des Rahmenelements 110 montiert. Der Leiterrahmen 110 ist zweiteilig aufgebaut, wobei der Halbleiterchip auf einem ersten Leiterrahmenteil 111 befestigt ist und mittels eines den Halbleiterchip 140 oberseitig kontaktierenden Bonddrahtes 150 mit einem im ersten Abschnitt 133 der Kavität 132 angeordneten zweiten Leiterrahmenteil 112 elektrisch angeschlossen. Der zweiteilig aufgebaute Leiterrahmen 110 ist auf seiner Oberseite 114 bis auf den Bereich der Kavität 132 vollständig mit dem das Formkörper 130 bildenden Formmaterial bedeckt. Innerhalb der Kavität 132 sind die durch die stegförmige Struktur 136 getrennten Abschnitte 133, 134 des Leiterrahmens 110 frei von Formmaterial. Hingegen beinhaltet der dritte Abschnitt 135 der Kavität eine durch Ätzung im ersten Rahmenteil 111 erzeugte Grabenstruktur 120. Die Grabenstruktur 120 weist einen rechteckförmigen Ausschnitt auf, welcher einen in den dritten Kavitätsabschnitt 135 eingreifenden Inselbereich 125 bildet. Die durch fotolithografische Strukturierung ausgebildeten Kanten 121, 123, 124 der Grabenstruktur 120 stellen dabei sehr präzise Ausrichtungsmarken dar, welche im Rahmen des Assembly-Prozesses zu einer sehr genauen Ausrichtung des optoelektronischen Halbleiterchips 140 am Leiterrahmen 110 bzw. am ersten Leiterrahmenteil 111 dienen. Da die Grabenstruktur 120 im vorliegenden Ausführungsbeispiel mit dem Formmaterial des Formkörpers 130 plan aufgefüllt ist, ergibt sich an den Kanten 121, 123, 124 der Grabenstruktur 120 ein besonders hoher Kontrast zwischen der plan aufgefüllten Grabenstruktur 120 und dem vom Formmaterial nicht bedeckten Inselbereich 125 des ersten Leiterrahmenteils 111.
  • Die 1 zeigt das fertig hergestellte optoelektronische Bauteil 100 nach seiner Vereinzelung. Das optoelektronische Bauteil 100 umfasst dabei typischerweise eine die Kavität 132 füllende Vergussmasse, welche aus Gründen der Übersichtlichkeit hier nicht dargestellt ist. Die u.a. dem Schutz des Halbleiterchips 140 und des Bonddrahts 150 dienende Vergussmasse kann dabei in Form einer konvexen Linse ausgebildet sein. Mithilfe eines transparenten Materials kann eine Bündelung der von dem optoelektronischen Halbleiterchip 140 ausgesendeten Strahlung erzielt werden. Hingegen lässt sich mithilfe opaker Materialien des von dem optoelektronischen Halbleiterchip 140 emittierten Lichts über eine größere Fläche erreicht werden.
  • Das in der 1 gezeigte optoelektronische Bauelement 100 wird typischerweise im Verbund mit einer Vielzahl analoger optoelektronischer Bauelemente prozessiert. Dabei können die einzelnen Bauelemente mittels Verbindungsstege des Leiterrahmens miteinander verbunden sein, welche erst im Zuge der Vereinzelung der Bauelemente durchtrennt werden. In dem in der 1 gezeigten Ausführungsbeispiel sind solche Verbindungsstege 173 in den durch die Vereinzelung der Bauelemente gebildeten Seitenflächen 171, 172 des Trägers 170 erkennbar.
  • Die 2 zeigt eine Draufsicht auf das optoelektronische Bauelement 100 aus 1 mit dem aus einem mit Formmaterial umspritzten Leiterrahmen 110 gebildeten Träger 170. Der in das Formmaterial des Formkörpers 130 eingebettete Leiterrahmen 110 ist zweiteilig aufgebaut, wobei die mit Formmaterial verdeckten und daher in der Draufsicht regulär nicht sichtbaren Bereiche der beiden Leiterrahmenteile 111, 112 mittels gestrichelter Linien dargestellt sind. Wie aus der 2 ersichtlich ist, sind die beiden Leiterrahmenteile 111, 112 durch den mit Formmaterial des Formkörpers 170 gefüllten Trennbereich 118 elektrisch voneinander isoliert. Der erste Leiterrahmenabschnitt 111 erstreckt sich über den zweiten und dritten Kavitätsabschnitt 134, 135, während der zweite Leiterrahmenteil 112 auf den ersten Kavitätsabschnitt 133 beschränkt ist. Die als Ausrichtungsstruktur zum Ausrichten des Halbleiterchips 140 während des Assembly-Prozesses dienende Grabenstruktur 120 befindet sich auf dem ersten Leiterrahmenteil 111, ebenso wie der Halbleiterchip 140 selber. Somit wird eine möglichst hohe Genauigkeit bei der Ausrichtung des Halbleiterchips 140 in Bezug auf den ersten Leiterrahmenteil 111 erzielt.
  • Die im dritten Kavitätsabschnitt 135 angeordnete Grabenstruktur weist im folgenden Ausführungsbeispiel einen im Wesentlichen rechteckförmigen Ausschnitt 125 auf, welcher der Grabenstruktur 120 eine annährend O-förmige Grundfläche verleiht. Der Ausschnitt 125 bildet einen in den dritten Kavitätsabschnitt 135 hineinragenden Inselbereich des ersten Leiterrahmenteils 111, welcher von drei im fotolithografischen Prozess mit hoher Präzision hergestellter Kanten 121, 123, 124 der Grabenstruktur 120 begrenzt wird. Zur Kontraststeigerung ist die Grabenstruktur 120 im vorliegenden Fall mit dem Formmaterial des Formkörpers 130 plan aufgefüllt. Um eine ausreichende Füllung der Grabenstruktur 120 sicherzustellen, erstreckt sich die Grabenstruktur 120 bis unterhalb des Gehäuses 131. Somit wird beim Umspritzen des Leiterrahmens 110 ein ausreichender Materialfluss in die Grabenstruktur 120 sichergestellt. Denselben Zweck hat auch die parallel zum oberen Außenrand der Grabenstruktur 120 verlaufende stegförmige Struktur 137.
  • Wie aus der 2 ferner ersichtlich ist, weisen beide Leiterrahmenteile jeweils mehrere Verbindungsstege 173, über welche während des Herstellungsprozesses des Bauelements eine Verbindung zu benachbarten Bauelementen realisiert wurde. Diese Verbindungsstege 173 wurden beim Zersägen des Verbunds in einzelne Bauteile durchtrennt.
  • Die 3 zeigt schematisch einen Querschnitt durch das optoelektronische Bauelement 100 aus der 2 entlang der Schnittebene I-I. Deutlich erkennbar in dieser schematischen Darstellung ist die Einbettung des zweiteiligen Leiterrahmens 110 in den aus einem Formmaterial gebildeten Formkörper 130.
  • Das als Teil des Formkörpers 130 ausgebildete Gehäuse 131 weist ein sich nach oben hin verjüngendes Profil auf. Die von dem Gehäuse 131 umschlossene Kavität 132 ist mit einer über das Gehäuse 131 hinausragenden Vergussmasse 160 gefüllt. Die beispielsweise aus Silikon bestehende Vergussmasse 160 kann Streupartikel umfassen, welche eine annähernd gleichmäßige Lichtverteilung des von dem Halbleiterchip 140 emittierten Lichts über die gesamte Außenfläche der Vergussmasse 160 ermöglicht.
  • Der zweiteilige Leiterrahmen 110 weist stufenförmige Absatzstrukturen 115 auf, welche eine mechanische Verankerung des Formkörpers 130 mit den Leiterrahmenteilen 111, 112 verbessern. Die Absatzstrukturen 115 werden vorzugsweise in einem zweistufigen lithografischen Strukturierungsprozess erzeugt, bei dem gleichzeitig die auf der Oberseite 113 des ersten Leiterrahmenteils 111 ausgebildete Grabenstruktur 120 erzeugt wird.
  • In den folgenden 4 bis 11 wird ein mögliches Herstellungsverfahren zum Erzeugen des in den 1 bis 3 gezeigten optoelektronischen Bauelements erläutert. Hierzu wird, wie in der 4 gezeigt ist, zunächst eine als Ausgangsleiterrahmen 110 dienende metallische Platte bereitgestellt. Der Leiterrahmen 110 besteht im vorliegenden Ausführungsbeispiel aus Kupfer, welches je nach Anwendung über eine metallische Außenbeschichtung, beispielsweise aus Gold, verfügen kann. Grundsätzlich kommen als Material für den Leiterrahmen 110 und gegebenenfalls für die Beschichtung jedes geeignete Metall bzw. Metalllegierung infrage.
  • Zur Erhöhung des Durchsatzes wird typischerweise eine größere Anzahl optoelektronischer Bauelemente gemeinsam auf einem Ausgangsleiterrahmen prozessiert. Die nebeneinander angeordneten Bauelemente werden dabei in der Regel erst nach ihrer Herstellung mittels eines Trennprozesses vereinzelt. Aus Gründen der Übersichtlichkeit wird in den Zeichnungen jedoch nur die Prozessierung eines einzelnen optoelektronischen Bauelements dargestellt.
  • Die Strukturierung des Leiterrahmens 110 erfolgt typischerweise mittels eines fotolithografischen Verfahrens. Im vorliegenden Fall erfolgt der fotolithografische Prozess zweistufig, d.h. von der Ober- und Unterseite mittels zweier aufeinander abgestimmter Masken. Hierzu wird sowohl auf der Ober- als auch der Unterseite 113, 114 des unstrukturierten Leiterrahmens 110 jeweils eine fotolithografische Maske 200, 210 durch Abscheidung einer fotoempfindlichen Schicht sowie Belichtung und Entwicklung der belichteten Schicht erzeugt. Wie in der 5 gezeigt ist, sind die für die Ätzung vorgesehenen Strukturierungsbereiche 201, 202, 203, 211, 212, 213 des Leiterahmens durch entsprechende Öffnungsbereiche der beiden Masken 210, 220 festgelegt. Die Strukturierungsbereiche 201, 202, 203 der oberen Maske 200 korrespondieren im Wesentlichen mit den entsprechenden Strukturierungsbereichen 211, 212, 213 der unteren Maske 210. Zum Erzeugen der gewünschten Grabenstruktur auf der Oberseite 113 des ersten Leiterrahmenteils 111, weist die obere fotolithografische Maske 200 in dem dafür vorgesehenen Bereich eine zusätzliche Öffnung 204 auf.
  • Bei der anschließenden Ätzung des Leiterrahmens 110, welche vorzugsweise gleichzeitig auf der Ober- und Unterseite 113, 114 erfolgt, wird das Material des Leiterrahmens in den Strukturierungsbereichen 201, 202, 203, 204, 211, 212, 213 jeweils bis zur Hälfte der Dicke des Leiterrahmens 110 abgetragen. Dabei wird der Leiterrahmen in den Bereichen 201, 202, 204 vollständig durchtrennt. Dieser Verfahrensstand ist in der 6 gezeigt. Hierdurch wird an jeder Bauelementposition des gemeinsamen Leiterrahmens jeweils ein einzelner Leiterrahmen 110 herausstrukturiert, welcher durch einen Trennbereich 118 in zwei Teile 111, 112 unterteilt ist. Wie aus der 6 ersichtlich ist, wurden in den Trennbereichen des Leiterrahmens 110 durch einen Versatz der beiden Masken 200, 210 stufenförmige Absatzstrukturen 115 erzeugt. Da der vierte Strukturierungsbereich 204 der oberen Maske keinen korrespondierenden Strukturierungsbereich in der unteren Maske 210 aufweist, wurde der Leiterrahmen 110 in diesem Bereich lediglich oberseitig geätzt, sodass sich hier die gewünschte Grabenstruktur 120 herausgebildet hat. Nach dem Entfernen der beiden Masken 200, 210 liegt der zweiteilige Leiterrahmen 110 mit der auf der Oberseite 113 des ersten Leiterrahmenteils 111 ausgebildeten Grabenstruktur 120 vor. Dabei weist die Grabenstruktur 120 wenigstens eine definierte, vorzugsweise gerade Kante 121 auf, deren Position lediglich durch die minimale Toleranz des Lithografieprozesses bestimmt ist. Dieser Verfahrensstand ist in der 7 dargestellt.
  • In einem nachfolgenden Verfahrensschritt wird ein Formmaterialtransferprozess (Moldprozess) durchgeführt, um den strukturierten Leiterrahmen 110 in einem Formmaterial (Moldmaterial) zu umspritzen. Als Form- bzw. Moldmaterial kann grundsätzlich jedes geeignete thermoplastische oder wärmehärtende Material verwendet werden. Dabei können verschiedene Techniken verwendet werden, um den Leiterrahmen mit dem Formmaterial zu umspritzen, beispielsweise Spritzgießen (engl. injection molding), Spritzpressen (engl. transfer molding) oder Formpressen (engl. compression molding).
  • Zum Umspritzen des Leiterrahmens 110 mit einem Epoxid, Silikon oder einem anderen geeigneten Formmaterial wird der geätzte Leiterrahmen 110 anschließend in ein Formwerkzeug 300 eingelegt. Wie in der 8 gezeigt ist, umfasst das Formwerkzeug 300 beispielsweise einen oberen und einen unteren Formwerkzeugteil 310, 320, zwischen denen der geätzte Leiterrahmen 110 positioniert wird. Der untere Formwerkzeugteil 320 weist eine vorzugsweise plane Auflagefläche 321 für den geätzten Leiterrahmen 110 auf. Hingegen ist in dem oberen Formwerkzeugteil 310 eine Formwerkzeugkavität 315, 318 zum Formen des Bauelementgehäuses vorgesehen. Die Formwerkzeugkavität 315, 318, welche im folgenden Ausführungsbeispiel in Form eines ovalen Vertiefung ausgebildet ist, enthält einen Formkern 311, welcher eine Dichtfläche 315 zum Auflegen auf die Oberseite 313 des geätzten Leiterrahmens 310 aufweist. Der Formkern 311 wird durch zwei quer zur Zeichenebene verlaufende rillenförmige Formwerkzeugkavitäten 316, 317 in drei Abschnitte unterteilt. Wie in der 9 gezeigt ist, dienen die rillenförmigen Formwerkzeugkavitäten 316, 317 als Zulaufkanäle zum Verfüllen des Trennbereichs 118 und der Grabenstruktur 120. In dieser Verfahrenssituation liegt der Formkern 311 mit seiner Dichtfläche 315 unmittelbar auf dem strukturierten Leiterrahmen 310 auf, wobei die Dichtfläche 315 die Grabenstruktur 120 entlang eines Teils ihres Umfangs abdichtet. Durch Einspritzen des Formmaterials über entsprechende in den Formwerkzeugteilen 310, 320 ausgebildete Kanäle (hier nicht gezeigt) werden die Kavitäten 315, 316, 317, 318 und die mit diesen Kavitäten verbundenen Bereich des Leiterrahmens 110 vollständig gefüllt. Dieser Verfahrensstand ist in der 10 gezeigt.
  • Das Formmaterial kann dabei bestimmte Abschnitte des Bauelements kapseln, lässt aber mindestens Teile der an der Unterseite 114 angeordneten Kontaktpads 116, 117 unbedeckt. Die exponierten Oberflächen der Pads 116, 117 können als externe Kontaktelemente zum elektrischen Koppeln des Bauelements an andere Komponenten, beispielsweise eine Leiterplatte, wie etwa eine PCB (Printed Circuit Board; gedruckte Leiterplatte) verwendet werden.
  • Nach dem Fertigstellen des Spritzgussprozesses bildet der Leiterrahmen 110 zusammen mit dem ihn umgebenden Formkörper 130 den fertigen Träger 170. Wie in der Schnittdarstellung der 11 gezeigt ist, ist das Gehäuse 131 in Form eines auf der Oberseite 113 des Leiterrahmens 110 angeordneten und im Formkörper integrierten Materialaufwurfs ausgebildet. Die im Bereich der Kavität 132 angeordnete Grabenstruktur 120 ist dabei bis zur Oberkante mit Formmaterial gefüllt, sodass sich an der fotolithografisch mit hoher Präzision erzeugten Kante 121 ein scharfer Übergang zwischen dem metallischen Material des Leiterrahmens 110 und dem beispielsweise aus Kunststoff bestehenden Formmaterial der Grabenfüllung ergibt. Diese Kante 121 stellt somit eine präzise Ausrichtungsmarke zum Ausrichten des Halbleiterchips am Leiterrahmen 110 dar. Bei Verwendung eines dunklen Formmaterials ergibt sich ein hoher optischer Kontrast zwischen dem Graben 120 und der Oberfläche des nicht geätzten Leiterrahmens 110, was eine schnelle und sichere Erkennung der Marke mittels entsprechender optischer Detektionseinrichtungen ermöglicht.
  • Im sogenannten Assembly-Prozess wird jedes der nebeneinander prozessierten Bauelemente jeweils mit einem optoelektronischen Halbleiterchip 140 ausgestattet. Hierzu wird die Position jedes Bauelements einzeln angefahren und der optoelektronische Halbleiterchip 140 auf die Oberfläche des ersten Leiterrahmenteils 111 aufgesetzt. Die Befestigung des Halbleiterchips 140 auf der Oberfläche des ersten Leiterrahmenteils 111 kann dabei mittels eines Klebepellets 141 oder mittels eines thermoplastischen Lotes erfolgen. In beiden Fällen erfolgt die Ausrichtung des Halbleiterchips 140 während des Befestigungsvorgangs anhand der wenigstens einen Kante 121 der Grabenstruktur 120. Die entsprechende Verfahrenssituation ist in der 12 gezeigt.
  • Anschließend erfolgt der elektrische Anschluss des optoelektronischen Halbleiterchips 140, wobei im vorliegenden Ausführungsbeispiel ein Bonddraht 150 von einer Kontaktstelle 151 des zweiten Leiterrahmenteils 112 zu einem auf der Oberseite des Halbleiterchips 140 ausgebildeten Kontaktpunkt 151 geführt wird. Dieser Verfahrensstand ist in der 13 gezeigt. Nach einem anschließenden Verfüllen der Kavität 132 mit einer geeigneten Vergussmasse können die im Verbund prozessierten Bauelemente 100 beispielsweise durch Zersägen vereinzelt werden.
  • Als Ausrichtungsmarken zum Ausrichten des optoelektronischen Halbleiterchips 140 am Leiterrahmen 110 können auch fotolithografisch erzeugte Grabenstrukturen verwendet werden, welche keine Füllung aufweisen. Hierzu ist es notwendig, diese Grabenstrukturen während des Spritzguss-, Spritzpress- oder Formpressvorgangs so weit abzudichten, dass kein Formmaterial von einer zu füllenden Kavität in die Grabenstruktur eindringen kann. Dies kann, wie in der 14 angedeutet ist, durch Anordnen der Grabenstruktur 120 in einem mittleren Bereich der Dichtfläche 319 des Formkerns 311 des oberen Formwerkzeugteils 310 erfolgen.
  • Die 15 zeigt einen Verfahrensstand während des Assembly-Prozesses, bei dem der Träger 170 mit dem optoelektronischen Halbleiterchip 140 bestückt wird. Hierbei dient die Grabenstruktur 120 bzw. die im lithografischen Prozess mit hoher Präzision erzeugten Kanten 121, 122 der Grabenstruktur 120 als Ausrichtungsmarken zum Ausrichten des Halbleiterchips 140 am ersten Leiterrahmenteil 111.
  • Der Leiterrahmen 110 kann zur Erhöhung des Kontrastes zwischen geätztem und nicht geätztem Material mittels einer oberflächlichen Beschichtung 119 ausgestattet werden. Da diese Beschichtung, wie in der 16 beispielhaft gezeigt ist, durch die Strukturierung des Leiterrahmens 110 im Bereich der Grabenstruktur 120 entfernt worden ist, ergibt sich bei senkrechter Betrachtung an den Kanten 121, 122 ein scharfer Materialübergang, dessen optischer Kontrast von den verwendeten Materialien abhängt. In dem vorliegenden Ausführungsbeispiel liegt ein Kupferleiterrahmen mit einer Goldbeschichtung vor.
  • Eine gute Sichtbarkeit der Ausrichtungsstruktur lässt sich ebenfalls durch Verfüllen einer Grabenstruktur 120 mit einem einen möglichst hohen optischen Kontrast zur Oberfläche des Leiterrahmens 110 aufweisenden Material erreichen. Dies ist insbesondere dann günstig, wenn das für den Formkörper 130 verwendete Formmaterial optisch kaum von der Oberfläche des Leiterrahmens 110 zu unterscheiden ist. Die Füllung der isolierten Grabenstruktur 120 kann dabei sowohl vor als auch nach dem Herstellungsprozess des Formkörpers 130 erfolgen. Ein entsprechendes Ausführungsbeispiel ist in der 17 gezeigt.
  • Die Grabenstruktur 120 wird vorzugsweise in einem fotolithografischen Strukturierungsprozess erzeugt, mit welchem die Leiterrahmen der einzelnen Bauelemente aus einer gemeinsamen Metallplatte strukturiert werden. Es ist jedoch auch möglich, die Grabenstruktur 120 in einem separaten fotolithografischen Strukturierungsprozess zu erzeugen. Dies ist insbesondere dann günstig, wenn sich mit dem zur Strukturierung des Leiterrahmens verwendeten Verfahren keine ausreichend präzise Kanten erzeugen lassen. In einem solchen Fall kann die Grabenstruktur 120 mit einer deutlich geringeren Tiefe erzeugt werden. Hierdurch werden mögliche Positionsfehler der Grabenkanten reduziert, welche im fotolithografischen Ätzprozess typischerweise durch eine Unterätzung der jeweiligen Maske entstehen. Ferner kann durch kürzere Ätzzeiten die Prozesszeit des separaten Ätzschrittes verkürzt werden. Die 18 zeigt eine entsprechende Ausführungsform des Bauelements 100 mit einer eine reduzierte Tiefe aufweisenden Grabenstruktur 120.
  • Die Kontur der als Ausrichtungsmarke dienenden Grabenstruktur 120 kann grundsätzlich variieren. Sinnvoll können hierbei jedoch Grabenstrukturen mit möglichst geraden Kanten, welche parallel zu den Hauptachsen der Bauelemente bzw. der zur Herstellung der Bauelemente verwendeten Apparatur verlaufen. Um die durch Unterätzung bedingte Positionsabweichung der Ätzkanten zu kompensieren, können spiegelsymmetrisch angeordnete und parallel zueinander verlaufende Kanten vorgesehen werden. Bei Strukturen mit solchen Kanten kann relativ einfach die geometrischen Mitte bzw. Spiegelachse der jeweiligen Struktur bestimmt werden. Da die Position der ermittelten Spiegelachse unabhängig von dem durch Unterätzung bedingten Versatz der Strukturkanten gegenüber den entsprechenden Maskenkanten ist, erfolgt die Ausrichtung des Halbleiterchips anhand dieser Spiegelachse. Eine mögliche Ausführungsform dieser Variante stellt die in der 19 beispielhaft gezeigte Grabenstruktur 120 mit einer isolierten Inselstruktur 126 dar. Die recheckförmig ausgebildeten Inselstruktur 126 weist jeweils zwei zu den Hauptachsen des Bauelements parallel verlaufenden Grabenkanten 121, 122, 123, 124 auf. Die Grabenstruktur 120 kann dabei zur Erhöhung des Kontrastes mit dem Formmaterial des Formkörpers 130 gefüllt sein. Zum Erzeugen einer solchen mit Formmaterial gefüllten Grabenstruktur kann ein Formwerkzeug 300 verwendet werden, welches die isolierte Inselstruktur 126 entlang ihres gesamten Umfangs gegenüber der Grabenstruktur 120 abdichtet. Eine solche Verfahrenssituation ist als Schnittdarstellung in der 20 gezeigt.
  • Die 21 zeigt hingegen den entsprechenden Träger 170 während eines Assembly-Prozesses, bei dem der optoelektronische Halbleiterchip 140 auf der Oberfläche des ersten Leiterrahmenteils 111 befestigt wird. Hierbei wird der Halbleiterchip 140 anhand der als paarweise als Ausrichtungsmarken dienenden Kanten 121, 122, 123, 124 ausgerichtet.
  • Obwohl die Erfindung im Detail durch das bevorzugte Ausführungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen. Obwohl hier ein optoelektronisches Bauelements mit einem Premold-Gehäuse beschreiben wird, ist das erfindungsgemäße Konzept grundsätzlich auch auf andere Gehäusekonzepte übertragbar.
  • Bezugszeichenliste
  • 100
    optoelektronisches Bauelement
    110
    Leiterrahmen
    111
    erster Leiterrahmenteil
    112
    zweiter Leiterrahmenteil
    113
    Oberseite
    114
    Unterseite
    115
    Absatzstruktur
    116, 117
    rückseitige Kontaktfläche
    118
    Trennbereich
    119
    Beschichtung
    120
    Grabenstruktur
    121–124
    Kanten der Grabenstruktur
    125
    von der Grabenstruktur umgebener Inselbereich
    126
    isolierter Inselbereich
    130
    Formkörper
    131
    Gehäuse
    132
    Kavität
    133–135
    Fensterbereiche
    136, 137
    Stegförmige Strukturen
    138
    Füllung der Grabenstruktur
    140
    optoelektronischer Halbleiterchip
    141
    Klebepellet unter optoelektronischen Halbleiterchip
    150
    Bonddraht
    151, 152
    Kontaktstellen des Bonddrahts
    160
    Vergussmasse
    170
    Träger
    171, 172
    Seitenflächen des Trägers
    173
    Verbindungsstege des Leiterrahmens
    200
    erste lithografische Maske
    201–204
    Strukturierungsbereich der Oberseite
    210
    zweite lithografische Maske
    211–213
    Strukturierungsbereich der Unterseite
    300
    Gusswerkzeug
    310
    erster Formwerkzeugteil
    311
    Kernstruktur des ersten Formwerkzeugteils
    312–314
    Abschnitt der Kernstruktur
    315
    Dichtfläche
    316–319
    Kavität des ersten Formwerkzeugteils
    320
    zweiter Formwerkzeugteil
    321
    Auflagefläche

Claims (14)

  1. Verfahren zum Herstellen eines optoelektronischen Bauelements (100), welches einen in einem Formkörper (130) eingebetteten Leiterrahmen (110) und einen auf einer Oberseite (113) des Leiterrahmens (110) angeordneten optoelektronischen Halbleiterchip (140) umfasst, umfassend die Schritte: – Bereitstellen eines Leiterrahmens (110), – Durchführen eines Ätzschritts, bei dem auf der Oberseite (113) des Leiterrahmens (110) wenigstens eine Grabenstruktur (120) im Leiterrahmen (110) erzeugt wird, – Erzeugen des Fromkörpers (130) durch Umspritzen des Leiterrahmens (110) mit einem Formmaterial, und – Anordnen des optoelektronischen Halbleiterchips (140) auf der Oberseite (113) des Leiterrahmens (110), wobei die wenigstens eine Grabensstruktur (120) als Ausrichtungsmarke zum Ausrichten des optoelektronischen Halbleiterchips (140) auf dem Leiterrahmen (110) verwendet wird.
  2. Verfahren nach Anspruch 1, wobei die Grabenstruktur (120) im Rahmen einer von der Ober- und Unterseite (113, 114) erfolgenden fotolithografischen Strukturierung des Leiterrahmens (110) erzeugt wird, bei welcher der Leiterrahmen (110) in wenigstens einem vorgegebenen Bereich (118, 201, 202, 203) durch ober- und unterseitiges Ätzen vollständig durchtrennt wird, wobei der Leiterrahmen (110) zum Erzeugen der Grabenstruktur (120) in einem für die Grabenstruktur (120) vorgesehenen Bereich (204) nur oberseitig geätzt wird.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Grabenstruktur (120) zum Verstärken des Kontrastes zum Material des Leiterrahmens (110) mit einem Füllmaterial plan aufgefüllt wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Grabenstruktur (120) im Rahmen der Herstellung des Formkörpers (130) mit dem Formmaterial plan aufgefüllt wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Beschichtung (119) auf der Oberseite (113) des Leiterrahmens (110) erzeugt wird, welche einen optischen Kontrast zum Material des Leiterrahmens (110) bildet, und wobei die Beschichtung (119) während des Ätzprozesses im Bereich der Grabenstruktur (120) entfernt wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Grabenstruktur (120) mit wenigstens einer geraden Kante (121, 122, 123, 124) erzeugt wird, welche einen scharfen Übergang zwischen geätzten und nicht geätzten Bereichen des Leiterrahmens (110) bildet, und wobei die wenigstens eine gerade Kante (121, 122, 123, 124) beim Ausrichten des optoelektronischen Halbleiterchips (140) auf dem Leiterrahmen (110) als Ausrichtungsmarke verwendet wird.
  7. Verfahren nach Anspruch 6, wobei die Grabenstruktur (120) mit einem von der wenigstens einen geraden Kante (121, 122, 123, 124) umfassten Inselbereich (125, 126) erzeugt wird, und wobei die Oberfläche des Inselbereichs (125, 126) während der Herstellung des Formkörpers (130) gegenüber der Grabenstruktur (120) abgedichtet wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Formkörper (130) mit einem auf der Oberseite (113) des Leiterrahmes (110) angeordneten Gehäuse (131) erzeugt wird, welches eine Kavität (132) zur Aufnahme des optoelektronischen Bauelements (140) bildet, und wobei die Grabenstruktur (120) im Bereich der Kavität (132) erzeugt wird.
  9. Verfahren nach Anspruch 8, wobei wenigstens ein Randbereich der Grabenstruktur (120) in einem Bereich außerhalb der Kavität (132) erzeugt wird.
  10. Optoelektronisches Bauelement (100) umfassend: – einen Leiterrahmen (110), – wenigstens einen auf der Oberseite (113) des Leiterrahmens (110) angeordneten optoelektronischen Halbleiterchip (150) zum Erzeugen einer Lichtstrahlung, und – einen den Leiterrahmen (110) einbettenden und ein Gehäuse (131) für den wenigstens einen optoelektronischen Halbleiterchip (150) bildenden Formkörper (130), wobei der Leiterrahmen (110) auf seiner Oberseite (113) wenigstens eine mittels eines fotolithografischen Prozesses erzeugte und als Ausrichtungsstruktur dienende Grabenstruktur (120) aufweist.
  11. Optoelektronisches Bauelement (100) nach Anspruch 10, wobei der Leiterrahmen (110) wenigstens einen Trennbereich (118) aufweist, in welchem der Leiterrahmen (110) in einem zweistufigen fotolithografischen Strukturierungsprozesses durch ober- und unterseitiges Ätzen vollständig durchtrennt wurde, und wobei die Grabenstruktur (120) in Form eines in dem zweistufigen fotolithografischen Strukturierungsprozesses lediglich oberseitig geätzten Strukturierungsbereichs des Leiterrahmens (110) ausgebildet ist.
  12. Optoelektronisches Bauelement (100) nach Anspruch 10 oder 11, wobei das Gehäuse (131) eine den optoelektronischen Halbleiterchip () aufnehmende Kavität (132) bildet, und wobei die Grabenstruktur (120) im Bereich der Kavität (132) angeordnet ist.
  13. Optoelektronisches Bauelement (100) nach einem der Ansprüche 10 bis 12, wobei die Grabenstruktur (120) einen Inselbereich (125, 126) umfasst, welcher mit der Grabenstruktur (120) wenigstens eine gerade Kante (121, 122, 123, 124) bildet, wobei die wenigstens eine gerade Kante (121, 122, 123, 124) als Ausrichtungsstruktur ausgebildet ist.
  14. Optoelektronisches Bauelement (100) nach einem der Ansprüche 10 bis 13, wobei die Grabenstruktur (120) mit dem Formmaterial des Formköpers (130) plan aufgefüllt ist.
DE102013224581.5A 2013-11-29 2013-11-29 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung Pending DE102013224581A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102013224581.5A DE102013224581A1 (de) 2013-11-29 2013-11-29 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
PCT/EP2014/075967 WO2015079027A1 (de) 2013-11-29 2014-11-28 Optoelektronisches bauelement und verfahren zu seiner herstellung
JP2016535044A JP6259090B2 (ja) 2013-11-29 2014-11-28 オプトエレクトロニクス部品およびその製造方法
US15/039,303 US9865785B2 (en) 2013-11-29 2014-11-28 Optoelectronic component and method of production thereof
CN201480063449.0A CN105765743B (zh) 2013-11-29 2014-11-28 光电的部件和用于其制造的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013224581.5A DE102013224581A1 (de) 2013-11-29 2013-11-29 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE102013224581A1 true DE102013224581A1 (de) 2015-06-03

Family

ID=52021172

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013224581.5A Pending DE102013224581A1 (de) 2013-11-29 2013-11-29 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (1) US9865785B2 (de)
JP (1) JP6259090B2 (de)
CN (1) CN105765743B (de)
DE (1) DE102013224581A1 (de)
WO (1) WO2015079027A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016180883A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Verfahren zum bearbeiten eines leiterrahmens und leiterrahmen
WO2017061955A1 (en) 2015-10-07 2017-04-13 Heptagon Micro Optics Pte. Ltd. Molded circuit substrates
DE102016115630A1 (de) 2016-08-23 2018-03-01 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement
DE102017128457A1 (de) * 2017-11-30 2019-06-06 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer bauelemente
DE102019211550A1 (de) * 2019-08-01 2021-02-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Gehäuse für ein strahlungsemittierendes bauelement, verfahren zur herstellung eines strahlungsemittierenden bauelements und strahlungsemittierendes bauelement

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853197B2 (en) * 2014-09-29 2017-12-26 Bridgelux, Inc. Light emitting diode package having series connected LEDs
US10083697B2 (en) 2015-05-27 2018-09-25 Google Llc Local persisting of data for selectively offline capable voice action in a voice-enabled electronic device
US9966073B2 (en) 2015-05-27 2018-05-08 Google Llc Context-sensitive dynamic update of voice to text model in a voice-enabled electronic device
US9870985B1 (en) * 2016-07-11 2018-01-16 Amkor Technology, Inc. Semiconductor package with clip alignment notch
TWM539698U (zh) * 2016-12-29 2017-04-11 Chang Wah Technology Co Ltd 具改良式引腳的導線架預成形體
US10211128B2 (en) 2017-06-06 2019-02-19 Amkor Technology, Inc. Semiconductor package having inspection structure and related methods
KR102426118B1 (ko) * 2017-10-13 2022-07-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
DE102018124528A1 (de) * 2018-10-04 2020-04-09 Osram Opto Semiconductors Gmbh Optoelektronische Leuchtvorrichtung, Trägerplatte und Verfahren zur Herstellung einer optoelektronischen Leuchtvorrichtungen
CN109412017A (zh) * 2018-10-30 2019-03-01 上海索晔国际贸易有限公司 一种vcsel激光器件
US10910294B2 (en) 2019-06-04 2021-02-02 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing semiconductor device
DE102019118174B3 (de) 2019-07-04 2020-11-26 Infineon Technologies Ag Verarbeitung von einem oder mehreren trägerkörpern und elektronischen komponenten durch mehrfache ausrichtung
CN112151489B (zh) * 2020-09-01 2023-06-06 通富微电科技(南通)有限公司 引线框架、引线框架的形成方法及引线框架封装体
EP4266387A4 (de) * 2020-12-18 2024-12-04 Seoul Viosys Co., Ltd. Leuchtdiodengehäuse

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100053929A1 (en) * 2008-08-26 2010-03-04 Jeffrey Bisberg LED Packaging Methods And LED-Based Lighting Products
US20120138967A1 (en) * 2010-12-07 2012-06-07 Kabushiki Kaisha Toshiba Led package and method for manufacturing the same
US20130121000A1 (en) * 2011-11-16 2013-05-16 Song Eun Lee Light emitting device and lighting apparatus having the same
DE112011103147T5 (de) * 2010-09-20 2013-07-25 Cree, Inc. Multi-Chip-LED-Vorrichtungen

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642588B2 (ja) * 1990-07-31 1994-06-01 太陽誘電株式会社 混成集積回路用基板の製造方法
US7405093B2 (en) * 2004-08-18 2008-07-29 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
JP2006294982A (ja) * 2005-04-13 2006-10-26 Ichikoh Ind Ltd 発光ダイオード
DE102006017294A1 (de) 2005-12-30 2007-07-05 Osram Opto Semiconductors Gmbh Optisch pumpbare Halbleitervorrichtung
JP5099885B2 (ja) * 2007-04-06 2012-12-19 シチズン電子株式会社 発光ダイオード
US8796706B2 (en) * 2009-07-03 2014-08-05 Seoul Semiconductor Co., Ltd. Light emitting diode package
MY155671A (en) 2010-01-29 2015-11-13 Toshiba Kk LED package and method for manufacturing same
WO2011158811A1 (ja) 2010-06-15 2011-12-22 古河電気工業株式会社 光半導体装置用リードフレーム、光半導体装置用リードフレームの製造方法、および光半導体装置
JP5839861B2 (ja) * 2010-07-09 2016-01-06 古河電気工業株式会社 光半導体装置用リードフレーム、光半導体装置用リードフレームの製造方法、および光半導体装置
CN103392242B (zh) * 2011-02-28 2017-02-22 日亚化学工业株式会社 发光装置
US8692282B2 (en) 2011-10-27 2014-04-08 Seoul Semiconductor Co., Ltd. Light emitting diode package and light emitting module comprising the same
JP2013125776A (ja) * 2011-12-13 2013-06-24 Dainippon Printing Co Ltd リードフレーム、樹脂付リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP5758459B2 (ja) * 2013-08-27 2015-08-05 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100053929A1 (en) * 2008-08-26 2010-03-04 Jeffrey Bisberg LED Packaging Methods And LED-Based Lighting Products
DE112011103147T5 (de) * 2010-09-20 2013-07-25 Cree, Inc. Multi-Chip-LED-Vorrichtungen
US20120138967A1 (en) * 2010-12-07 2012-06-07 Kabushiki Kaisha Toshiba Led package and method for manufacturing the same
US20130121000A1 (en) * 2011-11-16 2013-05-16 Song Eun Lee Light emitting device and lighting apparatus having the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192756B2 (en) 2015-05-13 2019-01-29 Osram Opto Semiconductors Gmbh Method of machining a lead frame, and lead frame
WO2016180883A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Verfahren zum bearbeiten eines leiterrahmens und leiterrahmen
US11013123B2 (en) 2015-10-07 2021-05-18 Ams Sensors Singapore Pte. Ltd. Molded circuit substrates
CN108352356A (zh) * 2015-10-07 2018-07-31 赫普塔冈微光有限公司 模制电路基底
EP3360157A4 (de) * 2015-10-07 2019-06-26 Heptagon Micro Optics Pte. Ltd. Geformte schaltungssubstrate
WO2017061955A1 (en) 2015-10-07 2017-04-13 Heptagon Micro Optics Pte. Ltd. Molded circuit substrates
CN108352356B (zh) * 2015-10-07 2022-12-30 赫普塔冈微光有限公司 模制电路基底
DE102016115630A1 (de) 2016-08-23 2018-03-01 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement
DE102017128457A1 (de) * 2017-11-30 2019-06-06 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer bauelemente
WO2019105862A1 (de) * 2017-11-30 2019-06-06 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer bauelemente
US11784062B2 (en) 2017-11-30 2023-10-10 Osram Oled Gmbh Production of optoelectronic components
DE102019211550A1 (de) * 2019-08-01 2021-02-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Gehäuse für ein strahlungsemittierendes bauelement, verfahren zur herstellung eines strahlungsemittierenden bauelements und strahlungsemittierendes bauelement
US12308374B2 (en) 2019-08-01 2025-05-20 Osram Opto Semiconductors Gmbh Radiation-emitting component and method for producing same

Also Published As

Publication number Publication date
CN105765743A (zh) 2016-07-13
US20170033271A1 (en) 2017-02-02
WO2015079027A1 (de) 2015-06-04
CN105765743B (zh) 2018-06-19
JP2016540385A (ja) 2016-12-22
JP6259090B2 (ja) 2018-01-10
US9865785B2 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
DE102013224581A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102012215705B4 (de) Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
DE10008203B4 (de) Verfahren zum Herstellen elektronischer Halbleiterbauelemente
WO2017032772A1 (de) Laserbauelement und verfahren zu seiner herstellung
DE112017005112B4 (de) Sensor und Verfahren zum Hertsellen von Sensoren
DE10306557A1 (de) Verfahren zum Herstellen eines elektrischen Leiterrahmens, Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements und Leiterrahmenstreifen
DE112014005652B4 (de) Optoelektronisches Bauelement und Verfahren
DE112014004347B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015115824A1 (de) Optoelektronisches Bauelement
DE102015109876A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102015109953A1 (de) Herstellung elektronischer Bauelemente
DE102014113844B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102016118996A1 (de) Herstellung von sensoren
DE102009045541B4 (de) Verfahren zur Herstellung einer mikromechanischen Vorrichtung
DE102012207593A1 (de) Verfahren zum herstellen von bauteilen, bauteile und formwerkzeug
WO2017129698A1 (de) Herstellung eines multichip-bauelements
DE112016000307B4 (de) Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2024213747A1 (de) Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements
WO2021023577A1 (de) Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil
DE112014002023B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE10153615C1 (de) Verfahren zur Herstellung von elektronischen Bauteilen
DE102016103354A1 (de) Optoelektronisches bauteil mit einem leiterrahmen
DE102015100575A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2015059030A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102022133000A1 (de) Verfahren zum herstellen elektronischer bauelemente

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0033620000

Ipc: H10H0020857000