DE102008062693B4

DE102008062693B4 - Halbleiterbauelement und Verfahren zu dessen Herstellung

Info

Publication number: DE102008062693B4
Application number: DE102008062693.7A
Authority: DE
Inventors: Alfred Häusler; Wolfgang Schwartz
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 2008-12-17
Filing date: 2008-12-17
Publication date: 2017-02-09
Anticipated expiration: 2028-12-18
Also published as: US20100148308A1; DE102008062693A1

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren Folgendes umfasst: Aufwachsen oder Abscheiden einer Implantationsoxidschicht mit einer Dicke von über 85 × 10–10 m; Implantieren eines Dotierungsmaterials mit einer Energie von 40 keV oder weniger; Aktivieren des Dotierungsmaterials mit einer Temperatur von 900°C bis 1050°C; Entfernen der Implantationsoxidschicht nach dem Schritt des Aktivierens des Dotierungsmaterials; und Einstellen der Dotierungsmaterial-Oberflächenkonzentration in Abhängigkeit von der Dicke der Implantationsoxidschicht basierend auf einem linearen Zusammenhang zwischen der Dicke der Implantationsoxidschicht und der gewünschten Dotierurugsmaterial-Oberflächenkonzentration.

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft im Allgemeinen ein Verfahren zur Herstellung eines Halbleiterbauelements. Die vorliegende Erfindung betrifft insbesondere ein verbessertes Verfahren zur Herstellung eines NPN-Transistors in der BICMOS-Technologie (bipolare und CMOS-Transistoren im selben Bauelement integriert).
HINTERGRUND
Bei den heutigen hoch entwickelten BICMOS-Technologien, bei denen bipolare und CMOS-Transistoren im selben Halbleiterbauelement integriert sein können, werden die Anforderungen für die Kontrolle der Dotierungsmaterialien, die bei derartigen Halbleiterbauelementen verwendet werden, immer höher. Es werden insbesondere Schwerionen als Dotierungsmaterial verwendet, um das erforderliche ultraflache implantierte und diffundierte Dotierungsprofil zu erzeugen.
1 zeigt eine vereinfachte schematische Darstellung eines Teils eines Halbleiterbauelements 1, das gemäß einem bekannten Verfahren hergestellt ist. Eine Schicht 11 bildet den aktiven Bereich und kann beispielsweise eine Siliziumschicht sein. Auf der Schicht 11 ist eine Oxidschicht 12 vorgesehen, wobei auf der Oxidschicht 12 eine Nitridschicht 13, beispielsweise eine Siliziumnitridschicht (Si₃Ni₄) vorgesehen ist. Es wird ein Ätzen der Nitridschicht 13 und ein partielles Ätzen der Oxidschicht 12 durchgeführt. Ein Dotierungsprofil 15 wird gebildet, indem Dotierungsatome oder -ionen, beispielsweise Arsen, durch die verbleibende Oxidschicht in die den aktiven Bereich des Bauelements 1 bildende Schicht 11 implantiert werden. Die verbleibende Implantationsoxidschicht wird dann entfernt, so dass sie das Profil 15 für den Basisbereich bildet. Eine Polysiliziumschicht 14 wird dann auf der Siliziumnitridschicht 13 und im offenen Fenster – das den Emitter bildet – abgeschieden. Schließlich wird das Dotierungsmaterial durch Erhitzen des elektronischen Bauelements 1 aktiviert.
Aufgrund des zu erzeugenden flachen Profils kann sich das Implantationsdotierungsprofil mit Änderungen der Implantationsbedingungen, wie etwa Implantationswinkel, Dosisänderungen, Änderung der Substratausrichtung oder Änderung der Dicke der Abschirmoxidschicht auf der Waferoberfläche, stark verändern. Da die Dicke der Implantationsoxidschicht erhöht ist, verringert sich somit der Stromverstärkungsfaktor des Halbleiterbauelements 1, und eigentlich kann die Stromverstärkung in Abhängigkeit von der Implantationsoxiddicke stark variieren. Das Problem eines variierenden Implantationsdotierungsprofils tritt bereits bei Energien für die Dotierungsmaterialimplantation von 40 keV und weniger auf, mit einem entsprechenden Bereich von Dicken des Implantationsabschirmoxids.
KURZZUSAMMENFASSUNG
Die Erfindung stellt ein Verfahren zur Herstellung eines Halbleiterbauelements bereit. Das Verfahren umfasst das Aufwachsen einer Implantationsoxidschicht, das Implantieren eines Dotierungsmaterials und das Aktivieren des Dotierungsmaterials. Das Verfahren umfasst ferner das Entfernen der Implantationsoxidschicht nach dem Schritt des Aktivierens des Dotierungsmaterials. Eine Implantationsoxidschicht (Implantations-Abschirmoxid) wird beispielsweise auf der Waferoberfläche, wobei der Wafer beispielsweise Silizium sein kann, aufgewachsen oder abgeschieden. Ein Dotierungsmaterial wird dann in das Bauelement implantiert, wo es während des Zyklus zur Aktivierung des Dotierungsmaterials durch die Implantationsoxidschicht und in den darunterliegenden aktiven Bereich diffundiert. Nach der Aktivierung des Dotierungsmaterials wird die Implantationsoxidschicht entfernt. Die Implantationsoxidschicht wird somit beim Diffusionsprozess und bei der Aktivierung des Dotierungsmaterials als zusätzliche Dotierungsmaterialquelle verwendet. Es ist dann nicht erforderlich, sich ausschließlich auf die Dotierungskonzentration im Wafer zu stützen. Nach der Aktivierung des Dotierungsmaterials wird die Implantationsoxidschicht entfernt. Auf diese Weise wird die Empfindlichkeit des Dotierungsprofils gegen Änderungen der Dicke der Implantationsoxidschicht verringert. Darüber hinaus ist das Dotierungsprofil im Vergleich zu demjenigen, das sich bei bekannten Verfahren ergibt, verbessert, da es eine lokal verringerte Konzentration im Basisbereich vorsieht, falls das Halbleiterbauelement ein NPN-Transistor ist. Mit anderen Worten ist die Breite des Spalts zwischen dem Boden der Basiswanne und der unteren Begrenzung des aktiven Bereichs des Bauelements verringert. Die Änderung des Dotierungsmaterial-Schichtwiderstands und der Dotierungsmaterial-Oberflächenkonzentration ist dann in Abhängigkeit von der Dicke der Implantationsoxidschicht linear. Das bedeutet, dass das Bauelement, das sich ergibt, eine höhere Verstärkung hat als Bauelemente, die gemäß Verfahren aus dem Stand hergestellt sind, und dass bei diesem Bauelement die Verstärkung auch weniger von der Dicke der Implantationsoxidschicht abhängig ist. Die Erfindung stellt ein Verfahren zur Herstellung eines NPN-Transistors in der BICMOS-Technologie mit einer sehr hohen Stromverstärkung in Bereichen von 700 bis 10000 bereit. Dies umfasst die Verwendung des Standard-Emitterprofils (z. B., wie in 3 gezeigt, Schicht 17a plus eine Emitter-Erweiterungsschicht 17b).
Bei einer Ausführungsform der Erfindung kann der Schritt des Implantierens des Dotierungsmaterials mit einer Energie von 40 keV oder weniger stattfinden. Bei herkömmlichen Verfahren führt die Verwendung einer Implantationsenergie von 40 keV und weniger zu einer Änderung des Dotierungsprofils. Bei dem erfindungsgemäßen Verfahren können jedoch Implantationssenergien von 40 keV und weniger verwendet werden, da das Entfernen des Abschirmoxids nach der Aktivierung des Dotierungsmaterials erfolgt.
Das Dotierungsmaterial, das zur Bildung eines Dotierungsprofils im Bauelement verwendet wird, kann beispielsweise Arsen sein. Das erfindungsgemäße Verfahren sorgt vorteilhafterweise dafür, dass die Empfindlichkeit des Arsenprofils gegen Änderungen der Dicke der Implantationsoxidschicht (Abschirmoxidschicht) verringert werden kann.
Der Schritt des Aktivierens des Dotierungsmaterials wird vorteilhafterweise mit einem Wärmebehandlungsverfahren durchgeführt. In diesem werden die Dotierungsionen oder -atome erhitzt und dazu gebracht, in das Bauelement zu diffundieren, z. B. in den Basisbereich, wenn das Bauelement ein bipolarer Flächentransistor ist. Das Wärmebehandlungsverfahren zur Aktivierung des Dotierungsmaterials kann durch Erhitzen des Bauelements auf eine Temperatur von beispielsweise 900°C bis 1050°C erfolgen.
Bei einer besonders vorteilhaften Ausführungsform kann die Implantationsoxidschicht auf eine Dicke von 85 × 10^–10 m (85 Å) oder mehr aufgewachsen werden. Bei herkömmlichen Verfahren zur Herstellung von Halbleiterbauelementen, wenn die Implantationsoxidschicht eine Dicke von mehr als 85 × 10^–10 m hat, sinkt die Dotierungsmaterial-Oberflächenkonzentration, und der Dotierungsmaterial-Schichtwiderstand steigt um einen solchen Betrag an, dass die Verstärkung des Bauelements verringert wird. Bei einem Bauelement, das nach dem erfindungsgemäßen Verfahren hergestellt ist, ist es jedoch möglich, eine Implantationsoxidschicht mit einer Dicke von 85 × 10^–10 m (85 Å) zu haben, ohne die Verstärkung des Bauelements zu beeinträchtigen, da die Dotierungsmaterial-Oberflächenkonzentration und der Dotierungsmaterial-Schichtwiderstand eine stark verringerte Abhängigkeit von der Dicke der Implantationsoxidschicht besitzen.
Das gemäß dem Verfahren der Erfindung hergestellte Halbleiterbauelement kann vorteilhafterweise ein NPN-Bipolartransistor sein. NPN-Transistoren in der BICMOS-Technologie werden besonders vorteilhaft mit dem erfindungsgemäßen Verfahren hergestellt, da die Dotierungsmaterial-Oberflächenkonzentration und der Dotierungsmaterial-Schichtwiderstand eine stark verringerte Empfindlichkeit gegen die Dicke der Implantationsoxidschicht haben. Das bedeutet, dass die Verstärkung des NPN-Transistors nicht von der Dicke des Implantationsoxids abhängig ist und Stromverstärkungen mit guter Steuerung beispielsweise mit einem Sollwert von 1500 erreicht werden können.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung einer bevorzugten Ausführungsform und aus den beigefügten Zeichnungen. Darin sind:
1 eine vereinfachte schematische Darstellung eines Teils eines Halbleiterbauelements, das mit einem bekannten Verfahren hergestellt ist;
2 eine vereinfachte schematische Darstellung einer Stufe der Herstellung eines Halbleiterbauelements, das unter Anwendung eines Verfahrens gemäß einer beispielhaften Ausführungsform der Erfindung hergestellt ist;
3 eine vereinfachte schematische Darstellung eines Teils eines Halbleiterbauelements, das mit einem Verfahren gemäß einer beispielhaften Ausführungsform der Erfindung hergestellt ist;
4 ein Graph der Dotierungskonzentration in Abhängigkeit von der Dicke einer Implantation-Abschirmoxidschicht bei einem Halbleiterbauelement, das gemäß einem Verfahren aus dem Stand der Technik hergestellt ist, und bei einem Halbleiterbauelement, das mit einem Verfahren gemäß einer beispielhaften Ausführungsform der Erfindung hergestellt ist; und
5 ein Graph der Dotierungskonzentration in Abhängigkeit von der Dicke einer Implantation-Abschirmoxidschicht bei einem Halbleiterbauelement, das gemäß einem Verfahren aus dem Stand der Technik hergestellt ist, und bei einem Halbleiterbauelement, das mit einem Verfahren gemäß einer beispielhaften Ausführungsform der Erfindung hergestellt ist.
AUSFÜHRLICHE BESCHREIBUNG EINER BEISPIELHAFTEN AUSFÜHRUNGSFORM
Die 2 und 3 zeigen zwei unterschiedliche Stufen der Herstellung eines Teils eines Halbleiterbauelements 10 gemäß einer Ausführungsform der Erfindung. Es sind lediglich beispielhaft Herstellungsstufen eines Teils eines NPN-Transistors gezeigt, insbesondere der aktive Bereich, der die Basiselektrodenstruktur aufweist.
Auf der Oberfläche einer Siliziumschicht 11 zur Bildung des aktiven Basisbereichs des Halbleiterbauelements 10 wird eine Oxidschicht 12 abgeschieden. Eine Nitridschicht 13, beispielsweise eine Siliziumnitridschicht (Si₃Ni₄-Schicht), wird dann auf der Oxidschicht 12 abgeschieden. Die Siliziumnitridschicht 13 wird dann maskiert, mit Ausnahme eines Bereichs, in dem zur Bildung des Basisbereichs ein Dotierungsmaterial implantiert werden soll. Dieser Bereich der Nitridschicht 13 wird vollständig durchgeätzt, wobei das Ätzen in der Oxidschicht 12 endet. Mit anderen Worten wird die Oxidschicht 12 teilweise geätzt. Eine Abschirm- oder Implantationsoxidschicht 16 (Implantation-Abschirmoxidschicht) wird dann auf der Oberfläche des rückgeätzten Teils der Oxidschicht 12 abgeschieden. Die Implantationsoxidschicht 16 kann im Allgemeinen zum Beispiel auf eine Dicke zwischen 60 und 110 Å (60–110 × 10^–10 m) und besonders bevorzugt auf eine Dicke von mehr als 85 × 10^–10 m aufgewachsen oder abgeschieden werden.
Die Implantation des Dotierungsmaterials kann dann durchgeführt werden, indem beispielsweise ein Ionenimplantationsverfahren angewendet wird. Das Dotierungsmaterial wird dann durch Wärmebehandlung des Bauelements 10 auf eine Temperatur von beispielsweise 900°C bis zu 1050°C (bis zu 1100°C ist auch möglich) aktiviert. Dies führt dazu, dass Dotierungsatome von der Implantationsoxidschicht 16 und der Siliziumschicht 11 diffundieren, um in der Schicht 11 ein Dotierungsprofil (17b, in 3 gezeigt) zu bilden, das den Basisbereich des Bauelements 10 bildet. Die Abschirmoxidschicht 16 wird dann entfernt.
3 zeigt den nächsten Schritt der Herstellung des Halbleiterbauelements 10. Eine Polysiliziumschicht 14 wird auf dem Bauelement abgeschieden, so dass sie die Oberfläche der Siliziumnitridschicht 13 und die Oberfläche der Abschirmoxidschicht 12 bedeckt. Dotierungsatome oder -ionen, beispielsweise Arsenionen, werden dann in die Polysiliziumschicht 14 implantiert. Das Implantieren des Dotierungsmaterials kann beispielsweise unter Anwendung eines Ionenimplantationsverfahrens durchgeführt werden. Das Dotierungsmaterial wird dann aktiviert, indem das Bauelement 10 auf eine Temperatur von beispielsweise 900°C bis zu 1100°C wärmebehandelt wird. Dies führt dazu, dass Dotierungsatome von der Polysiliziumschicht in die Siliziumschicht 11 diffundieren und in der Siliziumschicht 11 ein zweifaches Dotierungsprofil 17a und 17b in der Schicht 11 bilden, das den Basisbereich des Bauelements 10 bildet.
Das Emitterdotierungsprofil 17a ist flach. Die Emittererweiterung 17b kompensiert die Dotierungskonzentration der Basissiliziumschicht 11 und reduziert effektiv die endgültige Basisbreite der Siliziumschicht 11, die den aktiven Bereich des Bauelements 10 bildet.
4 zeigt einen Graphen der Dotierungsmaterial-Oberflächenkonzentration in Abhängigkeit von der Dicke der Abschirmoxidschicht 16 für ein Halbleiterbauelement, das gemäß dem Verfahren aus dem Stand der Technik hergestellt ist, und für ein Halbleiterbauelement, das gemäß dem erfindungsgemäßen Verfahren hergestellt ist. Bei dem gemäß dem Verfahren aus dem Stand der Technik hergestellten Bauelement ist bis zu einer Dicke von 85 × 10^–10 m die Dotierungsmaterial-Oberflächenkonzentration bei dem Verfahren aus dem Stand der Technik konstant, und die Dotierungsmaterial-Oberflächenkonzentration sinkt dann mit einem steilen Gefälle in Abhängigkeit von der Dicke der Implantationsoxidschicht, wenn die Dicke der Implantation-Abschirmoxidschicht 16 auf über 85 × 10^–10 m steigt. Mit anderen Worten verändert sich die Dotierungsmaterial-Oberflächenkonzentration nicht linear mit der Dicke der Implantationsoxidschicht und ist bei Dicken von über 85 × 10^–10 m sehr empfindlich gegen Änderungen der Dicke der Implantationsoxidschicht. Bei dem Bauelement, das gemäß dem oben beschriebenen Verfahren der Erfindung hergestellt ist, sinkt die Dotierungsmaterial-Oberflächenkonzentration linear in Abhängigkeit von der Dicke der Implantationsoxidschicht, auch bei Dicken über 85 × 10^–10 m. Das Gefälle der Abnahme ist jedoch nicht so steil wie das Gefälle bei dem Bauelement, das gemäß dem Verfahren aus dem Stand der Technik hergestellt ist. Bei einer Erhöhung der Dicke der Implantationsoxidschicht von 85 × 10^–10 m auf 100 × 10^–10 m sinkt die Dotierungsmaterial-Oberflächenkonzentration bei dem erfindungsgemäß hergestellten Bauelement um weniger als 0,2 × 10¹⁶ Atomen/cm³. Dies ist im Vergleich zu einem Abfall von etwa 0,4 × 10¹⁶ Atomen/cm³ bei dem gemäß dem Verfahren aus dem Stand der Technik hergestellten Bauelement.
5 zeigt einen Graphen des Dotierungsmaterial-Schichtwiderstands in Abhängigkeit von der Dicke der Implantations-(Abschirm-)oxidschicht. Der Dotierungsmaterial-Schichtwiderstand bei dem Verfahren aus dem Stand der Technik steigt bis zu einer Dicke von 85 × 10^–10 m linear an, und die Dotierungsmaterial-Oberflächenkonzentration steigt dann stärker an, wenn die Dicke der Abschirmoxidschicht 16 auf über 85 × 10^–10 m steigt. Bei dem erfindungsgemäß hergestellten Bauelement ist jedoch der Anstieg des Dotierungsmaterial-Schichtwiderstands linear, auch bei einer Dicke der Implantationsoxidschicht von mehr als 85 × 10^–10 m. Bei einer Erhöhung der Dicke der Implantationsoxidschicht von 85 × 10^–10 m auf 100 × 10^–10 m beträgt darüber hinaus bei einem erfindungsgemäß hergestellten Bauelement der Anstieg des Dotierungsmaterial-Schichtwiderstands weniger als die Hälfte des Anstiegs des Dotierungsmaterial-Schichtwiderstands bei einem Bauelement, das gemäß dem Verfahren aus dem Stand der Technik hergestellt ist. Das bedeutet, dass bei der Herstellung eines NPN-Transistors nach dem erfindungsgemäßen Verfahren die Verstärkung des Transistors viel weniger empfindlich auf die Dicke der Implantationsoxidschicht ist, selbst wenn die Dicke mehr als 85 × 10^–10 m beträgt, und dass Stromverstärkungen von bis zu 1500 erreicht werden können.

Claims

Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren Folgendes umfasst: Aufwachsen oder Abscheiden einer Implantationsoxidschicht mit einer Dicke von über 85 × 10^–10 m; Implantieren eines Dotierungsmaterials mit einer Energie von 40 keV oder weniger; Aktivieren des Dotierungsmaterials mit einer Temperatur von 900°C bis 1050°C; Entfernen der Implantationsoxidschicht nach dem Schritt des Aktivierens des Dotierungsmaterials; und Einstellen der Dotierungsmaterial-Oberflächenkonzentration in Abhängigkeit von der Dicke der Implantationsoxidschicht basierend auf einem linearen Zusammenhang zwischen der Dicke der Implantationsoxidschicht und der gewünschten Dotierurugsmaterial-Oberflächenkonzentration.
Verfahren nach Anspruch 1, bei dem das Dotierungsmaterial Arsen ist.
NPN-Bipolartransistor, der gemäß dem Verfahren nach Anspruch 1 hergestellt ist.