DE10240449B4

DE10240449B4 - Verfahren zur Herstellung einer dielektrischen Schicht mit geringem Leckstrom, wobei eine erhöhte kapazitive Kopplung erzeugt wird

Info

Publication number: DE10240449B4
Application number: DE10240449A
Authority: DE
Inventors: Karsten Wieczorek; Falk Graetsch; Lutz Herrmann
Original assignee: Advanced Micro Devices Inc
Current assignee: GlobalFoundries Inc
Priority date: 2002-09-02
Filing date: 2002-09-02
Publication date: 2009-06-10
Anticipated expiration: 2022-09-03
Also published as: DE10240449A1; US6812159B2; US20040043627A1

Abstract

Verfahren zur Herstellung einer Gateisolationsschicht auf einem Halbleitergebiet, wobei das Verfahren umfasst:
Bilden einer Gateisolationsbasisschicht mit einer ersten vordefinierten Dicke, wobei die erste Dicke so gewählt wird, um im Wesentlichen ein Eindringen von Dotierstoffen in das Halbleitergebiet während eines Einführens des Dotierstoffes in die Gateisolationsbasisschicht zu vermeiden;
Einführen des Dotierstoffes in die Gateisolationsbasisschicht, um einen Widerstand gegenüber Ladungsträgerwanderung durch die Gateisolationsschicht hindurch zu erhöhen; und
Reduzieren der ersten Dicke mittels eines Atomlagenätzprozesses, um eine endgültige Dicke der Gateisolationsschicht zu erreichen.

Description

GEBIET DER VORLIEGENDEN ERFINDUNG
Im Allgemeinen betrifft die vorliegende Erfindung das Gebiet der Herstellung von Mikrostrukturen, etwa von integrierten Schaltungen, mikromechanischen Strukturen und dergleichen, und betrifft dabei die Herstellung einer äußerst dünnen dielektrischen Schicht mit einem erhöhten Widerstand gegenüber dem Durchgang von Ladungsträger durch die dielektrische Schicht.
BESCHREIBUNG DES STANDES DER TECHNIK
Gegenwärtig werden Mikrostrukturen in eine Vielzahl von Produkten integriert. Ein Beispiel in dieser Hinsicht ist die Verwendung von integrierten Schaltungen, die aufgrund ihrer relativ geringen Kosten und hohen Leistungsfähigkeit zunehmend in vielen Arten von Geräten eingesetzt werden, wodurch eine verbesserte Steuerung und Betrieb dieser Geräte ermöglicht wird. Aus ökonomischen Gründen werden die Hersteller dieser Mikrostrukturen, etwa der integrierten Schaltungen, mit der Aufgabe konfrontiert, ständig die Leistungsfähigkeit dieser Mikrostrukturen mit jeder neuen Generation, die auf dem Markt erscheint, zu verbessern. Diese ökonomischen Zwänge erfordern nicht nur die Verbesserung der Bauteilleistungsfähigkeit, sondern fordern auch eine Reduktion der Größe, um ein größeres Maß an Funktionalität der integrierten Schaltung pro Chipeinheitsfläche zu bieten. Somit werden in der Halbleiterindustrie ständig Anstrengungen unternommen, um die Strukturgrößen der Strukturelemente zu reduzieren. In aktuellen Technologien nähern sich die kritischen Abmessungen dieser Elemente dem Bereich von 0,1 μm und darunter an. Beim Herstellen von Schaltungselementen in dieser Größenordnung stehen Prozessingenieure zusätzlich zu den vielen anderen Problemen, die sich insbesondere aus der Reduktion der Strukturelementsgrößen ergeben, der Aufgabe gegenüber, äußerst dünne dielektrische Schichten auf einer darunter liegenden Materialschicht bereit zu stellen, wobei gewisse Eigenschaften der dielektrischen Schicht, etwa die Permitivität und/oder die Widerstandsfähigkeit gegenüber dem Tunneln von Ladungsträgern und dergleichen, zu verbessern sind, ohne die physikalischen Eigenschaften der darunter liegenden Materialschicht zu beeinträchtigen.
Ein wichtiges Beispiel in dieser Hinsicht ist die Herstellung äußerst dünner Gateisolationsschichten von Feldeffekttransistoren, etwa von MOS-Transistoren. Das Gatedielektrikum eines Transistors hat Einfluss auf das Leistungsverhalten des Transistors. Wie allgemein bekannt ist, erfordert das Reduzieren der Größe eines Feldeffekttransistors, d. h. das Reduzieren der Länge eines leitenden Kanals, der sich in einem Bereich eines Halbleitergebiets bei Anlegen einer Steuerspannung an eine auf der Gateisolationsschicht gebildeten Gateelektrode bildet, ebenso das Reduzieren der Dicke der Gateisolationsschicht, um die erforderliche kapazitive Kopplung der Gateelektrode an das Kanalgebiet beizubehalten. Gegenwärtig basieren die meisten der technisch anspruchsvollen integrierten Schaltungen, etwa CPUs, Speicherchips und dergleichen, auf Silizium und daher wird Siliziumdioxid vorzugsweise als das Material für die Gateisolationsschicht aufgrund der wohlbekannten und überlegenen Eigenschaften der Siliziumdioxid/Siliziumgrenzfläche verwendet. Für eine Kanallänge der Größenordnung von 100 nm oder darunter muss jedoch die Dicke der Gateisolationsschicht auf ungefähr 2 nm verringert werden, um die erforderliche Steuerbarkeit des Transistorbetriebs aufrechtzuerhalten. Das ständige Verringern der Dicke der Siliziumdioxid-Gateisolationsschicht führt jedoch zu einem erhöhten Leckstrom, wodurch ein nicht akzeptabler Anstieg der statischen Leistungsaufnahme resultiert, da der Leckstrom mit linearer Reduzierung der Schichtdicke exponentiell ansteigt.
Daher werden gegenwärtig große Anstrengungen unternommen, um Siliziumdioxid durch ein Dielektrikum zu ersetzen, das eine deutlich höhere Permitivität aufweist, so dass dessen Dicke deutlich größer sein kann als die Dicke einer entsprechenden Siliziumdioxidschicht, die die gleiche kapazitive Kopplung liefert. Eine Dicke für das Erreichen einer spezifizierten kapazitiven Kopplung wird auch als kapazitive Äquivalenzdicke bezeichnet und bestimmt die Dicke, die für eine Siliziumdioxidschicht erforderlich wäre. Es stellt sich jedoch als schwierig heraus, Materialien mit großem κ in dem konventionellen Integrationsprozess einzubauen und, was noch wichtiger ist, das Bereitstellen eines Materials mit großem κ als Gateisolationsschicht scheint einen deutlichen Einfluss auf die Ladungsträgermobilität in dem darunter liegenden Kanalgebiet auszuüben, wodurch die Ladungsträgermobilität und damit die Stromtreiberkapazität deutlich reduziert wird. Obwohl daher eine Verbesserung der statischen Transistoreigenschaften durch Bereitstellen eines Dickenmaterials mit κ erreicht werden kann, lässt gleichzeitig die un akzeptable Beeinträchtigung des dynamischen Verhaltens gegenwärtig diesen Lösungsansatz als wenig wünschenswert erscheinen.
Ein anderer Ansatz, der gegenwärtig favorisiert wird, ist die Verwendung eines integrierten Siliziumoxid/Nitridschichtstapels, der den Gateleckstrom um 0,5 bis 2 Größenordnungen reduzieren kann, wobei die Kompatibilität mit standardmäßigen CMOS-Prozesstechniken bewahrt bleibt. Es hat sich herausgestellt, dass die Reduzierung des Gateleckstromes hauptsächlich von der Stickstoffkonzentration abhängt, die in die Siliziumdioxidschicht mittels Plasmanitridierung eingebaut wird. Obwohl dieser Ansatz das Problem des Leckstroms für das Gatedielektrikum für die aktuelle Schaltungsgeneration entspannt, so scheint dieser Ansatz jedoch nicht eine weitere deutliche Größenreduzierung der Dielektrikumsdicke zuzulassen, die für zukünftige Bauteilgenerationen erforderlich ist. Ferner scheint diese Lösung nur mit Schwierigkeiten so zu gestalten zu sein, dass sie mit fortschrittlichen CMOS-Prozessen kompatibel ist. Um die in der konventionellen Prozesstechnik entstehenden Probleme deutlicher darzustellen, wird nunmehr mit Bezug zu den 1a–1g ein typischer Prozessablauf zur Herstellung einer Gateisolationsschicht mit einer Nitrid/Siliziumdioxidschicht beschrieben.
In 1a umfasst ein Halbleiterelement 100 ein Siliziumsubstrat 101, in dem ein aktives Gebiet 103 durch flache Grabenisolationen 102 definiert ist. Eine dünne dielektrische Basisschicht 110, die beispielsweise aus einer gewachsenen Oxidschicht gebildet ist, bedeckt das aktive Gebiet 103. Ferner ist die Halbleiterstruktur 100 einem stickstoffenthaltenden Plasma ausgesetzt, das durch das Bezugszeichen 104 gekennzeichnet ist.
Typischerweise kann das Halbleiterelement 100 gemäß dem folgenden Prozessablauf hergestellt werden. Nach Herstellung der flachen Grabenisolation 102 und diverser Implantationsschritte zur Erzeugung eines erforderlichen Potenzialtopfdotierprofils (nicht gezeigt) in dem aktiven Gebiet 103, wird die dielektrische Basisschicht 110 durch einen konventionellen Oxidationsprozess oder durch einen schnellen thermischen Oxidationsprozess hergestellt. Anschließend wird das Halbleiterelement 100 dem stickstoffenthaltendem Plasma 104 ausgesetzt, um Stickstoffionen in die Siliziumdioxidschicht 110 einzuführen, um damit, wie zuvor erläutert ist, die Widerstandsfähigkeit der dielektrischen Basisschicht 110 gegenüber einer Ladungsträgerwanderung zu verbessern. Die Energie der Ionen in dem stickstoffenthaltendem Plasma 104 ist im Wesentlichen durch die Dif ferenz zwischen dem Plasmapotenzial und dem schwebenden Potenzial des Halbleiterelements 100 bestimmt, wobei diese Spannung schwer einzustellen ist oder sogar gar nicht einstellbar ist.
Bekanntlich beeinflussen Stickstoffatome, die in das aktive Gebiet 103 und damit in das Kanalgebiet des zu bildenden Transistorelements eingeführt werden, deutlich die elektrischen Eigenschaften des Transistorelements, dahingehend, dass die Kristallstruktur des aktiven Gebiets 103 beeinträchtigt wird und die Ladungsträgermobilität verschlechtert wird. Folglich muss das Eindringen von Stickstoff in das aktive Gebiet 103 im Hinblick auf die geforderte hohe Transistorleistungsfähigkeit soweit als möglich unterdrückt werden. Andererseits muss eine Dicke der dielektrischen Basisschicht 110 entsprechend den Erfordernissen der Bauteilabmessungen reduziert werden, was jedoch bei einer gewissen minimalen Dielektrikumsdicke zu einem erhöhten Eindringen von Stickstoffionen in das aktive Gebiet 103 während der Plasmabehandlung 104 führen würde. Folglich gibt es einen schwerwiegenden Kompromiss zwischen der Verbesserung des Transistorverhaltens durch Reduzieren der dielektrischen Basisschicht 110 und der Bauteilbeeinträchtigung, die durch die Aufnahme von Stickstoff in dem aktiven Gebiet 103 bewirkt wird. Die 1b und 1c erklären diese Sachslage deutlicher.
In 1b ist auf der linken Seite ein Ausschnitt aus 1b schematisch in einer vergrößerten Ansicht dargestellt, wobei die dielektrische Basisschicht 110 Stickstoffatome mit einem Konzentrationsprofil 112 entlang einer Tiefenrichtung 111 aufweist. Wie aus 1b ersichtlich ist, wird eine Dicke 113 der dielektrischen Basisschicht 110 so gewählt, dass im Wesentlichen ein Eindringen von Stickstoff in das darunter liegende aktive Gebiet 103 vermieden wird. Die rechte Seite aus 1b zeigt einen Graphen, in dem das Konzentrationsprofil 112 gegenüber der Tiefenrichtung 111 aufgetragen ist. Wie aus dieser Darstellung ersichtlich ist, fällt die Stickstoffkonzentration auf einen sehr geringen Wert, der in der vorliegenden Darstellung auf 0 idealisiert ist, innerhalb der Dicke 113 der Basisschicht 110 ab, wodurch im Wesentlichen eine durch die Verringerung der Ladungsträgermobilität bewirkte Bauteilbeeinträchtigung vermieden wird. Die in 1b dargestellte Situation repräsentiert die Entwurfsdicke 113 gemäß einer gewünschten Kanallänge, die ausreicht, um im Wesentlichen den Stickstoff noch abzublocken.
1c zeigt andererseits die Sachlage, wenn eine Dicke 113' der Basisschicht 110 gemäß den Entwurfsregeln im Vergleich zu jenen aus 1b zu reduzieren ist, und damit reicht das Konzentrationsprofil 112 in das aktive Gebiet 103 hinein, da die Plasmabedingungen nur schwer zu steuern sind, um die Eindringtiefen des Stickstoffs zu bestimmen oder zu beschränken. Die rechte Seite aus 1c zeigt eine resultierende Stickstoffkonzentration 112 in Bezug auf die Tiefenrichtung 111 und zeigt deutlich, dass eine beträchtliche Menge an Stickstoff in dem aktiven Gebiet 103 vorhanden ist, wodurch die Ladungsträgermobilität nachteilig beeinflusst wird.
1d zeigt schematisch das Halbleiterelement 110 in einem fortgeschrittenen Herstellungsstadium. Drain- und Sourcegebiete 107 sind in dem aktiven Gebiet 103 gebildet und eine Gateelektrode 106 ist auf der strukturierten dielektrischen Basisschicht 110 gebildet, die nunmehr durch 110a bezeichnet ist, wobei die Gateisolationsschicht 110a die Dicke 113 und ein Stickstoffkonzentrationsprofil 112 aufweist, wie es in 1b gezeigt ist. Ferner sind Seitenwandabstandselemente 105 angrenzend zu der Gateelektrode 106 gebildet.
Zu typischen Prozessschritten zur Herstellung des in 1d gezeigten Halbleiterelements 100 gehören gut bekannte fortschrittliche Fotolithografie- und Ätzverfahren sowie Implantationsschritte, und daher wird deren detaillierte Beschreibung weggelassen.
1e zeigt andererseits schematisch das Halbleiterelement 100 mit der Gateisolationsschicht 110a mit reduzierter Dicke 113', wie dies in 1c gezeigt ist, so dass eine entsprechende restliche Stickstoffkonzentration in den Drain- und Sourcegebieten 107 und dem relevanten Bereich des aktiven Gebiets 103 vorhanden ist.
Folglich ermöglicht es die Bearbeitungsweise nach dem Stand der Technik, die zuvor beschrieben ist, die Dicke 113 der Gateisolationsschicht 110a auf einen Wert zu reduzieren, der im Wesentlichen das Eindringen von Stickstoff in das aktive Gebiet 103 verhindert, wodurch ein verbessertes Bauteilverhalten erreicht wird. Wenn die Entwurfserfordernisse jedoch ein weiteres Reduzieren der Dicke 113 erfordern, um den entsprechenden Transistorabmessungen zu entsprechen, d. h. wenn die gewünschte kapazitive Äquivalenzdicke die Dicke 113' erfordert, wird eine unakzeptable Menge an Stickstoff in den Oberflächenbereich des aktiven Gebiets 103 eingeführt, so dass die reduzierte Ladungsträgermobilität zu einer Bauteilleistungsbeeinträchtigung führen kann.
Angesichts der zuvor genannten Probleme wurde daher vorgeschlagen, das Potenzial des stickstoffenthaltenden Plasmas 104 entsprechend zu reduzieren, um damit im allgemeinen die Eindringtiefe der Stickstoffionen zu verringern. Es zeigt sich jedoch, dass das Redzieren des Potenzials auf einen gewissen minimalen Wert aus prinzipiellen Betrachtungen heraus begrenzt ist. Daher bleibt die zuvor beschriebene Sachlage weiterhin relevant, selbst für ein minimales Plasmapotenzial.
Die Patentschrift US 6 323 094 B1 offenbart ein Verfahren zum Herstellen von CMOS-Feldeffekttransistoren mit Gatelängen von unter einem Mikrometer. Die Aufgabe der beschriebenen Erfindung ist es, Dualgate-CMOS-Bauteile herzustellen, bei denen das Durchdringen der Gateoxidschicht durch Bor unterdrückt wird, ohne dadurch schädliche Nebeneffekte zu verursachen. Ein Substrat mit einer darauf gebildeten Gateoxidschicht wird deshalb einer Stickstoffplasmaumgebung ausgesetzt, um eine nitrierte Gateoxidschicht zu bilden. Die Dicke der Oxidschicht liegt im Bereich von 1,5 bis 25 nm.
Die Patentschrift US 6 168 958 B1 offenbart eine Halbleiterstruktur, die Gatedielektrika mit hoher Dielektrizitätskonstante und unterschiedlichen Dicken aufweist. Die Schicht mit hoher Dielektrizitätskonstante, die auf einem Halbleitersubstrat gebildet wird, hat eine ursprüngliche Dicke von ungefähr 10 bis 50 nm und weist eine Dielektrizitätskonstante von mindestens 20 auf. Ausgewählte Bereiche der Schicht mit hoher Dielektrizitätskonstante werden durch Ätzen auf eine kleinere Schichtdicke reduziert. Als Ätzmittel für die Schicht mit hoher Dielektrizitätskonstante wird CHF₃ und Argon vorgeschlagen.
Die Patentanmeldung EP 0 824 268 A2 offenbart ein Verfahren, gemäß dem Stickstoff in eine Gateoxidschicht mit einer Dicke von mehreren Nanometern eingebracht wird, wobei der Stickstoff nicht die Unterseite der Gateoxidschicht erreicht.
Angesichts der zuvor erläuterten Probleme, ist es äußerst wünschenswert, eine Technik bereit zu stellen, die das Verbessern der Widerstandsfähigkeit einer dielektrischen Schicht gegenüber dem Durchgehen von Ladungsträgern verbessert, ohne unnötig die physikalischen Eigenschaften einer darunter liegenden Materialschicht, etwa der Ladungsträgermobilität einer Siliziumschicht, negativ zu beeinflussen.
ÜBERBLICK ÜBER DIE ERFINDUNG
Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die das Bereitstellen einer dielektrischen Schicht, insbesondre einer Gateisolationsschicht mit einer spezifizierten Kapazitätsäquivalenzdicke, ermöglicht, wobei die physikalischen Eigenschaften einer darunter liegenden Materialschicht im Wesentlichen unbeeinflusst bleiben. Es wird eine dielektrische Basisschicht auf der darunter liegenden Materialschicht gebildet und ein gewünschter Widerstand gegen den Durchgang von geladenen Partikeln wird durch Einführen einer geeigneten Konzentration eines dielektrischen Dotierstoffes eingestellt, wobei eine Dicke der dielektrischen Basisschicht so gewählt wird, um im Wesentlichen ein Eindringen des dielektrischen Dotierstoffes in das darunter liegende Material zu vermeiden. Durch eine gesteuerte und langsame Entfernung der dotierten dielektrischen Basisschicht wird deren endgültige Dicke auf die gewünschte Kapazitätsäquivalenzdicke eingestellt.
Die Aufgabe der vorliegenden Erfindung wird durch ein Verfahren nach Anspruch 1 gelöst.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
1a–1e schematisch ein Halbleiterelement während diverser Prozessschritte zur Herstellung einer äußerst dünnen Gateisolationsschicht gemäß einem typischen konventionellen Prozessablauf; und
2a–2f schematisch Herstellungsschritte gemäß anschaulichen Ausführungsformen der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG
Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
In den folgenden anschaulichen Ausführungsformen wird auf die Herstellung einer Gatedielektrikumsschicht eines Feldeffekttransistors Bezug genommen. Die Anwendung der Prinzipien der vorliegenden Erfindung auf äußerst dünne hochkapazitive Gatedielektrika mit geringem Leckstrom sollte jedoch nicht als beschränkend erachtet werden. Vielmehr kann die Herstellung äußerst dünner dielektrischer Schichten in einer Vielzahl von Anwendungen relevant sein oder relevant werden, etwa als Dielektrikum von Kondensatoren, wie sie häufig als Entkopplungskondensatoren in CMOS-Bauelementen verwendet werden, in optoelektronischen Mikrostrukturen, etwa oberflächenemittierenden Laserelementen, in mikromechanischen Strukturen, auf dem Gebiet der Nanotechnologie, und dergleichen.
In 2a umfasst ein Halbleiterelement 200 ein Substrat 201 mit einem darauf gebildeten aktiven Halbleitergebiet 203, das zusätzlich eine spezifizierte Dotierstoffverteilung aufweisen kann, um die erforderlichen Transistoreigenschaften für den darüber zu bildenden Feldeffekttransistor zu liefern. Da die vorliegende Erfindung besonders vorteilhaft ist, wenn diese auf siliziumbasierte CMOS-Prozesse angewendet wird, kann das Substrat 201 als ein beliebiges geeignetes Substrat zum Tragen einer siliziumenthaltenden Schicht, die im Wesentlichen das aktive Gebiet 203 umfasst, betrachtet werden. Es sollte jedoch beachtet werden, dass das aktive Gebiet 203 andere Materialien, beispielsweise Germanium oder andere Materialien, die zur Einstellung der gewünschten physikalischen Eigenschaften des aktiven Gebiets 203 erforderlich sind, aufweisen kann. In Halbleiterelementen, die andere halbleitende Materialien als Silizium zur Basis haben, kann das aktive Gebiet 203 diverse Materialien, etwa III-V oder II-VI Halbleiter und dergleichen aufweisen. Das aktive Gebiet 203 ist von einer Isolationsstruktur 203, etwa einer flachen Grabenisolation umschlossen, die für gewöhnlich in technisch fortschrittlichen Halbleiterelementen verwendet wird. Eine dielektrische Basisschicht 210 ist auf dem aktiven Gebiet 203 mit einer ersten Dicke 213 gebildet, die bewusst so gewählt ist, um im Wesentlichen ein Eindringen von Dotierstoffen durch die dielektrische Basisschicht 210 in das darunter liegende aktive Gebiet 203 während der Einwirkung einer Plasmaumgebung 204, die ein spezielles Dotiermittel enthält, zu vermeiden.
In einer speziellen Ausführungsform weist die dielektrische Basisschicht im Wesentlichen Siliziumdioxid und das aktive Gebiet 203 Silizium auf. In anderen Ausführungsformen kann die dielektrische Basisschicht 210 ein Oxid eines darunter liegenden halbleitenden Materials aufweisen. In einer Ausführungsform liegt die Dicke 213 im Bereich von ungefähr 1–10 nm. Die Plasmaumgebung 204 mit einem dielektrischen Dotierstoff, der in einer speziellen Ausführungsform, Stickstoff ist, wird mit Prozessparametern errichtet, die das Einführen des Dotierstoffes bei relativ geringer Energie ermöglichen, aber dennoch einen kontinuierlichen Anstieg der Dotierkonzentration in der dielektrischen Basisschicht 210 erzeugen. In einer Ausführungsform weist die Plasmaumgebung 204 Stickstoff auf und das Potenzial der Plasmaumgebung 204 im Bezug auf ein Bezugspotenzial wird in einem Bereich von ungefähr 10–50 Volt gehalten.
Hinsichtlich der Herstellung der Halbleiterstruktur, wie sie in 2a gezeigt ist, gilt, dass im Wesentlichen die gleichen Prozessschritte angewendet werden können, wie sie bereits mit Bezug zu 1a beschrieben sind. Insbesondere kann die dielektrische Basisschicht 210, wenn diese ein Halbleiteroxid oder Siliziumdioxid aufweist, durch konventionelle Wachsprozesse gebildet werden, etwa durch einen Hochtemperaturofenwachstumsprozess oder durch einen schnellen thermischen Oxidationsprozess. In anderen Ausführungsformen kann die dielektrische Basisschicht 210 unter Anwendung fort schrittlicher Abscheideverfahren, etwa der chemischen Dampfabscheidung von atomaren Monoschichten und dergleichen abgeschieden werden. Im Gegensatz zu dem konventionellen Prozessablauf, insbesondere wie er in 1c gezeigt ist, wird die erste Dicke 213 in Übereinstimmung mit dem Potenzial der Plasmaumgebung 204 so gewählt, um im Wesentlichen ein Eindringen der Dotierstoffe in das aktive Gebiet 203 zu vermeiden. Beispielsweise kann durch Ausführen eines oder mehrerer Testläufe eine Abhängigkeit zwischen den Plasmaeinstellungen, insbesondere dem Plasmapotenzial, und der Eindringtiefe des Dotierstoffes so bestimmt werden, dass ein maximales zulässiges Dotierstoffeindringen in das aktive Gebiet 203 nicht überschritten wird.
2b zeigt schematisch auf der linken Seite den Ausschnitt, der in 2a dargestellt ist, in vergrößerter Ansicht nach der Einführung von Dotierstoffen in die dielektrische Basisschicht 210. Die dielektrische Basisschicht 210 enthält ein Dotierstoffkonzentrationsprofil 212 entlang einer Tiefenrichtung 211, das graduell in Richtung einer Grenzfläche 214 zwischen der dielektrischen Basisschicht 210 und dem aktiven Gebiet 203 abfällt. Die rechte Seite in 2b zeigt schematisch einen Graph, der das Dotierstoffkonzentrationsprofil 212 in Abhängigkeit der Tiefenrichtung 211 darstellt, wobei eine ideale Situation dargestellt ist, in der keine Dotieratome in das aktive Gebiet 203 eingedrungen sind. Es sollte jedoch beachtet werden, dass winzige Mengen an Dotierstoffen die Grenzfläche 214 erreichen dürfen oder sogar in das aktive Gebiet 203 eindringen dürfen, solange die maximale zulässige Konzentration nicht überschritten wird. Vorzugsweise werden die Dicke 213 und/oder die Plasmaumgebungsparameter so gewählt, dass im Wesentlichen keine Dotieratome in das aktive Gebiet 203 eingeführt werden.
Anschließend wird das Substrat 201 einer Wärmebehandlung, etwa einem schnellen thermischen Ausheizen, unterzogen, um die Dotieratome durch nahezu die gesamte Dicke 213 der dielektrischen Basisschicht 210 gleichförmig zu verteilen. Die Prozessparameter, etwa Temperatur und Dauer der Wärmebehandlung, werden so gewählt, dass eine unnötige Diffusion der Dotierstoffe in das aktive Gebiet 203 vermieden wird. Beispielsweise durch Ausführen eines schnellen thermischen Ausheizens mit einer Temperatur im Bereich von ungefähr 600 bis 1000°C mit einer Dauer von ungefähr 15–120 Sekunden bleiben Dotierstoffe, etwa Stickstoffatome, im Wesentlichen in der dielektrischen Basisschicht 210 lokalisiert, während dennoch eine gleichförmigere Verteilung in Bezug auf die Tiefenrichtung 211 erfolgt.
In einer speziellen Ausführungsform wird die Wärmebehandlung in einer oxidierenden Umgebung ausgeführt, so dass eine sehr dünne Oxidschicht 215 an der Grenzfläche 214 gebildet wird, wie dies in 2c dargestellt ist.
2c zeigt schematisch die Halbleiterstruktur 200 nach Abschluss der Wärmebehandlung in einer oxidierenden Umgebung. Die Dotierstoffkonzentration 212 aus 2b ist zu einer gleichförmigeren Verteilung 212a verändert und eine zusätzliche Oxidschicht 215 mit einer Dicke 213a ist vorhanden. Die Dicke 213a hängt von dem Prozessparametern der Wärmebehandlung, etwa der Temperatur, der Dauer und der Sauerstoffkonzentration, ab. Typischerweise kann die Oxidschicht 215 ein oder zwei Atomschichten für die oben spezifizierten Prozessparameter aufweisen. Der Graph auf der rechten Seite der 2c zeigt die Dotierstoffkonzentration 212a entlang der Tiefenrichtung 211, wobei zumindest über einen großen Bereich der Tiefe 213 der anfänglichen dielektrischen Basisschicht 210 eine deutlich gleichmäßigere Verteilung im Vergleich zu dem anfänglichen Profil 212, das in 2b gezeigt ist, erreicht wird.
2d zeigt schematisch das Halbleiterelement 200 nach Beendigung der Wärmebehandlung gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung. Unterschiedlich zu der Wärmebehandlung, die mit Bezug zu 2c beschrieben ist, wird die Wärmebehandlung nunmehr in einer im Wesentlichen inerten Atmosphäre, oder in einer weiteren Ausführungsform in einer Stickstoffatmosphäre, ausgeführt, so dass die Dicke 213 der dielektrischen Basisschicht 210 beibehalten wird. Wie aus 2d ersichtlich ist, werden aufgrund der Wärmebehandlung die Dotierstoffe umverteilt, um ein Dotierprofil 212b zu erzeugen, das gleichförmiger über die Dicke 213 verteilt ist. Die rechte Seite aus 2d zeigt den entsprechenden Graphen für die Dotierkonzentration 212b.
2e zeigt eine vergrößerte Ansicht des Halbleiterelements 200, wobei die dielektrische Basisschicht so dargestellt ist, dass diese scheinbar in einen ersten Bereich 210a mit einer Dicke 217, die im Wesentlichen einer erforderlichen Kapazitätsäquivalenzdicke des Halbleiterelements 200 entspricht, und in einen Überschussbereich mit einer Dicke 219, die zu entfernen ist, eingeteilt ist. Die Dicke 219 des Überschussbereichs 210b wird in Abhängigkeit von der ursprünglichen Dicke 213 und von den Besonderheiten der Wärmebehandlung, wie dies mit Bezug zu den 2c und 2d beschrieben ist, gewählt. Wenn beispielsweise die in 2c beschriebene Ausführungsform angewendet wird, muss die zusätzliche Dicke 213a beim Bestimmen der Dicke 219 des Überschussbereichs 210b, der zu entfernen ist, berücksichtigt werden.
Die rechte Seite der 2e zeigt die Dotierkonzentration, die als 212a, 212b bezeichnet sind, in Abhängigkeit von der angewendeten Wärmebehandlung (d. h. mit oder ohne Oxidbildung), mit Bezug zu der Tiefenrichtung 211. Es sollte bedacht werden, dass das Einführen von Dotierstoffen in die anfängliche dielektrische Basisschicht 210, etwa von Stickstoff, ebenso einen Einfluss auf die resultierende Permitivität des Bereichs 210a ausübt, so dass diese Änderung in Betracht zu ziehen ist, wenn die erforderliche Kapazitätsäquivalenzdicke bestimmt wird. Wenn beispielsweise Stickstoff in die dielektrische Basisschicht 210 als Dotierstoff eingebracht wird, kann die Permitivität davon erhöht und die effektive Dicke 217 vorteilhafterweise größer sein als die gewünschte Kapazitätsäquivalenzdicke. Nach Bestimmen der Dicke 217 wird der Überschussbereich 210b mittels eines Ätzprozesses, der äußerst geringe Ätzraten ermöglicht, entfernt. Geeignete Ätzraten können im Bereich von ungefähr 1/5 bis 1/2 einer Monoschicht, d. h. einer Atomschicht, pro Minute liegen. Entsprechende Ätzverfahren, die auch als Schichtätzung, z. B. Atomlagenschichtätzung, bezeichnet werden, erfordern typischerweise einen Mehrschrittätzprozess, beispielsweise mit der Adsorption eines reaktiven Mittels, etwa von Chlorid, an die Oberfläche des Überschussbereichs 210b, eine Evakuierung zur Entfernung von überschüssigen Reaktionsmittel, einen Innenbeschuss, beispielsweise mit Argonionen und eine weitere Evakuierung, um Nebenprodukte zu entfernen. Auf diese Weise kann der Überschussbereich 210b in einer gut steuerbaren und reproduzierbaren Weise abgetragen werden. Folglich kann die erforderliche endgültige Dicke 217 entsprechend der geforderten Entwurfskapazitätsäquivalenzdicke erreicht werden, ohne ungebührlich Dotieratome, etwa Stickstoff, in das darunter liegende aktive Gebiet 203 einzuführen.
2f zeigt schematisch das Halbleiterelement 200 in einer weiter fortgeschrittenen Herstellungsphase. In dem aktiven Gebiet 203 sind Source- und Draingebiete 207 gebildet. Eine Gateelektrode 206 ist auf dem strukturierten Bereich 210a der dielektrischen Basisschicht mit der geforderten Dicke 217 entsprechend den Entwurfserfordernissen gebildet. Seitenwandabstandselemente 205 sind benachbart zu der Gateelektrode 206 gebildet. Hinsichtlich der Herstellung des Halbleiterelements, wie es in 2f gezeigt ist, können gut bekannte konventionelle Prozessverfahren angewendet werden, da die vorliegende Erfindung vorteilhafterweise im Wesentlichen kompatibel zu fortschrittlichen CMOS-Technologien ist. Das Halbleiterelement 200, das einen Feldeffekttransistor repräsentiert, weist eine Gateisolationsschicht mit geringer Leckstromrate auf, die auf dem Bereich 210a gebildet ist, wobei die Dicke 217 entsprechend den Entwurfserfordernissen skalierbar ist, ohne eine Ladungsträgermobilität in dem aktiven Gebiet 203 durch ungewünschte Dotierstoffe zu beeinträchtigen.
In den zuvor beschriebenen anschaulichen Ausführungsformen wird eine Wärmebehandlung, beispielsweise in Form eines schnellen thermischen Ausheizens, angewendet, um eine gleichförmigere Verteilung der in die dielektrische Basisschicht 210 eingeführten Dotierstoffe zu erreichen. In anderen Ausführungsformen kann jedoch die Dotierkonzentration nach der plasmainduzierten Einführung ausreichend sein, um das geforderte Verhalten eines geringen Leckstroms des endgültigen Bereichs 210a bereitzustellen. Somit kann in diesen Ausführungsformen die Wärmebehandlung weggelassen werden und eine entsprechende Umverteilung der Dotierstoffe kann in nachfolgenden schnellen thermischen Ausheizzyklen stattfinden, wie sie typischerweise für die Herstellung der Drain- und Sourcegebiete 207 angewendet werden. Somit kann ein weiteres Herausdiffundieren der Dotierstoffe, etwa des Stickstoffs, aus dem Bereich 210a während der weiteren Bearbeitung reduziert werden, indem die Wärmebehandlung nach der plasmainduzierten Einführung der Dotierstoffe weggelassen wird.
Weitere Modifikationen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Folglich ist diese Beschreibung lediglich anschaulicher Natur und ist für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims

Verfahren zur Herstellung einer Gateisolationsschicht auf einem Halbleitergebiet, wobei das Verfahren umfasst: Bilden einer Gateisolationsbasisschicht mit einer ersten vordefinierten Dicke, wobei die erste Dicke so gewählt wird, um im Wesentlichen ein Eindringen von Dotierstoffen in das Halbleitergebiet während eines Einführens des Dotierstoffes in die Gateisolationsbasisschicht zu vermeiden; Einführen des Dotierstoffes in die Gateisolationsbasisschicht, um einen Widerstand gegenüber Ladungsträgerwanderung durch die Gateisolationsschicht hindurch zu erhöhen; und Reduzieren der ersten Dicke mittels eines Atomlagenätzprozesses, um eine endgültige Dicke der Gateisolationsschicht zu erreichen.
Verfahren nach Anspruch 1, wobei Einführen des Dotierstoffes das Einbringen des Substrats in eine dotierstoffenthaltende Plasmaumgebung umfasst.
Verfahren nach Anspruch 1, das ferner Ausführen einer Wärmebehandlung zur Umverteilung der Dotierstoffe in der Gateisolationsbasisschicht umfasst.
Verfahren nach Anspruch 3, wobei die Wärmebehandlung einen schnellen thermischen Ausheizprozess umfasst.
Verfahren nach Anspruch 3, wobei die Wärmebehandlung in einer inerten Atmosphäre ausgeführt wird.
Verfahren nach Anspruch 1, wobei die Gateisolationsbasisschicht ein Oxid aufweist, das aus einem Halbleitermaterial gebildet ist, das in dem Halbleitergebiet enthalten ist.
Verfahren nach Anspruch 6, das ferner Ausführen einer Wärmebehandlung in einer oxidierenden Umgebung umfasst.
Verfahren nach Anspruch 1, wobei eine Ätzrate im Bereich von ungefähr 1/5 bis 1/2 einer Atomlage pro Minute liegt.
Verfahren nach Anspruch 2, wobei ein Vorspannungspotenzial der dotierstoffenthaltenden Plasmaumgebung auf der Grundlage der ersten vordefinierten Dicke gewählt wird.
Verfahren nach Anspruch 2, wobei die erste vordefinierte Dicke auf der Grundlage eines vorgewählten Vorspannungspotenzials der dotierstoffenthaltenden Plasmaumgebung gewählt wird.
Verfahren nach Anspruch 1, wobei das Halbleitergebiet Silizium aufweist und die Gateisolationsbasisschicht Siliziumdioxid aufweist.
Verfahren nach Anspruch 1, wobei der Dotierstoff Stickstoff ist.
Verfahren nach Anspruch 1, das ferner Bilden einer Gateelektrodenstruktur über der Gateisolationsschicht umfasst, nachdem die Dicke der Gateisolationsbasisschicht reduziert ist.
Verfahren nach Anspruch 7, wobei: das Halbleitergebiet ein siliziumenthaltendes Halbleitergebiet ist; und die endgültige Dicke der Gateisolationsschicht, im Wesentlichen einer vordefinierten Kapazitätsäquivalenzdicke entspricht.
Das Verfahren nach Anspruch 14, wobei Einführen des Dotierstoffes in die Gateisolationsbasisschicht Einbringen der Gateisolationsbasisschicht in eine dotierstoffenthaltende Plasmaumgebung umfasst.
Das Verfahren nach Anspruch 14, das ferner Ausführen einer Wärmebehandlung zur Umverteilung der Dotierstoffe in der Gateisolationsbasisschicht umfasst.
Das Verfahren nach Anspruch 16, wobei die Wärmebehandlung einen schnellen thermischen Ausheizprozess umfasst.
Das Verfahren nach Anspruch 16, wobei die Wärmebehandlung in einer inerten Atmosphäre ausgeführt wird.
Das Verfahren nach Anspruch 14, wobei die Gateisolationsbasisschicht ein Oxid aufweist, das aus einem Halbleitermaterial gebildet ist, das in dem Halbleitergebiet enthalten ist.
Das Verfahren nach Anspruch 19, das ferner eine Wärmebehandlung in einer oxidierenden Umgebung umfasst.
Das Verfahren nach Anspruch 14, wobei eine Abtragsrate im Bereich von ungefähr 1/5 bis 1/2 einer Atomlage pro Minute liegt.
Das Verfahren nach Anspruch 15, wobei ein Vorspannungspotenzial der Plasmaumgebung auf der Grundlage der ersten vordefinierten Dicke gewählt wird.
Verfahren nach Anspruch 15, wobei die erste vordefinierte Dicke auf der Grundlage eines vorgewählten Vorspannungspotenzials der dotierstoffenthaltenden Plasmaumgebung gewählt wird.
Verfahren nach Anspruch 14, wobei die Gateisolationsbasisschicht Siliziumdioxid aufweist.
Verfahren nach Anspruch 14, wobei der Dotierstoff Stickstoff ist.
Verfahren nach Anspruch 14, das ferner Bilden einer Gateelektrodenstruktur über der Gateisolationsschicht umfasst, nachdem die Dicke der Gateisolationsbasisschicht reduziert ist.
Verfahren zur Herstellung einer Gateisolationsschicht nach Anspruch 1, wobei die Gateisolationsschicht eine vordefinierte Kapazitätsäquivalenzdicke aufweist, wobei das Verfahren ferner umfasst: Umverteilung von Dotierstoffen in der dotierten Gateisolationsbasisschicht durch einen schnellen thermischen Ausheizprozess; und wobei die endgültige Dicke der Gateisolationsschicht im Wesentlichen der Kapazitätsäquivalenzdicke entspricht.
Verfahren nach Anspruch 27, wobei: Bilden einer Gateisolationsbasisschicht Bilden einer Halbleiteroxidschicht auf dem Halbleitergebiet durch Oxidation und/oder Abscheidung; und Einführen der Dotierstoffe in die Gateisolationsbasisschicht Einbringen der Gateisolationsbasisschicht in eine Plasmaumgebung, die die Dotierstoffe enthält, umfasst.
Verfahren nach Anspruch 27, wobei ein Vorspannungspotenzial der Plasmaumgebung auf der Grundlage der ersten Dicke gewählt wird.
Verfahren nach Anspruch 27, wobei die erste Dicke in Übereinstimmung mit einem vorgewählten Vorspannungspotenzial der Plasmaumgebung eingestellt wird.