[go: up one dir, main page]

DE10197225B4 - E/A-Aufteilungssystem und E/A-Aufteilungsmethodik zur Verringerung des Band-Band-Tunnelstroms während des Löschens - Google Patents

E/A-Aufteilungssystem und E/A-Aufteilungsmethodik zur Verringerung des Band-Band-Tunnelstroms während des Löschens Download PDF

Info

Publication number
DE10197225B4
DE10197225B4 DE10197225T DE10197225T DE10197225B4 DE 10197225 B4 DE10197225 B4 DE 10197225B4 DE 10197225 T DE10197225 T DE 10197225T DE 10197225 T DE10197225 T DE 10197225T DE 10197225 B4 DE10197225 B4 DE 10197225B4
Authority
DE
Germany
Prior art keywords
erase
subsectors
pulses
sector
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10197225T
Other languages
English (en)
Other versions
DE10197225T5 (de
Inventor
Edward V. Jr. Santa Clara Bautista
Kazuhiro Sunnyvale Kurihara
Feng Richmond Pan
Weng Fook Santa Clara Lee
Ravi Milpitas Sunkavalli
Darlene San Jose Hamilton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of DE10197225T5 publication Critical patent/DE10197225T5/de
Application granted granted Critical
Publication of DE10197225B4 publication Critical patent/DE10197225B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/344Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445Circuits or methods to verify correct erasure of nonvolatile memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/344Arrangements for verifying correct erasure or for detecting overerased cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

System (10a) zum Verringern des Band-Band-Tunnelstroms während Flash-Speicherlöschoperationen, das umfasst:
wenigstens einen E/A-Speichersektor (20), der in (N) Teilsektoren geteilt ist, wobei N eine ganze Zahl ist;
eine Drain-Pumpe (40), die so betreibbar ist, dass sie für die zugeordneten Löschoperationen in den N Teilsektoren Leistung erzeugt; und
ein Löschsequentialisierungs-Teilsystem (60), das N Impulse (50) erzeugt, um jeweils die Löschoperationen in jedem der N Teilsystemen freizugeben,
bei dem das Löschsequentialisierungs-Teilsystem (60) so betreibbar ist, dass es die N Impulse (50) so konfiguriert, dass jeder Teilsektor im Wesentlichen sequentiell gelöscht wird, und bei dem das Löschsequentialisierungs-Teilsystem (60) ferner so betreibbar ist, dass es nach einer vorgegebenen Anzahl sequentieller Löschzyklen einen oder mehrere Löschimpulse zuführt, um mehrere Teilsektoren im Wesentlichen gleichzeitig zu löschen.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich allgemein auf einen elektrisch löschbaren programmierbaren Nur-Lese-Speicher (EEPROM) und insbesondere auf ein System und auf ein Verfahren zum Verringern des Band-Band-Tunnelstroms während des Flash-EEPROM-Löschzyklus über eine E/A-Aufteilung des Löschzyklus.
  • HINTERGRUND DER ERFINDUNG
  • US-A-6 134 149 offenbart ein Verfahren und eine Vorrichtung zur Verminderung hoher Ströme während einer Chiplöschung in Flash-Speichern.
  • Das Verfahren umfasst das Löschen von Speicherzellen auf einer seitenweisen bzw. page-by-page Basis unter Verwendung eines zweistufigen Löschvorgangs. Während der ersten Phase wird ein großer Chiplöschstrom über eine externe Leistungsversorgung, welche einen großen Strom liefern kann, bereitgestellt, wobei die Spannung zur Bewerkstelligung eines Löschens nicht hoch genug ist. Die bereitgestellte Spannung ist hoch genug, um einen Strom für ein Band-Band-Tunneln bereitzustellen. Während der zweiten Phase des Chiplöschvorgangs ist der Löschstrom wesentlich kleiner und wird durch eine auf dem Chip bereitgestellte Ladungspumpe bzw. On-Chip-Ladungspumpe bereitgestellt, welche eine wesentlich höhere Spannung liefern kann um sicher zu stellen, dass die Speicherzellenanordnung korrekt gelöscht wird.
  • Speichervorrichtungen wie etwa elektrisch löschbare pro grammierbare Nur-Lese-Speicher (EEPROMs) sind eine wichtige Architekturkomponente in modernen Computersystemen. Diese Systeme beeinflussen viele Aspekte der Gesellschaft, die vom Heim bis zum Geschäft und zur Ausbildung reichen. Beispielsweise sind drahtlose Systeme wie etwa Mobil- bzw. Zellentelephone im täglichen Leben vieler Menschen zu einem Massenprodukt geworden. Während diese und andere Technologien fortgeschritten sind, sind die Systemanforderungen aber für die Systemkonstrukteure und -architekten zunehmend anspruchsvoll geworden. Eine wichtige Anforderung ist die Notwendigkeit einer kleineren Speicherkonfektionierung mit erhöhter Speicherdichte, um in kleineren tragbaren Computersystemen wie etwa in Mobiltelephonen und in anderen Handsystemen wie etwa in Personal Digital Assistants (PDAs) und Funkrufempfängern noch mehr Funktionalität bereitzustellen.
  • Flash-EEPROMs ermöglichen, dass Computersysteme große Mengen von Programmdaten speichern, die allgemein Anweisungen für ein zugeordnetes Computerverarbeitungssystem liefern. Ein Vorteil für den Flash-Speicher ist die Fähigkeit, den Speicher über Programmier- und Löschoperationen, die dem Flash zugeordnet sind, elektrisch neu zu programmieren. Somit kann der Flash-Speicher leicht neu programmiert werden, ohne dass Komponenten in dem gegebenen Produkt ersetzt zu werden brauchen, falls ein Hersteller einen Programmfehler eines Produkts korrigieren und/oder ein aktualisiertes Produktmerkmal bereitstellen möchte. Wie oben beschrieben wurde, haben die Dichte- und Konfektionierungsanforderungen für Flash-Speicher ständig zugenommen, während die Technologieanforderungen gestiegen sind. Leider haben während der Zunahme der Speicherdichteanforderungen auch die Herausforderungen in Bezug auf die Flash-Programmieroperationen und -Löschoperationen zugenommen.
  • Eine solche Herausforderung im Zusammenhang mit Flash- Speichern bezieht sich auf erhöhte Stromanforderungen während Speicherzellen/-sektor-Löschoperationen. Die Speicherzellen können allgemein durch eine MOS-Struktur beschrieben werden, in der an ein Zellen-Gate-Element in Bezug auf Zellen-Drain-Elemente und -Source-Elemente eine Spannung angelegt wird, um eine den Ladungseinfanggebieten in der Zellenstruktur zugeordnete Ladung zu speichern oder zu entfernen. Löschoperationen für eine Zelle können beispielsweise dadurch geliefert werden, dass an das Gate-Element eine negative Spannung angelegt wird, während an das Drain-Element über eine Drain-Pumpe eine erhöhte Spannung angelegt wird. Während das Löschen ausgeführt wird, wird durch die Drain-Pumpe im Ergebnis des Entfernens der gespeicherten Elektronen aus den Ladungseinfanggebieten der Zellenstruktur ein Strom erzeugt, der als Band-Band-Tunnelstrom bekannt ist. Wie es bei Flash-Strukturen hoher Dichte der Fall ist, können Hunderttausende oder Millionen solcher Zellen gleichzeitig programmiert/gelöscht werden. Folglich können die Band-Band-Tunnelstromanforderungen für die Leistungsversorgung der Drain-Pumpe je nach dem besonderen Typ der verwendeten Flash1-Technologie und der Menge der Zellen, die gleichzeitig gelöscht/programmiert werden, drastisch steigen.
  • Allerdings können die erhöhten Band-Band-Tunnelstromanforderungen zu Problemen für die zugeordnete Drain-Pumpe führen. Beispielsweise kann der erhöhte Strom IR-Abfälle in der Speichervorrichtung veranlassen und somit zu einer Verringerung der Ausgangsspannung der Drain-Pumpe führen. Falls die Ausgangsspannung der Drain-Pumpe verringert wird, können während der Flash-Löschoperationen oder -Programmieroperationen Fehler auftreten, bei denen Speicherzellen falsch oder unabhängig gelöscht/programmiert werden. Derzeit können herkömmliche Flash-Löschsysteme erhöhte Band-Band-Tunnelstromprobleme veranlassen. Dies kann auftreten, da allgemein mit einem einzigen Löschimpuls und/oder mit einer einzigen Löschsequenz ganze Speichersegmente (z. B. 1 Megabyte, 1/2 Megabyte) programmiert werden. Folglich ist es wünschenswert, herkömmliche Flash-Löschsysteme und -verfahren zu verbessern, um die Band-Band-Stromanforderungen zu verringern.
  • Die US-A-5 963 479 zeigt ein Verfahren zum Löschen eines Flash-Speichers mit reduziertem Band-Band-Tunnelstrom, bei dem alle zu löschenden Sektoren zeitversetzt, aber überlappend mit der Löschspannung beaufschlagt werden, so dass für jeweils eine Zeitdauer nur ein Sektor einen anfänglich besonders hohen Band-Band-Tunnelstrom aufweist.
  • OFFENBARUNG DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf ein System und auf ein Verfahren zum Verringern von Band-Band-Tunnelstromanforderungen während Flash-EEPROM-Löschoperationen. Dies kann dadurch erreicht werden, dass die E/A-Sektoren eines Flash-Speichers in N Teilsektoren, wobei N eine ganze Zahl ist, aufgeteilt werden und jedem der N Teilsektoren jeweils ein Löschimpuls zugeführt wird. Da jede Teilsektor-Löschoperation weniger Tunnelstrom erfordert, als für eine Löschoperation eines ganzen E/A-Sektors erforderlich ist, werden die Band-Band-Tunnelstromanforderungen verringert. Außerdem können die Drain-Pumpen, die den Band-Band-Tunnelstrom zuführen, mit niedrigeren Leistungs- und Größenanforderungen als herkömmliche Systeme konstruiert werden.
  • Wie unten ausführlicher beschrieben wird, können die E/A- und die zugeordnete Löschaufteilung während einiger Löschoperationen angewendet werden, während sie während nachfolgender Löschoperationen nicht angewendet werden. Beispielsweise kann ein E/A-Sektor über mehrere Impulse gelöscht werden, die an die einzelnen Teilsektoren des E/A-Sektors angelegt werden. Nach dem aufgeteilten Löschen beginnt eine Überprüfungsoperation, in der der E/A-Sektor geprüft wird, um zu bestimmen, ob alle Speicherplätze richtig gelöscht worden sind. Falls nicht alle Speicherplätze gelöscht worden sind, kann eine nachfolgende aufgeteilte Löschsequenz mit einer zugeordneten nachfolgenden Überprüfungssequenz beginnen. Falls nach der nachfolgenden Überprüfungssequenz immer noch nicht alle Speicherplätze richtig gelöscht worden sind, kann daraufhin das Löschen eines vollständigen E/A-Sektors ausgelöst werden, in dem alle N Teilsektoren gleichzeitig gelöscht werden. Die nachfolgenden Löschungen vollständiger E/A-Sektoren können beginnen, da die meisten Zellen in dem aufgeteilten Sektor zuvor während der obenbeschriebenen aufgeteilten Löschsequenz gelöscht worden sind. Somit können nach der Anfangslöschaufteilung vollständige Löschungen von E/A-Sektoren begonnen werden, ohne dass die zugeordnete Drain-Pumpe überlastet wird.
  • Zum Erreichen der vorstehenden und verwandter Zwecke umfasst die Erfindung die im Folgenden umfassend beschriebenen Merkmale. Die folgende Beschreibung und die beiliegende Zeichnung stellen ausführlich bestimmte erläuternde Ausführungsformen der Erfindung dar. Diese Ausführungsformen geben aber nur wenige der verschiedenen Arten an, in denen die Prinzipien der Erfindung verwendet werden können. Weitere Aufgaben, Vorteile und neue Merkmale der Erfindung werden aus der folgenden ausführlichen Beschreibung der Erfindung offensichtlich, wenn sie in Verbindung mit der Zeichnung betrachtet wird.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • 1a ist ein schematischer Blockschaltplan, der ein E/A-Löschaufteilungssystem in Übereinstimmung mit einem Aspekt der vorliegenden Erfindung zeigt;
  • 1b ist ein Stromlaufplan einer Mehrbit-Speicherzelle in Übereinstimmung mit einem Aspekt der vorliegenden Erfindung;
  • 1c ist ein Stromlaufplan einer Einbit-Speicherzelle in Übereinstimmung mit einem Aspekt der vorliegenden Erfindung;
  • 2a ist ein Blockschaltplan, der eine (N)-Sektor löschsequenz in Übereinstimmung mit einem Aspekt der vorliegenden Erfindung zeigt;
  • 2b ist ein Blockschaltplan, der eine (N)-Sektor-Matrix-Löschsequenz in Übereinstimmung mit einem Aspekt der vorliegenden Erfindung zeigt;
  • 3a ist ein schematischer Blockschaltplan, der ein beispielhaftes Löschsequentialisierungssystem in Übereinstimmung mit einem Aspekt der vorliegenden Erfindung zeigt;
  • 3b ist ein Zeitablaufplan, der sich auf ein beispielhaftes Löschsequentialisierungssystem in Übereinstimmung mit einem Aspekt der vorliegenden Erfindung bezieht;
  • 3c ist ein Zeitablaufplan, der sich auf eine beispielhafte E/A-Sektorlöschsequenz in Übereinstimmung mit einem Aspekt der vorliegenden Erfindung bezieht; und
  • 4 ist ein Ablaufplan, der eine Methodik zur Bereitstellung einer E/A-Aufteilung in Übereinstimmung mit der vorliegenden Erfindung zeigt.
  • AUSFÜHRUNGSART(EN) DER ERFINDUNG
  • Das Folgende ist eine ausführliche Beschreibung der vorliegenden Erfindung in Verbindung mit den beigefügten Figuren, wobei sich gleiche Bezugszeichen überall auf gleiche Elemente beziehen.
  • Die vorliegende Erfindung bezieht sich auf ein System und auf eine Methodik zum Verringern des Band-Band-Tunnelstroms in einem Flash-Speicher während Löschoperationen. Dies kann dadurch erreicht werden, dass ein E/A-Sektor des Speichers in "N" Teilsektoren, wobei N eine ganze Zahl ist, aufgeteilt wird und jeder Teilsektor über einen zugeordneten Löschimpuls gelöscht wird, der an jeden Teilsektor angelegt wird. Wie unten ausführlicher beschrieben wird, ist ein Löschsequentialisierungssystem vorgesehen, das für jeden der N Teilsektoren einen Löschimpuls erzeugt, der ein aufgeteiltes Löschen des E/A-Sektors ermöglicht. Nach einer vorgegebenen Anzahl (z. B. 2, 3) der aufgeteilten Löschsequenzen kann das Löschsequentialisierungssystem ferner zu vollständigen Löschoperationen für den gesamten E/A-Sektor wechseln. Außerdem kann die durch die vorliegende Erfindung geschaffene Löschaufteilung auf mehrere Flash-Technologien wie etwa auf Mehr-Speicherbitzellen-Architekturen sowie auf Ein-Bit-Speicherarchitekturen angewendet werden, um den diesbezüglichen Band-Band-Tunnelstrom zu verringern.
  • Zunächst ist anhand von 1a ein beispielhaftes E/A-Aufteilungssystem 10a in Übereinstimmung mit einem Aspekt der vorliegenden Erfindung zur Verringerung des Band-Band-Tunnelstroms im Zusammenhang mit einer Löschoperation eines Flash-E/A-Sektors 20 gezeigt. Obgleich in 1a ein beispielhafter E/A-Sektor gezeigt ist, ist klar, dass in einer (nicht gezeigten) Flash-Speichervorrichtung ebenfalls mehrere Sektoren vorhanden sein können und in Übereinstimmung mit der vorliegenden Erfindung gelöscht werden können. Um den von einer Drain-Pumpe 40 während Speicherlöschoperationen zugeführten Strom zu verringern, ist der E/A-Sektor 20 in die Teilsektoren 1 bis "N", wobei N eine ganze Zahl ist, aufgeteilt. Dies wird dadurch erreicht, dass pro Teilsektor 1 bis N wenigstens ein Teilsektor-Löschimpuls 50 zugeführt wird und der E/A-Sektor 20 über ein aufgeteiltes Löschen gelöscht wird, bei dem Abschnitte des E/A-Sektors 20 sequentiell gelöscht werden. Wie unten ausführlicher beschrieben wird, führt die Drain-Pumpe 40 dem E/A-Sektor 20 erhöhte Spannungen zu, um Lösch- oder Programmieroperationen zu ermöglichen.
  • Während Löschoperationen des E/A-Sektors 20 erzeugt ein Löschsequentialisierungs-Teilsystem 60 einen Löschimpuls 50 pro Teilsektor 1 bis N, während es über ein Ausgangssignal 64 die Drain-Pumpe 40 freigibt. Nachdem das Löschsequentialisierungs-Teilsystem 60 die Löschimpulse 50 erzeugt hat, sperrt es die Drain-Pumpe 40 und löst es ein Überprüfungssignal 68 des E/A-Sektors 20 aus, um zu bestimmen, ob die Löschoperation erfolgreich gewesen ist. Das Überprüfungssignal 68 kann das Lesen von Speicherplätzen/-zellen in dem E/A-Sektor 20 und das Bestimmen, ob die Plätze gelöscht worden sind, umfassen. Die Löschüberprüfung kann beispielsweise das Bestimmen umfassen, ob jede Speicherzelle über (z. B. Löschmisserfolg) oder unter (z. B. Löscherfolg) einer vorgegebenen Schwellenspannung oder einem vorgegebenen Schwellenstrom liegt. Falls das Löschsequentialisierungs-Teilsystem 60 bestimmt, dass Abschnitte des E/A-Sektors 20 nicht vollständig oder ausreichend gelöscht worden sind, kann eine zweite und/oder nachfolgende Lösch/Überprüfungs-Sequenz ausgelöst werden.
  • In Übereinstimmung mit der vorliegenden Erfindung können nachfolgende Lösch/Überprüfungs-Sequenzen des E/A-Sektors 20 wie oben beschrieben über die Impulse 50 aufgeteilte Löschungen der Teilsektoren 1 bis N umfassen. Alternativ können die nachfolgenden Löschungen eine Sektorlöschung aller Teilsektoren umfassen, bei der alle Teilsektoren über einen einzigen Sektorlöschimpuls 70 gleichzeitig gelöscht werden. Es ist festgestellt worden, dass nach einer aufgeteilten Anfangslöschung oder nach einer Sequenz aufgeteilter Löschungen des E/A-Sektors 20 alle E/A-Sektoren daraufhin im Wesentlichen gleichzeitig gelöscht werden können, ohne dass sich dies nachteilig auf die Drain-Pumpe 40 auswirkt. Beispielsweise kann das Löschsequentialisierungs-Teilsystem 60 ein erstes und ein zweites aufgeteiltes Löschen des E/A-Sektors 20 auslösen. Falls die Überprüfung 68 nach dem zweiten aufgeteilten Löschen immer noch fehlschlägt, kann das Löschsequentialisierungs-Teilsystem 60 über den Sektorlöschimpuls 70 ein gleichzeitiges Löschen aller Teilsektoren 1 bis N auslösen. Es ist klar, dass das Löschsequentialisierungs-Teilsystem 60 so konfiguriert werden kann, dass es im Wesentlichen irgendeine Kombination von aufgeteilten Löschungen und/oder Sektorlöschungen liefert, wobei diese Alternativen selbstverständlich im Umfang der vorliegenden Erfindung liegen. Beispielsweise kann das Löschsequentialisierungs-Teilsystem 60 nur aufgeteilte Löschungen auslösen oder kann es eine oder mehrere aufgeteilte Löschungen auslösen, auf die eine oder mehrere Sektorlöschungen des E/A-Sektors 20 folgen.
  • Anhand der 1b und 1c sind nun eine beispielhafte Mehrbit- und Einbit-Flash-Speicherzellenarchitektur in Übereinstimmung mit der vorliegenden Erfindung gezeigt. Beispielsweise zeigt 1a einen Stromlaufplan einer Zweibitarchitektur 10b, in der pro Speicherzelle mehr als ein Bit programmiert und gelöscht werden kann. In Verbindung mit einem Drain-Anschluss 80b und mit einem Source-Anschluss 80c ist ein Gate-Anschluss 80a vorgesehen, der selbstverständlich allgemein eine Metalloxidhalbleiter-Struktur (MOS-Struktur) bereitstellt. Selbstverständlich können durch Wechseln der Programmier- und Löschrichtungen über die Struktur 10b zwei Gebiete, z. B. ein Gebiet A und ein Gebiet B, in der Struktur 10b programmiert werden. Beispielsweise können Programmieroperationen dadurch erreicht werden, dass an das Gate-Element 80a eine positive Spannung angelegt wird und an den Drain 80b eine erhöhte Drain-Pumpenspannung gerichtet wird, um Elektronen in dem Gebiet A der Struktur 10b zu speichern. Ähnlich können Elektronen in dem Gebiet B der Struktur 10b gespeichert werden, falls die Drain-Pumpe an den Source-Anschluss 80c angelegt wird. Ähnlich können Löschoperationen dadurch erreicht werden, dass an das Gate 80a eine negative Spannung angelegt wird und nachfolgend die erhöhte Drain-Pumpenspannung an den Drain 80b oder an die Source 80c angelegt wird, um das Gebiet A bzw. das Gebiet B zu löschen.
  • Wie unten ausführlicher beschrieben wird, kann das in 1a gezeigte Löschsequentialisierungs-Teilsystem 60 so konfiguriert sein, dass es alternative Löschoperationen und -sequenzen für die Mehrbitstruktur 10b bereitstellt. Wie in 1a gezeigt ist, kann die Struktur 10b beispielsweise gemäß einem aufgeteilten Löschen für das Gebiet A über die Löschimpulse 50 und gemäß einem Sektorlöschen des Gebiets B pro Sektorlöschimpuls 70 gelöscht werden. Wie in 1c gezeigt ist, kann in Übereinstimmung mit der vorliegenden Erfindung auch eine Einbitzellen-Architektur (z. B. eine herkömmliche Zelle mit gestapelten Gates oder eine Zweibitzelle, in der nur eine Seite verwendet wird) 10c gelöscht werden, in der pro Speicherzelle ein Einbit-Speichergebiet C vorgesehen ist.
  • Nunmehr übergehend zu 2a ist ein beispielhafter aufgeteilter E/A-Sektor 10d in Übereinstimmung mit der aufgeteilten Löschsequenz der vorliegenden Erfindung gezeigt. Wie oben beschrieben wurde, kann der E/A-Sektor 10d zusammen mit mehreren E/A-Sektoren in einer (nicht gezeigten) Flash-Speicher-Architektur/Vorrichtung enthalten sein. Beispielsweise kann der E/A-Sektor 10d mehrere wie in 1b und 1c gezeigte Speicherzellen enthalten, wobei ein E/A-Sektor eine logische Gruppierung von Speicherzellen (z. B. 1/4, ½, 1, 2 MBytes) schafft. In Übereinstimmung mit der vorliegenden Erfindung kann jeder E/A-Sektor 10d weiter in die E/A-Teilsektoren 1 bis N unterteilt sein, wobei jeder E/A-Teilsektor jeweils sequentiell pro einem Teilsektor-Löschimpuls 1 bis N gelöscht werden kann. Beispielsweise kann der E/A-Teilsektor 10d in 16 Teilsektoren geteilt sein und über 16 zugeordnete Löschimpulse, die sequentiell in der Zeit auftreten, sequentiell gelöscht werden. Es ist klar, dass ähnlich mehrere E/A-Teilsektoraufteilungen (z. B. 8, 32, 64 usw.) verwendet werden können. Alternativ können alle Impulse 1 bis N gleichzeitig aktiviert werden, um eine Sektorlöschung des E/A-Sektors 10d zu schaffen. Da die meisten der Zellen zuvor während einer oder mehrerer vorausgehender aufgeteilter Löschoperationen gelöscht worden sind, können die Sektorlöschungen wie oben beschrieben nach den Anfangs-Teilsektorlöschungen geliefert werden, ohne die Drain-Pumpenoperationen zu beeinflussen.
  • Kurz Bezug nehmend auf 2b ist ein beispielhafter als eine Speicheranordnung 10e organisierter E/A-Sektor in Übereinstimmung mit der vorliegenden Erfindung gezeigt. Obgleich die in 2a gezeigte Struktur eine logische Beziehung zwischen den E/A-Teilsektoren und den Löschimpulsen zeigt, ist klar, dass die E/A-Teilsektoren 1 bis N in einer Zeilen/Spalten-Anordnung und/oder -Matrix organisiert sein können. Beispielsweise ist durch den E/A-Sektor 10e eine 4 × 4-Teilsektoranordnung gezeigt. Die Anordnung 10e kann beispielsweise vier Zeilen 100a100d, die über die Zeilenimpulse 104a bis 104d ausgewählt werden, und vier Spalten 110a110d, die über die Spaltenimpulse 114a114d ausgewählt werden, enthalten. Beispielsweise kann ein Teilsektor 4 dadurch gelöscht werden, dass ein Impuls 104a mit einem Impuls 114d gleichzeitig aktiviert wird. Es ist klar, dass andere Matrixgruppierungen oder -anordnungen (z. B. 2 × 2, 3 × 3, 5 × 5 usw.) verwendet werden können und dass diese Alternativen in den Umfang der vorliegenden Erfindung fallen sollen.
  • Sich nunmehr der 3a zuwendend ist ein beispielhaftes aufgeteiltes Löschsystem 10f gezeigt, das in Übereinstimmung mit einem besonderen Aspekt der vorliegenden Erfindung ein Löschsequentialisierungs-Teilsystem 60, eine Drain-Pumpe 40 und einen E/A-Sektor 20 enthält. Obgleich die folgende Beschreibung eine mögliche Architektur für das Löschsequentialisierungs-Teilsystem 60 der vorliegenden Erfindung liefert, ist klar, dass im Wesentlichen irgendein geeignetes System, das aufgeteilte und/oder wechselnde Löschsequenzen liefert, verwendet werden kann und im Umfang der vorliegenden Erfindung liegt. Beispielsweise kann die folgende Logik-/Funktionsbeschreibung über eine festverdrahtete Logik, über eine Zustandsmaschinenlogik, über eine verarbeitete Logik, in der eine Verarbeitungsfunktion die beschriebene Funktionalität über Software ausführt, und/oder über Kombinationen davon implementiert sein.
  • Außerdem wird das in 3a gezeigte System 10f anhand eines in 3b gezeigten beispielhaften Zeitablaufplans beschrieben. Das Löschsequentialisierungs-Teilsystem 60 aus 3a kann einen Löschlogikabschnitt 200 und einen Überprüfungslogikabschnitt 210 enthalten, die wie oben beschrieben die Löschung und die Überprüfung des E/A-Sektors 20 liefern. Eine Anfangslöschsequenz kann mit einem Verarbeitungslogikabschnitt 220 beginnen, der ein Drain-Pumpen-Freigabesignal (DPE) 224 aktiviert, das die Drain-Pumpe 40 freigibt. Das DPE-Signal in diesem besonderen Beispiel ist in 3b in der Zeile H gezeigt. Daraufhin kann durch die Verarbeitungslogik 220 eine Sequenz von Löschimpulsen 230a bis 230c initialisiert und zu den Teilsektoren 1 bis N des E/A-Sektors 20 gerichtet werden, um ein aufgeteiltes Löschen in Übereinstimmung mit der vorliegenden Erfindung zu liefern. In der Zeile A in 3b ist eine beispielhafte Sequenz von 16 Löschimpulsen (E/A1, E/A2, ... E/A(N)) gezeigt. Da jeder der Löschimpulse im Wesentlichen sequentiell ist, wird die Leistungsaufnahme an der Drain-Pumpe 40 wesentlich vermindert und dadurch die Band-Band-Tunnelung vorteilhaft verringert.
  • Außerdem kann die Löschlogik 200 eine Zähllogik 240 enthalten, um die Sequenz der Impulse 230a230c zu zählen, die erzeugt worden sind. Beispielsweise kann die Zähllogik 240 ein Impulseingangssignal 244 besitzen, das jedes Mal inkrementiert wird, wenn ein Löschimpuls 230a230c erzeugt wird. Bei einer vorgegebenen Anzahl (z. B. 16) aktiviert die Zähllogik einen MAX E/A-Merker 250, der angibt, dass alle Teilsektoren 1 bis N ihre jeweiligen Löschimpulse 230a230c empfangen haben. Der MAX E/A-Merker 250 ist in der Zeile E aus 3b gezeigt. Beim Empfang des MAX E/A-Merkers kann die Verarbeitungslogik 220 über ein Zeitgeberstart-Ausgangssignal 264 einen Zeitablauf-Zeitgeber 260 starten. Wenn der Zeitablauf-Zeitgeber 260 abläuft, wird einem Eingang der Verarbeitungslogik 220 ein (in der Zeile F aus 3b gezeigtes) Zeitgeber-Ausgangssignal 268 zugeführt, woraufhin die Verarbeitungslogik die Drain-Pumpe über das DPE-Signal 224 sperrt. Nachdem das Zeitgeber-Ausgangssignal 268 aktiviert worden ist, kann das MAX E/A-Signal über ein Rücksetz-Ausgangssignal 270 ebenfalls zurückgesetzt werden.
  • Nachdem die Drain-Pumpe 40 gesperrt worden ist, kann durch die Verarbeitungslogik 220 über ein Überprüfungsstartsignal 280 eine Überprüfungssequenz für die Überprüfungslogik 210 ausgelöst werden. In diesem besonderen Beispiel wird daraufhin ein Startzeitgeber 284 ausgelöst, wobei beim Ablauf des Zeitgebers 284 eine Überprüfungsoperation gestartet wird. Ein Startzeitgeber-Ausgangssignal 288 löst die Überprüfungssequenz aus und ist in Zeile B aus 3b gezeigt. Daraufhin beginnt die Überprüfungslogik 210 dadurch, dass sie die Übernahmesignale 290 (z. B. Adressen/Steuer-Signale) für den E/A-Sektor 20 aktiviert und die Daten 300 aus jedem Speicherplatz in dem E/A-Sektor 20 liest, mit der Überprüfungssequenz. Die Überprüfungslogik 210 kann eine Vergleichslogik 310 enthalten, die bestimmt, ob alle Speicherplätze vollständig oder ausreichend (wie es durch einen Anwender/Tester definiert werden kann) gelöscht worden sind. Beispielsweise kann der zugeordnete Speicherplatz als gelöscht betrachtet werden, falls die Spannungen oder der Strom, die aus dem E/A-Sektor 20 gelesen werden, unter einem vorgegebenen Schwellenwert liegen. Falls die Spannungen oder Ströme über einem vorgegebenen Schwellenwert liegen, ist der zugeordnete Speicherplatz dagegen nicht gelöscht.
  • Beim Abschluss der Speicherüberprüfung kann die Vergleichslogik 310 zusammen mit einem Überprüfungsabschlusssignal 330 ein Erfolg/Misserfolg-Angabe-Merkersignal 320 aktivieren. Falls am Ende der Überprüfungssequenz der Erfolg/Misserfolg-Merker 320, wie es durch das Überprüfungsabschlusssignal 330 angegeben wird, aktiviert ist (z. B. logisch hohes Signal), kann ein nachfolgender E/A-Sektor in Übereinstimmung mit der vorliegenden Erfindung gelöscht werden. Falls der Erfolg/Misserfolg-Merker am Ende der Überprüfungssequenz nicht aktiviert ist (z. B. logisch tiefes Signal), kann durch die Verarbeitungslogik 220 eine weitere Löschsequenz des voreingestellten E/A-Sektors ausgelöst werden. Das Erfolg/Misserfolg-Signal 320 und das Überprüfungsabschlusssignal 330 sind in 3b in den Zeilen C bzw. D gezeigt.
  • Falls von der Überprüfungslogik 210 ein Misserfolgmerker zurückgegeben worden ist, kann in Übereinstimmung mit der vorliegenden Erfindung eine nachfolgende Löschsequenz für den E/A-Sektor 20 ausgelöst werden. Diese Sequenz ist in 3b im Referenzabschnitt I gezeigt. Nach Abschluss eines nachfolgenden aufgeteilten Löschens kann die Zähllogik 240 einen Alle-Merker 340 aktivieren, der angibt, dass die nächste Löschsequenz anstatt sequentiell erforderlichenfalls an den gesamten E/A-Sektor 20 gleichzeitig anzulegen ist. Beispielsweise kann der Alle-Merker 340 aktiviert werden, nachdem 32 Löschimpulse gezählt worden sind, die angeben, dass zuvor eine vorgegebene Anzahl aufgeteilter Löschungen stattgefunden haben. Wenn die Verarbeitungslogik 220 die Aktivierung des Alle-Merkers 340 erfasst, können an den E/A-Sektor 20 gerichtete nachfolgende Löschungen auf gleichzeitige Weise geliefert werden, wobei alle Teilsektoren 1 bis N im Wesentlichen gleichzeitig gepulst werden. In Zeile G aus 3b ist ein Alle-Merkersignal gezeigt, während in Abschnitt J aus 3b eine Alle-Sektorlöschung gezeigt ist. Wie in 3a gezeigt ist, kann der Alle-Merker durch die Verarbeitungslogik 220 über ein Rücksetz-Ausgangssignal 350 zurückgesetzt werden. Durch die Sequentialisierung und das Wechseln der Löschimpulse 230a230c für den E/A-Sektor 20 wird der von der Drain-Pumpe 40 benötigte Strom verringert. Somit kann die Drain-Pumpe 40 mit niedrigerer Leistung und mit verringerten Geometrieschaltungsanforderungen als bei herkömmlichen Systemen konstruiert sein.
  • Wie nun in 3c gezeigt ist, wird in Übereinstimmung mit der vorliegenden Erfindung eine beispielhafte Löschsequenz für eine Zweispeicherbit-Architektur mit einem Gebiet A und mit einem Gebiet B pro Speicherzelle bereitgestellt. Wie in Zeile A aus 3c gezeigt ist, kann die Löschsequenz beispielsweise dadurch beginnen, dass zuerst der E/A-Sektor 20 mit einem bekannten Muster (z. B. alles Einsen) vorprogrammiert wird. Daraufhin können alle Speicherabschnitte des Bereiches A des E/A-Sektors 20 in Übereinstimmung mit der wie obenbeschriebenen Löschaufteilung gelöscht werden. Die an jeden Teilsektor angelegten Löschimpulse können beispielsweise eine Breite von 10 Millisekunden haben. Daraufhin können alle Speicherabschnitte des Bereiches B über einen einzigen Impuls von etwa 1 Millisekunde, der gleichzeitig an alle Bereiche B angelegt wird, ohne Löschaufteilung gelöscht werden. Die erste Zeitdauer der Löschsequenzen für den Bereich A und für den Bereich B sind in 3c als Zeile bzw. Linie B gezeigt. Nachdem die Löschsequenzen für den Bereich A und für den Bereich B ausgeführt worden sind, wird eine Überprüfungsbestimmung ausgeführt, wie sie in 3c in Zeile C gezeigt ist. Falls nach der Überprüfungsbestimmung aus Zeile 3c irgendwelche Misserfolgsangaben erklärt werden, wird eine nachfolgende Sektorlöschung aller Teilsektoren begonnen, wobei die Abschnitte des Bereiches A und des Bereiches B des E/A-Sektors über einen einzigen Impuls mit einer Dauer von etwa 1 Millisekunde gleichzeitig gelöscht werden. Dies ist in Zeile D aus 3c gezeigt. Es ist klar, dass auf die Abschnitte des Bereiches A und des Bereiches B des E/A-Sektors 20 mehrere weitere Sequenzen und Zeitgebungen angewendet werden können.
  • Nunmehr anhand von 4 erläutert ein Ablaufplan eine Methodik zum Liefern eines aufgeteilten Löschens in Übereinstimmung mit der vorliegenden Erfindung. In Schritt 400 wird ein E/A-Sektor wie etwa ein 1 MByte-Sektor in N Teilsektoren geteilt, wobei jeder Teilsektor erforderlichenfalls über einen getrennten Löschimpuls einzeln gelöscht werden kann. In Schritt 410 wird die Drain-Pumpenleistung an die E/A-Sektoren angelegt, um zu ermöglichen, dass die Speicherzellen für jeden der N Teilsektoren gelöscht werden. In Schritt 420 werden N sequentielle Löschimpulse erzeugt und jedem in Schritt 400 definierten Teilsektor zugeführt. In Schritt 430 werden die Speicherplätze in dem E/A-Sektor gelesen und überprüft, um zu bestimmen, ob jeder Platz richtig gelöscht worden ist. In Schritt 440 wird eine Bestimmung vorgenommen, ob jeder Speicherplatz richtig gelöscht wurde. Wie oben beschrieben wurde, kann dies dadurch bestimmt werden, dass ein Erfolg/Misserfolg-Indikator-Merker beobachtet wird. Falls der E/A-Sektor in Schritt 440 richtig gelöscht worden ist (z. B. Erfolg/Misserfolg-Merker = Erfolg), geht das Verfahren zu Schritt 450 und zu dem nächsten E/A-Sektor in dem Flash-Speicher über. Falls der Speicher-E/A-Sektor in Schritt 440 nicht ausreichend gelöscht worden ist, geht das Verfahren zu Schritt 460 über, wobei es einen ersten Merker setzt (z. B. einen Zähler inkrementiert), der angibt, dass der E/A-Sektor ein erstes Mal sequentiell gelöscht worden ist. Falls der erste Merker in Schritt 470 gesetzt ist, was angibt, dass der Speicher ein erstes Mal sequentiell gelöscht worden ist, kehrt das Verfahren zu Schritt 420 zurück, wobei es die Schritte 420 bis 440 wiederholt.
  • In Schritt 440 wird der Erfolg/Misserfolg-Merker erneut überprüft, um zu bestimmen, ob der Speicher gelöscht worden ist. Falls der Speicher in Schritt 440 gelöscht worden ist, geht das Verfahren zu Schritt 450 über, um den nächsten E/A-Sektor zu löschen. Falls der Speicher nicht gelöscht worden ist, geht das Verfahren zu Schritt 460 über. Da zuvor in Schritt 460 der erste Merker gesetzt worden ist, wird ein zweiter Merker gesetzt, der angibt, dass der Speicher ein zweites Mal sequentiell gelöscht worden ist. Da in Schritt 470 nun der zweite Merker gesetzt ist, fährt das Verfahren mit Schritt 480 fort, wobei es mit dem gleichzeitigen Löschen aller Teilsektoren des E/A-Sektors fortfährt. Daraufhin kehrt das Verfahren zu Schritt 430 zurück, wobei es eine Überprüfungssequenz ausführt. Obgleich das Verfahren in dem obigen Beispiel nach einem sequentiellen Löschen zu einem im Wesentlichen gleichzeitigen Löschen aller Subsektoren übergeht, können vor einem gleichzeitigen Teilsektorlöschen mehrere im Wesentlichen sequentielle Teilsektor-Löschschritte verwendet werden, wobei solche Änderungen in den Umfang der vorliegenden Erfindung fallen sollen.
  • Soweit entweder in der ausführlichen Beschreibung oder in den Ansprüchen der Begriff "enthält" verwendet wird, soll dieser Begriff außerdem in ähnlicher Weise wie der Begriff "umfassen" inklusiv bzw. einschließend sein.
  • INDUSTRIELLE ANWENDBARKEIT
  • Die Vorrichtung und das zugeordnete Verfahren können auf dem Gebiet des elektrisch löschbaren programmierbaren Nur-Lese-Speichers (EEPROM) verwendet werden, um ihn bei der Verringerung des Band-Band-Tunnelstroms während eines Flash-EEPROM-Löschzyklus über die Speicher-E/A-Aufteilung zu verwenden.

Claims (8)

  1. System (10a) zum Verringern des Band-Band-Tunnelstroms während Flash-Speicherlöschoperationen, das umfasst: wenigstens einen E/A-Speichersektor (20), der in (N) Teilsektoren geteilt ist, wobei N eine ganze Zahl ist; eine Drain-Pumpe (40), die so betreibbar ist, dass sie für die zugeordneten Löschoperationen in den N Teilsektoren Leistung erzeugt; und ein Löschsequentialisierungs-Teilsystem (60), das N Impulse (50) erzeugt, um jeweils die Löschoperationen in jedem der N Teilsystemen freizugeben, bei dem das Löschsequentialisierungs-Teilsystem (60) so betreibbar ist, dass es die N Impulse (50) so konfiguriert, dass jeder Teilsektor im Wesentlichen sequentiell gelöscht wird, und bei dem das Löschsequentialisierungs-Teilsystem (60) ferner so betreibbar ist, dass es nach einer vorgegebenen Anzahl sequentieller Löschzyklen einen oder mehrere Löschimpulse zuführt, um mehrere Teilsektoren im Wesentlichen gleichzeitig zu löschen.
  2. System nach Anspruch 1, bei dem das Löschsequentialisierungs-Teilsystem (60) ferner eine Zähllogik (240) umfasst, die eine Bestimmung ermöglicht, wann alle Teilsektoren im Wesentlichen gleichzeitig zu löschen sind, und bei dem das Löschsequentialisierungs-Teilsystem (60) so betreibbar ist, dass es die N Teilsektoren gemäß einer ersten Menge von N Impulsen im Wesentlichen sequentiell löscht, dass es gemäß einer zweiten Menge von N Impulsen die N Teilsektoren im Wesentlichen sequentiell nochmals löscht und dass es daraufhin gemäß einem einzigen Impuls alle N Teilsektoren im Wesentlichen gleichzeitig löscht.
  3. System nach Anspruch 1 oder 2, bei dem das Löschsequentialisierungs-Teilsystem (60) ferner so betreibbar ist, dass es einen ALLE-Merker (340) erzeugt, der angibt, dass eine vorgegebene Anzahl von sequentiellen Löschimpulsen erzeugt worden ist, und der angibt, dass weitere Löschoperationen im Wesentlichen gleichzeitig an die Teilsektoren zu richten sind.
  4. System nach einem der Ansprüche 1, 2 oder 3, bei dem das Löschsequentialisierungs-Teilsystem (60) ferner so betreibbar ist, dass es einen MAX E/A-Merker (250) erzeugt, der angibt, dass eine vorgegebene Sequenz von N Impulsen erzeugt worden ist.
  5. System nach einem der Ansprüche 1 bis 4, bei dem das Löschsequentialisierungs-Teilsystem (60) ferner umfasst: ein Löschüberprüfungssystem (210), das freigegeben wird, nachdem die Drain-Pumpe gesperrt worden ist; einen Startzeitgeber (284), der so betreibbar ist, dass er eine Freigabe des Löschüberprüfungssystems (210) verzögert, nachdem die Drain-Pumpe gesperrt worden ist, wobei das Löschüberprüfungssystem (210) so betreibbar ist, dass es jede Speicherzelle in dem wenigstens einen E/A-Speichersektor liest, um dadurch, dass es auswertet, ob eine Schwellenspannung oder ein Schwellenstrom, die jeder Speicherzelle zugeordnet sind, über oder unter einem vorgegebenen Schwellenwert liegen, zu bestimmen, ob jede Speicherzelle ausreichend gelöscht worden ist, und wobei das Löschüberprüfungssystem (210) so betreibbar ist, dass es einen Erfolgs-Bestätigungsindikator (320) ausgibt, falls jede Zelle unter der vorgegebenen Schwellenspannung liegt, während es einen Misserfolgs-Bestätigungsindikator (320) ausgibt, falls irgendeine der Zellen über der vorgegebenen Schwellenspannung liegt.
  6. Verfahren zum Verringern des Band-Band-Tunnelstroms während Flash-Speicherlöschoperationen, das die folgenden Schritte umfasst: Teilen eines E/A-Speichersektors in (N) Teilsektoren, wobei N eine ganze Zahl ist; Erzeugen von Leistung mittels einer Drain-Pumpe (40) für die zugeordneten Löschoperationen in den N Teilsektoren; und Erzeugen von N Impulsen (50), um jeweils die Löschoperationen in jedem der N Teilsektoren freizugeben, so dass der von der Drain-Pumpe (40) gelieferte Band-Band-Tunnelstrom verringert wird; Löschen jedes Teilsektors im Wesentlichen sequentiell; und Löschen aller Teilsektoren im Wesentlichen gleichzeitig nach dem im Wesentlichen sequentiellen Löschen jedes Teilsektors.
  7. Verfahren nach Anspruch 6, das ferner das Zählen der Impulse umfasst, um zu bestimmen, wann alle Teilsektoren im Wesentlichen gleichzeitig zu löschen sind.
  8. Verfahren nach Anspruch 7, bei dem das Erzeugen der N Impulse (50), um die Löschoperationen freizugeben, Folgendes umfasst: Löschen der N Teilsektoren sequentiell gemäß einer ersten Menge von N Impulsen (50); Löschen der N Teilsektoren sequentiell gemäß einer zweiten Menge von N Impulsen; und anschließend Löschen aller N Teilsektoren im Wesentlichen gleichzeitig gemäß einem einzigen Impuls.
DE10197225T 2001-03-30 2001-11-14 E/A-Aufteilungssystem und E/A-Aufteilungsmethodik zur Verringerung des Band-Band-Tunnelstroms während des Löschens Expired - Lifetime DE10197225B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/822,995 2001-03-30
US09/822,995 US6385093B1 (en) 2001-03-30 2001-03-30 I/O partitioning system and methodology to reduce band-to-band tunneling current during erase
PCT/US2001/043543 WO2002080181A2 (en) 2001-03-30 2001-11-14 I/o partitioning system and methodology to reduce band-to-band tunneling current during erase

Publications (2)

Publication Number Publication Date
DE10197225T5 DE10197225T5 (de) 2004-04-29
DE10197225B4 true DE10197225B4 (de) 2007-10-11

Family

ID=25237515

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10197225T Expired - Lifetime DE10197225B4 (de) 2001-03-30 2001-11-14 E/A-Aufteilungssystem und E/A-Aufteilungsmethodik zur Verringerung des Band-Band-Tunnelstroms während des Löschens

Country Status (9)

Country Link
US (1) US6385093B1 (de)
JP (1) JP2004533697A (de)
KR (1) KR100796041B1 (de)
CN (1) CN100358051C (de)
AU (1) AU2002239301A1 (de)
DE (1) DE10197225B4 (de)
GB (1) GB2391985B (de)
TW (1) TW577080B (de)
WO (1) WO2002080181A2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567303B1 (en) * 2001-01-31 2003-05-20 Advanced Micro Devices, Inc. Charge injection
US6781880B2 (en) * 2002-07-19 2004-08-24 Micron Technology, Inc. Non-volatile memory erase circuitry
US7002850B2 (en) * 2004-07-06 2006-02-21 Macronix International Co., Ltd. System and method for over erase reduction of nitride read only memory
WO2006085373A1 (ja) * 2005-02-10 2006-08-17 Renesas Technology Corp. 不揮発性半導体メモリ及び半導体装置
KR101348173B1 (ko) 2007-05-25 2014-01-08 삼성전자주식회사 플래시 메모리 장치, 그것의 소거 및 프로그램 방법들,그리고 그것을 포함한 메모리 시스템
KR101401558B1 (ko) 2007-08-20 2014-06-09 삼성전자주식회사 플래시 메모리 장치, 그것의 프로그램 및 소거 방법들,그리고 그것을 포함하는 메모리 시스템 및 컴퓨터 시스템
KR101373186B1 (ko) 2007-08-22 2014-03-13 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법들, 그리고그것을 포함하는 메모리 시스템 및 컴퓨터 시스템
KR20100100394A (ko) * 2009-03-06 2010-09-15 삼성전자주식회사 반도체 디스크 장치 그리고 그것의 데이터 기록 및 읽기 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963479A (en) * 1996-12-28 1999-10-05 Hyundai Electronics Industries, Co., Ltd. Method of erasing a flash memory cell and device for erasing the same
US6134149A (en) * 1999-03-01 2000-10-17 Integrated Memory Technologies, Inc. Method and apparatus for reducing high current during chip erase in flash memories

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339279A (en) 1993-05-07 1994-08-16 Motorola, Inc. Block erasable flash EEPROM apparatus and method thereof
US5414664A (en) * 1993-05-28 1995-05-09 Macronix International Co., Ltd. Flash EPROM with block erase flags for over-erase protection
US5814853A (en) 1996-01-22 1998-09-29 Advanced Micro Devices, Inc. Sourceless floating gate memory device and method of storing data
US6057575A (en) 1996-03-18 2000-05-02 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell, method of manufacturing and operation thereof
US5699298A (en) * 1996-05-22 1997-12-16 Macronix International Co., Ltd. Flash memory erase with controlled band-to-band tunneling current
EP0840929B1 (de) * 1996-05-22 2001-12-19 Macronix International Co., Ltd. Flash-speicherlöschung mit gesteuertem band-zu-band tunnelstrom
US6188609B1 (en) * 1999-05-06 2001-02-13 Advanced Micro Devices, Inc. Ramped or stepped gate channel erase for flash memory application
US6049479A (en) 1999-09-23 2000-04-11 Advanced Micro Devices, Inc. Operational approach for the suppression of bi-directional tunnel oxide stress of a flash cell
US6172915B1 (en) * 1999-09-30 2001-01-09 Eon Silicon Devices, Inc. Unified erase method in flash EEPROM

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963479A (en) * 1996-12-28 1999-10-05 Hyundai Electronics Industries, Co., Ltd. Method of erasing a flash memory cell and device for erasing the same
US6134149A (en) * 1999-03-01 2000-10-17 Integrated Memory Technologies, Inc. Method and apparatus for reducing high current during chip erase in flash memories

Also Published As

Publication number Publication date
GB0324642D0 (en) 2003-11-26
GB2391985B (en) 2004-11-24
KR100796041B1 (ko) 2008-01-21
WO2002080181A2 (en) 2002-10-10
US6385093B1 (en) 2002-05-07
DE10197225T5 (de) 2004-04-29
AU2002239301A1 (en) 2002-10-15
GB2391985A (en) 2004-02-18
KR20030096296A (ko) 2003-12-24
CN100358051C (zh) 2007-12-26
CN1507630A (zh) 2004-06-23
TW577080B (en) 2004-02-21
JP2004533697A (ja) 2004-11-04
WO2002080181A3 (en) 2003-01-09

Similar Documents

Publication Publication Date Title
DE3900798C2 (de) Verfahren zum Programmieren eines elektrisch löschbaren und programmierbaren Nur-Lese-Speichers
DE102006034495B4 (de) Verfahren zum Durchführen einer Programmieroperation eines nicht-flüchtigen Speicherbauelements und nicht-flüchtiges Speicherbauelement
DE102006020180B3 (de) Verfahren zum Programmieren eines Blocks von Speicherzellen, nicht-flüchtiger Speicher und Speicherkarte
DE102005045031B4 (de) Programmierverfahren und Programmierwiederaufnahmeverfahren für ein nichtflüchtiges Speicherbauelement
DE112005001325B4 (de) Lösch-Verfahren für einen Multilevel-Bit-Flash-Speicher
DE60318714T2 (de) System und verfahren zur steuerung einer löschspannung während des löschens mehrerer sektoren eines flash-speichers
DE19859494C2 (de) Nichtflüchtiger Mehrebenen-Halbleiterspeicherbaustein mit einer Schaltung zum Einstellen der Datenlesezeit
DE69034191T2 (de) EEPROM-System mit aus mehreren Chips bestehender Blocklöschung
DE4119394C2 (de) Nichtflüchtige Halbleiterspeichereinrichtung und Datenlöschungsverfahren hierfür
DE69217738T2 (de) Permanenter Halbleiterspeicher und seine Arbeitsweise
DE2242417B2 (de) Einrichtung zum Auslesen der Koordinaten bei einer matrixartigen Anzeigeeinrichtung
DE19860871A1 (de) Leistungsunabhängiger Halbleiterspeicherbaustein und Verfahren zur Ansteuerung von dessen Wortleitungen
DE102008002083A1 (de) Flash-Speichervorrichtung und Verfahren zum Programmieren
DE102007016460A1 (de) Nichtflüchtiges Speicherbauelement, nichtflüchtiges Speichersystem und Leseverfahren für ein nichtflüchtiges Speicherbauelement
DE112010000955T5 (de) NAND-Flasharchitektur mit mehrstufiger Zeilendecodierung
DE102007041845A1 (de) Verfahren zum Betreiben eines integrierten Schaltkreises mit mindestens einer Speicherzelle
DE69012017T2 (de) Löschverfahren für Speicherzellen, Ausführungsvorrichtung hierfür und seine Anwendung in einer stromlosen Speichervorrichtung.
DE10197225B4 (de) E/A-Aufteilungssystem und E/A-Aufteilungsmethodik zur Verringerung des Band-Band-Tunnelstroms während des Löschens
DE69710834T2 (de) Speicherverwaltungsverfahren für tragbares Datenendgerät
EP1703522A1 (de) Verfahren zum Betrieb eines Flash-Speicherbauelementes
DE60222891T2 (de) Nichtflüchtige Speichervorrichtung und Selbstreparatur-Verfahren
DE102006030888B4 (de) Verfahren und Vorrichtung zum Erzeugen eines Startwertes für einen Pseudo-Zufallszahlengenerator
DE102011000542B4 (de) Überlappendes Schreibverfahren eines NVM
DE69426818T2 (de) Fehlertolerantes Speichergerät, insbesondere des Typs "flash EEPROM"
DE3900979C2 (de) Elektrisch lösch- und programmierbares Nur-Lese-Speicherbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: SPANSION LLC ((N.D.GES.D. STAATES DELAWARE), SUNNY

8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: KUDLEK & GRUNERT PATENTANWAELTE PARTNERSCHAFT, 803

R081 Change of applicant/patentee

Owner name: CYPRESS SEMICONDUCTOR CORP. (N.D.GES.D.STAATES, US

Free format text: FORMER OWNER: SPANSION LLC (N.D.GES.D. STAATES DELAWARE), SUNNYVALE, CALIF., US

R082 Change of representative
R082 Change of representative
R071 Expiry of right