CN1507630A - 在擦除期间减少带到带隧穿电流的输入/输出分区系统及方法 - Google Patents

Abstract

提供系统(10a)以便在闪存擦除操作期间降低带到带隧穿电流。系统(10a)包含划分成(N)个子区块的输入/输出存储器区块(20)，N为整数，和漏极泵(40)以便为在N个子区块内的相关擦除操作产生电源。擦除排序子系统(60)，产生用于分别激活在N个子区块内的每一个擦除操作的N个脉冲(50)以便降低由漏极泵(40)所提供的带到带隧穿电流。

Description

在擦除期间减少带到带隧穿电流的输入/输出分区系统及方法

技术领域

本发明涉及电可擦可编程只读存储器(EEPROM)，尤其涉及在快闪电可擦可编程只读存储器(Flash EEPROM)擦除期间通过对擦除循环的存储器输入/输出分区而减少带到带隧穿电流(band-to-band tunnelingcurrent)的系统和方法。

背景技术

诸如电可擦可编程只读存储器(EEPROM)等的存储器装置是现代计算机系统中重要的结构性组成组件。这些系统对从家庭到商业及教育等社会的许多方面产生影响。例如，移动电话等无线系统已经变成人们日常生活的必需品。可是随着这些技术及其它相关技术的进步，系统设计者和制造者对系统需求的要求亦逐渐增加。其中一个很重要的需求就是提高存储器密度使存储器封装微型化以便为在如无线电话等较小型的可携式计算机系统和其它如个人数字助理(PDA)及便携式传呼器等手提式系统中提供较多的功能。

快闪电可擦可编程只读存储器使得计算机系统能够储存大量的程序数据，其通常提供指令给相关计算机处理系统。闪存的一个优点是能够通过与闪存相关的编程和擦除操作而电重写此存储器的程序。因此，如果制造商希望能校正产品的错误和/或提供更新的产品特性，可轻易重新编程写此闪存而不需要置换产品的内部组件。如上所述，随着技术需求的增加，对闪存的密度和封装需求亦随之增加。不幸地是，当存储器的密度需求增加时，与快闪编程和擦除操作相关的难度亦随之增加。

与闪存相关的挑战之一涉及到在存储器单元/区块(sectors)的擦除操作期间增加电流需求。存储器单元通常是以MOS结构描述的，其中电压是提供给对应于单元漏极和源极的单元栅极以便储存或移除于单元结构内的电荷捕获区的电荷。例如，可通过提供负电压给栅极及提供经由漏极泵提升的电压给漏极而对单元进行擦除操作。当进行擦除时，作为从单元结构的电荷捕获区移除所储存的电荷的结果，会由漏极泵产生所谓的带到带隧穿电流(band-to-band tunneling current)。在高密度快闪结构的例子中，将要同时对数以千百计或数以百万计的此类单元进行编程/擦除。因此，对漏极泵电源供应的带到带隧穿电流的需求将随着所使用的特殊快闪技术的类型和同时进行编程/擦除的单元数量而增加。

可是，增加带到带隧穿电流的需求可能导致与漏极泵相关的问题。例如，增加电流可能增加在存储器装置内的红外线滴(IR drops)并因此导致漏极泵输出电压下降。如果漏极泵输出电压下降，在快闪擦除或编程操作期间可能发生错误，导致不正确或不准确地擦除/编程存储器单元。目前，常规的快闪擦除系统可能导致带到带隧穿电流增加的问题。其发生原因是因为整个存储器区块(例如，1MB，0.5MB)通常是由一个单一擦除脉冲和/或序列进行编程。因此，希望改善传统的快闪擦除系统和方法以便降低对带到带隧穿电流的需求。

发明内容

本发明涉及用于在快闪EEPROM擦除操作期间减少带到带隧穿电流需求的系统和方法。通过将闪存的输入/输出区块划分成N个子区块(subsectors)，其中N为整数，分别提供擦除脉冲给每一个子区块。因为与整个输入/输出区块的擦除操作相比，每个子区块的擦除操作需要较小的穿隧电流，所以可以降低对带到带隧穿电流的需求。进一步，可将提供带到带隧穿电流的漏极泵设计成比传统的系统具有更低的功率和尺寸需求。

如将在下面更详细说明的，可在某些擦除操作期间提供而在后续擦除操作期间不提供输入/输出及相关的擦除分区(partitioned)。例如，输入/输出区块可通过提供给输入/输出区块的各个子区块的多个脉冲而擦除。在该分区擦除之后，开始验证操作，此验证操作检查输入/输出区块以便判定是否所有的存储器位置均已被完全地擦除。假如不是所有的存储器位置被擦除，则将开始后续分区擦除序列及其相关的后续验证序列。在后续验证序列之后，假如所有的存储器位置仍旧没有正确地擦除，则启动整个输入/输出区块的擦除，此时同时擦除所有N个区块。之所以在后来可以开始全区块的擦除，是因为在划分区块内的大部分单元已经在上述的分区擦除期间事先擦除。因此，在分区擦除之后启动全输入/输出区块擦除不会使相关的漏极泵过载。

为了达成上述及其相关目的，本发明包含了将在下文中说明的全部特征。下列说明及其所附的图示中详细提出了本发明所列举的某些特殊实施例。这些实施例仅显示可使用本发明的原则的各种方法之一部分。本发明的其它目的、优点和新颖特性，在下文中参考相关图示对所进行的说明中，更加易于理解。

附图说明

图1a为依据本发明的输入/输出擦除分区系统的方块示意图；

图1b为依据本发明的多位(multi-bit)存储器单元的示意图；

图1cC为依据本发明的单位(single-bit)存储器单元的示意图；

图2a为依据本发明的(N)区块擦除序列的方块图；

图2b为依据本发明的(N)区块矩阵擦除序列的方块图；

图3a为依据本发明的擦除排序系统的范例的方块示意图；

图3b为与依据本发明的擦除排序系统的范例的相关时序图；

图3c为依据本发明的输入/输出区块擦除序列的范例时序图；以及

图4为依据本发明用于提供输入/输出分区方法的流程图。

具体实施方式

下面是结合相关附图对本发明做的详细描述，其中相同的单元以相同的数字标示。

本发明涉及减少在闪存擦除操作期间的带到带隧穿电流的系统及方法。通过将闪存的输入/输出区块划分成N个子区块，其中N为整数，并且分别提供相关擦除脉冲给每一个子区块用以擦除此子区块而达成上述目的。诸如将在下面更详细说明的，该擦除序列系统为N个子区块产生一个擦除脉冲，以便对输入/输出区块的所划分区块进行擦除。此擦除序列系统在经过预定次数(例如，2、3)的分区擦除之后，亦可切换至对整个输入/输出区块的全区块擦除操作。再者，由本发明所提供的分区擦除可应用于多数快闪技术，如多位单元结构和单位储存结构，用于降低其相关的带到带隧穿电流。

首先参考图1a，一个依据本发明的输入/输出擦除分区系统的实施例10a，用于降低与闪存输入/输出区块20的擦除操作相关的带到带隧穿电流。虽然在图1a所显示的只是一个输入/输出区块的范例，但是很明显地在闪存装置(未显示)内是可以包含有多个区块并依据本发明进行擦除。该输入/输出区块20划分成1至N个子区块，N为整数，以便降低在存储器擦除操作期间从漏极泵40所提供的电流。通过为从1到N的每一个子区块提供至少一个区块擦除脉冲50，由这个经过分区的擦除，来实现擦除该输入/输出区块20，其中输入/输出区块20的各个部分是依序进行擦除的。漏极泵40提供高电压给输入/输出区块20以便能进行擦除或编程操作，这将在下面详细说明。

在输入/输出区块20的擦除操作期间，擦除排序子系统60为从1至N的每一个子区块产生一个擦除脉冲50，同时通过输出信号64激活漏极泵40。在产生擦除脉冲50之后，擦除排序子系统60抑制漏极泵40并同时发出一个输入/输出区块20的验证信号68以判定此擦除操作是否已经成功。验证信号68可包含读取在输入/输出区块20内的存储器特定区域/单元及判断这些区域是否已经擦除。例如，擦除验证包含判断每一个存储器单元是否在预定的阈值电压或电流的上或下(亦即，是否通过擦除)。如果擦除排序子系统60判断有部分的输入/输出区块20尚未完全或正确地擦除，则启动第二个或后续的擦除/验证序列。

根据本发明，输入/输出区块20的后续擦除/验证序列可包含通过脉冲50对从1至N的子区块的分区擦除，如上所述。另一方面，后续擦除也可包含一个对于全部输入/输出子区块的区块擦除，这里全部输入/输出子区块由一个单一区块擦除脉冲70同时擦除。可以发现，在经过对输入/输出区块20的初始分区擦除或后续的分区擦除之后，所有的输入/输出区块20可以被同时充分地擦除而不会对漏极泵40造成影响。例如，擦除排序子系统60可启动输入/输出区块20的第一和第二分区擦除。假如在第二分区擦除之后，验证68仍旧错误，则擦除排序子系统60可经由区块擦除脉冲70对从1至N的所有子区块同时擦除。希望将擦除排序子系统60配置成可提供任何分区擦除和/或区块擦除的组合，并且，不言而喻地，这些变动均在本发明的目的之列。例如，擦除排序子系统60可仅仅启动分区擦除，或在一个或多个分区擦除之后启动整个输入/输出区块20的一个或多个区块擦除。

图1b或1c，为依据本发明的多位(multi-bit)或单位(single bit)闪存单元结构。例如，图1b为双位(dual bit)结构10b的示意图，在此可对每个存储器单元进行多位编程和擦除。其栅极接头80a和漏极接头80b及源极接头80c，通常为金属氧化物半导体(MOS)结构。众所周知，借由切换穿过结构10b的编程与擦除方向，可对两个区域，如A和B区域，在结构10b内进行编程写入。例如，编程操作是通过向栅极组件80a提供正电压，及为了将电荷储存在结构10b的A区域而将提升的漏极泵电压引导至漏极而达成。同样地，假如漏极泵将电压提供至源极端80c，则可将电荷储存在结构10b的B区域。通过向栅极80a提供负电压，且其后将提升的漏极泵电压提供给漏极80b或源极80c，便可以分别擦除A或B区域，达成擦除操作。

如将在下面更详细说明的，图1a中所描述的擦除排序子系统60可以配置成交替地提供擦除操作及序列给多位结构10。例如，结构10b可以通过对区域A的分区擦除由擦除脉冲50擦除，以及通过对区域B的区块擦除由区块擦除脉冲70擦除。如图1c所示，每个存储器单元只具有单位储存区域C的单位结构10c(例如，传统的单位堆迭栅极式单元或仅有一面被利用的双位结构单元)，也可依据本发明来擦除。

现参考图2a，图2a为依据本发明的分区擦除序列所分区的输入/输出区块10d。如上所述，在闪存结构/装置(未显示)内同时包含有输入/输出区块10d和多个输入/输出区块。例如，输入/输出区块10d可能包含有如图1b和1c中所显示的多个存储器单元，其中输入/输出区块提供存储器单元的逻辑分组(例如，1/4，1/2，1，2MB)。依据本发明，每一个输入/输出区块10d亦可进一步细分成1至N个输入/输出子区块，其中每一个输入/输出子区块可分别由子区块擦除脉冲1至N而依序擦除。例如，输入/输出区块10d可划分成16个子区块且可由16个依序产生的相关擦除脉冲而依序擦除。更可取的是同时使用更多个输入/输出次划分区块(例，8，32，64等)。另一方面，可同时发出所有的脉冲1至N以便提供输入/输出区块10d的区块擦除。如前面所述，可在初始的子区块擦除之后提供区块擦除而不会影响漏极泵的工作，因为大部分的单元在一个或多个先前的分区擦除操作期间已经被先期擦除。

再参考图2b，图中所示的是依据本发明的由存储器数组10e组成的输出/输入区块实施例。虽然图2a所示的结构说明了输出/输入子区块和擦除脉冲间的逻辑关系，但还是希望输出/输入子区块1至N可组织成行/列数组和/或矩阵。例如，一个4X4子区块数组用来描述输出/输入区块10e。数组10e包含有由行脉冲104a至104d所选择的4个行100a至100d，和由列脉冲114a至114d所选择的4个列110a至110d。作为一个例子，子区块4可由同时传送脉冲104a和脉冲114d而擦除。更可取的是使用其它的矩阵组或数组(例，2×2，3×3，5×5等)，而且显而易见，这种变动符合本发明的目的。

现参考图3a，图中为一个用以阐述本发明的一个细貌的分区擦除系统10f，其包含有擦除排序子系统60、漏极泵40、和输入/输出区块20。虽然下列说明仅提供本发明的擦除排序子系统60的一种可能结构，但是很明显地，任何可提供分区和/或切换擦除序列的适当系统均是可使用的，而且是在本发明的范围内。例如，通过硬连接逻辑、状态机器逻辑、过程逻辑等均可实现本文下述的逻辑/功能描述，其中处理功能由软件和/或其功能组合执行。

图3b，以时序图示范说明图3a所示的系统10f。图3a的擦除排序子系统60包含有擦除逻辑区200和验证逻辑区210以便为输入/输出区块20提供如上所述的擦除和验证。擦除序列可以从由处理逻辑区220传送激活漏极泵40的激活信号(DPE)224开始。在此特殊范例中的漏极泵激活信号显示于图3b中的线H上。然后由处理逻辑区220发出擦除脉冲序列230a至230c，并将其导引至输入/输出区块20的子区块1至N以提供依据本发明的分区擦除。16个擦除脉冲序列的范例(输入/输出1，输入/输出2，...，输入/输出(N))显示于图3b中的线A上。因为每一个擦除脉冲均是依序产生的，所以从漏极泵40所取得的电源会明显减少，因而有助于降低带到带隧穿电流。

擦除逻辑200还可能包含计数逻辑240以便计算已经产生的脉冲序列230a至230c。例如，计数逻辑240可包含脉冲输入244，其每当产生一次擦除脉冲230a至230c即加一。达到预定数目时(例如，16)，计数逻辑发出一个MAX I/O标记250，表示所有子区块1至N均已经接收了其各自的擦除脉冲230a至230c。MAX I/O标记250显示于图3b中的线E上。一旦收到MAX I/O标记，处理逻辑220通过一个启动定时器输出信号264启动计时(timeout)定时器260。当计时定时器260计时已到，一个定时器输出信号268(显示于图3b中的线F上)输出至处理逻辑220的输入端，此时处理逻辑通过DPE信号224抑制漏极泵。在发出定时器输出信号268之后可以通过复位输出270复位MAX I/O信号。

在漏极泵40被抑制之后，可由验证启动信号280启动验证序列而从处理逻辑220转换至验证逻辑210。然后启动在此特殊范例中的启动定时器284并且当定时器284计时已到时，开始验证操作。启动定时器输出288启动验证序列并显示于图3b的线B上。然后验证逻辑210通过发出选通脉冲290(例如，地址/控制信号)给输入/输出区块20并从输入/输出区块20内的每一个存储器位置读取数据300而开始验证序列。验证逻辑210可包含比较逻辑310，用于判定是否所有的存储器位置均已经完全或正确地擦除(可以由使用者或测试者定义)。例如，如果从输入/输出区块20所读取的电压或电流低于预定的阈值，则可将与其相关的存储器位置视为已擦除。如果电压或电流高于预定的阈值，则与其相关的存储器位置并未擦除。

一旦完成存储器验证，比较逻辑310发出一个完成/失败(pass/fail)指示标记信号320并伴随一个验证完成信号330。如果在以验证完成信号330表示的验证序列结束时发出完成/失败标记320(例如，高逻辑信号)，则依据本发明可以擦除后续的输入/输出区块。如果在验证序列结束时没有发出完成/失败标记(例如，低逻辑信号)，则将由处理逻辑220启动该输入/输出区块的另一个擦除序列。完成/失败标记320和验证完成信号330分别显示于图3b中的线C和D。

依据本发明，如果已经由验证逻辑210传回失败标记，则对输入/输出区块20启动后续擦除序列。此序列显示于图3b中的参考区域I。在完成后续的分区擦除之后，计数逻辑240可依需要发出一个全部(all)标记340，表示下一个擦除序列是同时而非依序地提供给整个输入/输出区块20。例如，在计数32个擦除脉冲表示先前发生的分区擦除的一个预定数目达到之后传送全部(all)标记340。当处理逻辑220探测到全部标记340的发出时，指向输入/输出区块20的后续擦除是以同时发生的方式提供，其中所有的子区块1至N均是同时接受脉冲。全部标记信号显示于图3b中的线G上，并且全部区块擦除显示于图3b中的区域J上。如图3a中所示，全部标记可以由处理逻辑220经复位输出350而复位。通过排序和交替发出给输入/输出区块20的擦除脉冲230a至230c，可降低从漏极泵40所取得的电流。因此，可将漏极泵40设计成与传统系统相比具有较低功率并且电路所需面积更小。

现参考图3c，这是对于具有双存储器位(dual memory bit)结构存储器的一个依据本发明的擦除序列实施例，其中各存储器单元均具有区域A和区域B。例如，擦除序列可以开始于已知的形式(例如，全部为1)而首先编程写入输入/输出区块20，此步骤显示于图3c的线A。然后依据如上所述的分区擦除对所有输入/输出区块20存储器部分的全部区域A进行擦除。提供给每个子区块的擦除脉冲的脉宽大约为10ms。随后无需分区擦除而通过同时提供脉宽大约1ms的单脉冲给所有B区域擦除所有区域B的存储器部分(例如，当仅使用双位单元的一个单元时)。用于区域A和区域B的擦除脉冲的第一个循环周期显示于图3c中的线B。然后在完成区域A和区域B的擦除序列后执行验证判定，其显示于图3c的线C上。假如在线C的验证判定后有任何失败指示出现，则执行所有子区块的后续的区块擦除，其中输入/输出区块的区域A和区域B部分是由持续1ms周期的单脉冲而同时擦除。这显示于图3c的线D上。更有价值的是可提供多个其它序列和时序至输入/输出区块20的区域A和区域B部分。

现参考图4，图中的流程图表示用于提供依据本发明的分区擦除的方法和系统。在步骤400，例如1MB区块的输入/输出区块被划分成N个子区块，其中每一个子区块如果需要可由各自的擦除脉冲而各自擦除。在步骤410，将漏极泵的电源提供给输入/输出区块以便激活N个子区块的存储器单元的擦除。在步骤420，产生N个擦除脉冲序列并将其提供给在步骤400所定义的各个子区块。在步骤430，读取和验证在输入/输出区块内的存储器位置以便判定是否每个位置均已经正确擦除。在步骤440，判断是否每一个存储器位置均已经正确擦除。如上所述，通过观察完成/失败指示标记可进行此判定。假如在步骤440已经正确擦除输入/输出区块(例，完成/失败标记＝完成)，则将处理跳至步骤450且前进至在存储器内的下一个输入/输出区块。假如在步骤440中存储器的输入/输出区块尚未完全擦除，则处理跳至步骤460且设定指示此输入/输出区块已经执行第一次排序擦除的第一标记(例，增加计数值)。在步骤470，假如将第一标记设定为已经执行第一次排序擦除，则处理跳回步骤420且重复步骤420至440。

在步骤440，再次检查完成/失败标记以便判断是否存储器已经擦除。假如在步骤440已经擦除存储器，则处理跳至步骤450以便擦除下一个输入/输出区块。假如尚未擦除存储器，则处理跳至步骤460。在步骤460，因为第一标记是事先设定，所以设定指示存储器进行第二次序列擦除的第二标记。在步骤470，因为目前已经设定第二标记，所以处理跳至步骤480且继续进行输入/输出区块的所有子区块的同时擦除。之后该序列跳回步骤430并执行验证序列。虽然在上述实施例中，此方法在第一次排序擦除之后继续进行所有子区块的同时擦除，但是很明显地也可以在子区块同时擦除之前进行多次的子区块序列擦除步骤，且此变动在本发明的目的内是可预期的。

虽然已经针对一个或多个特定实施例显示和说明本发明，很明显地本领域的普通技术人员在读取和了解本说明书及其所附加的图示之后将可对其进行替换和修改。特别是关于由上述组件(组件、装置、电路等)所执行的各种功能，用于说明这些组件的术语(包含有所提及的″装置″)，除非特别说明，希望能够适用于执行上述组件的特定功能的任何组件(亦即其功能相同)，即使其结构与在此所提出用于执行本发明的实施例所列举的功能的结构有所不同。除此之外，虽然仅参考本发明的几个实施例的其中一种来详细阐述本发明，这些特性可与其它实施例的一个或多个特性的结合是可预期的，并且对任何给定或特殊应用是有益的。进一步，在某种程度上，在详细说明或权利要求的范围内使用术语″包含(includes)″涵盖与术语″包括(comprising)″相同的意义。

工业上的可应用性

此装置及其相关方法可应用于电可擦可编程只读存储器(EEPROM)中，用于在快闪电可擦可编程只读存储器的擦除周期；通过存储器输入/输出分区而降低带到带隧穿电流。

Claims (10)

1.一种用于在闪存擦除操作期间降低带到带隧穿电流的系统(10a)，其包含：

至少一个输入/输出存储器区块(20)，其划分为(N)个子区块，N为整数；

一个漏极泵(40)，可操作用于对N个子区块内的相关擦除操作产生电源；和

一个擦除排序子系统(60)，用于产生N个脉冲(50)以便分别激活在N个子区块内的每一个子区块的擦除操作。

2.根据权利要求1的系统(10a)，其中的该擦除排序子系统(60)可以配置N个脉冲(50)按序列擦除每个子区块，更进一步，该擦除排序子系统(60)可以在一个预定数目的序列擦除循环之后提供一个或多个擦除脉冲以便同时擦除多个子区块。

3.根据权利要求2的系统(10a)，该擦除排序次系统(60)进一步包含计数逻辑(240)以便判定何时同时擦除所有子区块，并且该擦除排序子系统(60)可以依据第一组N脉冲依序分别擦除N个子区块，依据第二组N脉冲再次依序分别擦除此N个子区块，以及随后依据一个单脉冲同时擦除所有N个子区块。

4.根据权利要求2的系统(10a)，该擦除排序子系统(60)生成一个全部标记(340)，表示已经生成了预定数目的序列擦除脉冲，以及下一步的擦除操作将是对所有子区块同时进行。

5.根据权利要求2的系统(10a)，该擦除排序子系统(60)生成一个MAXI/O标记(250)，表示已经生成了N个脉冲的预定序列。

6.根据权利要求1的系统(10a)，该擦除排序子系统(60)进一步包含：

一个擦除验证系统(210)，其在漏极泵被抑制后才被激活；

一个启动定时器(284)，其功能为在漏极泵被抑制后延迟擦除验证系统(210)的激活，

其中该擦除验证系统(210)的功能为读取在至少一个的输入/输出存储器区块内的每一个存储器单元，以便通过比较各存储器单元相关的阈值电压或电流是否低于或高于预定的阈值而判定每一个存储器单元是否已经正确地擦除，此擦除验证系统(210)在每个存储器单元低于预定的阈值电压时，输出一个验证完成指示(320)，在任意一个存储器单元高于预定的阈值电压时，输出一个验证错误指示(320)。

7.一种用于在闪存擦除操作期间降低带到带隧穿电流的方法，其包含下列步骤：

将输入/输出存储器区块划分(400)成N个子区块，N为整数；

为在N个子区块内的相关擦除操作产生电源(410)；以及

产生N个脉冲(420)使其分别激活在N个子区块内的每一个的擦除操作，以降低由漏极泵(40)所提供的带到带隧穿电流。

8.根据权利要求7的方法，进一步包含下列步骤的至少一个：

依序擦除各个子区块(420，470)；及

在依序擦除各子区块之后同时擦除所有的子区块(480)。

9.根据权利要求8的方法，进一步包含计数脉冲(470)以便决定何时同时擦除所有的子区块(470)。

10.根据权利要求9的方法，其中产生N个脉冲以激活擦除的操作包含：

依据第一组N脉冲依序擦除N个子区块(420，470)；

依据第二组N脉冲依序擦除N个子区块(420，470)；及

依据单脉冲同时擦除所有N个子区块(480)。

Images