DE10149318A1 - Electronic component with semiconducting chip on connection board has bond contact associated with connection board mechanically decoupled from upper side of connection board - Google Patents
Electronic component with semiconducting chip on connection board has bond contact associated with connection board mechanically decoupled from upper side of connection boardInfo
- Publication number
- DE10149318A1 DE10149318A1 DE10149318A DE10149318A DE10149318A1 DE 10149318 A1 DE10149318 A1 DE 10149318A1 DE 10149318 A DE10149318 A DE 10149318A DE 10149318 A DE10149318 A DE 10149318A DE 10149318 A1 DE10149318 A1 DE 10149318A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chip
- connection plate
- bond
- contact
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 103
- 238000000034 method Methods 0.000 claims description 15
- 150000001875 compounds Chemical class 0.000 claims description 14
- 238000010137 moulding (plastic) Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 9
- 238000012856 packing Methods 0.000 claims 1
- 230000032798 delamination Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000465 moulding Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- WFOVEDJTASPCIR-UHFFFAOYSA-N 3-[(4-methyl-5-pyridin-4-yl-1,2,4-triazol-3-yl)methylamino]-n-[[2-(trifluoromethyl)phenyl]methyl]benzamide Chemical compound N=1N=C(C=2C=CN=CC=2)N(C)C=1CNC(C=1)=CC=CC=1C(=O)NCC1=CC=CC=C1C(F)(F)F WFOVEDJTASPCIR-UHFFFAOYSA-N 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005482 strain hardening Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
Die Erfindung betrifft ein elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlussplatte und ein Verfahren zu seiner Herstellung. The invention relates to an electronic component with a Semiconductor chip on a semiconductor chip connection plate and a process for its manufacture.
Werden auf einem Halbleiterchip zusätzliche Bondverbindungen zu einem Massepotential hin benötigt, so können entsprechende Bonddrähte von zu erdenden Kontaktflächen auf dem Halbleiterchip zu einer Halbleiterchip-Anschlussplatte, die gleichzeitig Träger für den Halbleiterchip ist, geführt werden. Dazu weist die Halbleiterchip-Anschlussplatte eine größere Oberseite auf als die Grundfläche des Halbleiterchips. Problematisch ist jedoch, dass im statistischen Mittel bei Bauteilen mit herunter gezogenen zusätzlichen Masseleitungen zur der Halbleiterchip-Anschlussplatte eine erhöhte Fehler- und Ausschussrate festzustellen ist. Are additional bond connections on a semiconductor chip needed to a ground potential, so can corresponding Bond wires from contact surfaces to be grounded on the Semiconductor chip to a semiconductor chip connection board, the is at the same time a carrier for the semiconductor chip. To the semiconductor chip connection plate has a larger one Top on than the base of the semiconductor chip. The problem is, however, that the statistical average for components with additional ground lines pulled down to the Semiconductor chip connection board an increased error and Reject rate is to be determined.
Ein Ziel der Erfindung besteht darin, der Ursache dieser erhöhten Fehler- bzw. Ausschussrate nachzugehen und sie weitestgehend zu vermeiden. An object of the invention is to cause this investigate increased error or reject rate and them to be avoided as far as possible.
Dieses Ziel der Erfindung wird mit dem Gegenstand der unabhängigen Ansprüche erreicht. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen. This object of the invention is the subject of independent claims achieved. Features more advantageous Further developments of the invention result from the dependent Claims.
Dem gemäß weist ein elektronisches Bauteil einen Halbleiterchip mit Kontaktflächen auf einer aktiven Chipoberfläche auf, der mit einer passiven Rückseite auf einer Halbleiterchip- Anschlussplatte montiert ist. Deren Oberseite weist eine größere Fläche auf als eine Grundfläche des Halbleiterchips. Das elektronische Bauteil ist weiterhin mit einem Kunststoffgehäuse versehen. Wenigstens eine Kontaktfläche des Halbleiterchips ist über eine Bondverbindung mit der ein Massepotential aufweisenden Halbleiterchip-Anschlussplatte verbunden. Ein der Halbleiterchip-Anschlussplatte zugeordneter ersten Bondkontakt der Bondverbindung ist mechanisch von der Oberseite der Halbleiterchip-Anschlussplatte entkoppelt. Accordingly, an electronic component has one Semiconductor chip with contact areas on an active chip surface, with a passive back on a semiconductor chip Connection plate is mounted. Their top has one larger area than a base area of the semiconductor chip. The electronic component is still with one Provided plastic housing. At least one contact area of the Semiconductor chips is connected to ground potential via a bond connection having semiconductor chip connection plate connected. On the first associated with the semiconductor chip connection plate Bond contact of the bond connection is mechanical from the top the semiconductor chip connection plate is decoupled.
Dieses elektronische Bauteil hat den Vorteil, dass eine Ausschussrate nach dem Pressgießen des Kunststoffgehäuses geringer ist als bei bisherigen Konstruktionen, die meist eine nichtstrukturierte Halbleiterchip-Anschlussplatte mit einer größeren Oberseite als die Grundfläche des darauf aufgebrachten Halbleiterchips vorsehen. This electronic component has the advantage that a Reject rate after press molding the plastic housing is lower than in previous designs, which is usually one Unstructured semiconductor chip connection board with a larger top than the footprint of it Provide applied semiconductor chips.
Eine Ausführungsform der Erfindung sieht vor, dass der erste Bondkontakt auf einem Zungenabschnitt der Halbleiterchip- Anschlussplatte angebracht ist. Diese Ausführungsform weist insbesondere den Vorteil einer mechanischen Entkopplung des ersten Bondkontakts von der Oberseite der Halbleiterchip- Anschlussplatte auf. Durch die mechanische Entkopplung des Zungenabschnitts mit seiner Bondverbindung zum Masseanschluss kann dieser Bereich freier in der Pressmasse verschoben und bewegt werden. Relativ Bewegungen zwischen der Bondverbindung und der Oberseite des Zungenabschnitts werden minimiert. Bei Temperaturwechselbelastungen wird somit eine Delamination der Bondverbindung auf dem Zungenabschnitt vermieden. Damit kann der Ausschuss, insbesondere beim Löttest sowie bei Temperaturwechselbelastüngen für die erfindungsgemäßen Bauteile verringert werden. An embodiment of the invention provides that the first Bond contact on a tongue section of the semiconductor chip Connection plate is attached. This embodiment has in particular the advantage of mechanical decoupling of the first bond contact from the top of the semiconductor chip Connection plate on. Due to the mechanical decoupling of the Tongue section with its bond connection to the ground connection this area can move freely in the molding compound and be moved. Relative movements between the bond and the top of the tongue section are minimized. at Changes in temperature will thus result in delamination of the Avoided bonding on the tongue section. So that can the committee, especially in the soldering test and in Changes in temperature for the components according to the invention be reduced.
Eine weitere Ausführungsform der Erfindung sieht vor, dass der Zungenabschnitt gegenüber der im Wesentlichen starren Halbleiterchip-Anschlussplatte nachgiebig ist, was insbesondere den Vorteil einer verringerten Ausschussrate der elektronischen Bauteile aufweist. Wenn bisher zwangsläufig eine Delamination des Halbleiterchips auf der Chipinsel zu einer Delamination der Bondverbindungen auf der Halbleiterchip- Anschlussplatte führte, so ist diese zwangsweise Kopplung mit der erfindungsgemäßen Strukturierung der Halbleiterchip- Anschlussplatte überwunden. Das heißt, selbst bei einer Delamination des Chips im Inselbereich bleibt der Masseanschluss über die Bondverbindungen und den Zungenabschnitt vollständig erhalten, so dass nach Temperaturwechselbelastungen der Löt- und Feuchtigkeitstest eine deutlich verminderte Ausschussrate liefert. Another embodiment of the invention provides that the tongue section opposite the substantially rigid Semiconductor chip connector plate is compliant with what in particular the advantage of a reduced reject rate of has electronic components. If so far inevitably one Delamination of the semiconductor chip on the chip island into one Delamination of the bond connections on the semiconductor chip Connection plate led, so this is forcible coupling the structuring of the semiconductor chip Connection plate overcome. That is, even with one Delamination of the chip in the island area remains the ground connection via the bond connections and the tongue section completely received so that after temperature changes the soldering and moisture test a significantly reduced reject rate supplies.
Gemäß einer weiteren Ausführungsform der Erfindung weist der Zungenabschnitt einen treppenförmigen Querschnitt auf, was eine sehr weitgehende Entkopplung des Zungenabschnitts von der Oberseite der Halbleiterchip-Anschlussplatte ermöglicht. So kann der Zungenabschnitt beispielsweise die Kontur eines treppenförmig abgesetzten Streifens aufweisen, was eine federnde Relativbewegung der Oberseite des Zungenabschnitts mit dem darauf aufgebrachten ersten Bondkontakt ermöglicht. According to a further embodiment of the invention, the Tongue section a step-shaped cross-section on what a very extensive decoupling of the tongue section from the top of the semiconductor chip connection plate. For example, the tongue section can have the contour of a have stepped strips, which is a resilient relative movement of the top of the tongue section with the first bond contact applied thereon.
Bei einer weiteren Ausführungsform der Erfindung weist der erste Bondkontakt auf dem Zungenabschnitt ungefähr dasselbe Höhenniveau auf wie ein zweiter Bondkontakt auf der Kontaktfläche des Halbleiterchips. Diese Ausführungsform hat den Vorteil einer günstigen kinematischen Zuordnung der ersten und zweiten Bondkontakte, so dass bei Relativbewegungen des auf der Halbleiterchip-Anschlussplatte aufgebrachten Halbleiterchips in der umgebenden Kunststoffpressmasse eine federnde Ausweichsbewegung des Zungenabschnitts mit dem ersten Bondkontakt ermöglicht ist. In a further embodiment of the invention, the first bond contact on the tongue section about the same Level on like a second bond contact on the Contact area of the semiconductor chip. This embodiment has the Advantage of a favorable kinematic assignment of the first and second bond contacts, so that with relative movements of the applied on the semiconductor chip connection plate Semiconductor chips in the surrounding plastic molding compound a resilient Evasive movement of the tongue section with the first Bond contact is possible.
Gemäß einer weiterer Ausführungsform der Erfindung sind der Halbleiterchip, die Halbleiterchip-Anschlussplatte und die Bondverbindung bis auf einen offenen Bereich über eine Rückseite der Halbleiterchip-Anschlussplatte vollständig in Kunststoffpressmasse eingebettet. Dieses Gehäuse wirkt isolierend gegen äußere mechanische und andere Umwelteinflüsse auf den Halbleiterchip sowie seiner elektrischen Kontakte. According to a further embodiment of the invention, the Semiconductor chip, the semiconductor chip connection plate and the Bond connection except for an open area over a Back of the semiconductor chip connection plate completely in Plastic molding compound embedded. This housing works isolating against external mechanical and other environmental influences on the semiconductor chip and its electrical contacts.
Ein Verfahren zur Herstellung eines erfindungsgemäßen elektronischen Bauteils gemäß einer der zuvor beschriebenen Ausführungsformen weist folgende Verfahrensschritte auf. Es wird eine flache Halbleiterchip-Anschlussplatte bereitgestellt, deren Oberseite größer ist als die Grundfläche eines Halbleiterchips. Der Halbleiterchip wird mit seiner passiven Rückseite auf der Oberseite der Halbleiterchip-Anschlussplatte aufgebracht. Wenigstens eine Bondverbindung wird als Masseleitung zwischen einer Kontaktfläche auf der aktiven Chipoberfläche und einem Zungenabschnitt hergestellt, der mechanisch von der Oberseite der Halbleiterchip-Anschlussplatte entkoppelt ist. Weitere Bondverbindungen werden als Signal- und/oder Versorgungsleitungen zwischen Flachleiterenden und Kontaktflächen des Halbleiterchips hergestellt. Schließlich wird die Halbleiterchip-Anschlussplatte mit dem Halbleiterchip in eine Kunststoffpressmasse unter Einbetten der Bondverbindungen verpackt. A method for producing an inventive electronic component according to one of the previously described Embodiments has the following method steps. It will a flat semiconductor chip connection plate is provided, the top of which is larger than the base of one Semiconductor chips. The semiconductor chip with its passive Rear side on top of the semiconductor chip connection plate applied. At least one bond is called Ground wire between a contact area on the active Chip surface and a tongue section made, the mechanically from the top of the semiconductor die pad is decoupled. Further bond connections are used as signal and / or supply lines between flat conductor ends and Contact surfaces of the semiconductor chip produced. Finally the semiconductor chip connection plate with the Semiconductor chip in a plastic molding compound by embedding the Packed bond connections.
Mit diesem Verfahren wird ein elektronisches Bauteil zur Verfügung gestellt, das eine verbesserte Produktionsquote fehlerfreier Bauteile ermöglicht, da ein Abreißen der Masseleitungen auf der Halbleiterchip-Anschlussplatte weitgehend verhindert wird. Eine Ausführungsform des erfindungsgemäßen Verfahrens sieht vor, dass ein offener Bereich über der Rückseite der Halbleiterchip-Anschlussplatte frei von Kunststoffpressmasse bleibt, wodurch die an Massepotential liegende Halbleiterchip-Anschlussplatte mit einer Abschirmung oder dergleichen elektrisch leitend verbunden werden kann. This process turns an electronic component into a That provided an improved production rate error-free components possible because the Ground lines on the semiconductor chip connection plate largely is prevented. An embodiment of the invention The procedure provides for an open area above the Back of the semiconductor chip connection plate free of Plastic molding compound remains, causing the potential at ground Semiconductor chip connection plate with a shield or the like can be electrically connected.
Eine weitere Ausführungsform des erfindungsgemäßen Verfahrens sieht vor, dass der Zungenabschnitt mittels Kaltverformung eine treppenförmige Kontur erhält. Die Halbleiterchip- Anschlussplatte mit dem treppenförmig abgesetzten Zungenabschnitt kann beispielsweise in Form eines geprägten Blechteils oder dergleichen hergestellt werden, was auf sehr kostengünstige Weise geschehen kann. Another embodiment of the method according to the invention provides that the tongue section by means of cold working receives a stair-shaped contour. The semiconductor chip Connection plate with the stepped step The tongue section can be embossed, for example Sheet metal part or the like can be produced, which is very inexpensive way can happen.
Zusammenfassend ergeben sich die folgenden Aspekt der Erfindung. Da zusätzliche Safetybonds zur Verringerung der Ausschussrate aufgrund abgerissener Bondverbindungen auch keine absolut zuverlässige Masseverbindung gewährleisten können, wird eine Halbleiterchip-Anschlussplatte mit einer Treppenstufe versehen. Diese Treppenstufe kann wie in einer massiven Treppe durch zweimaliges gegenläufiges 90°-Biegen des sogenannten Die-Pad-Grundmaterials beim Stanzprozess des Leadframe-Lieferanten hergestellt werden. Für den Herstellungsprozess ebenso denkbar ist ein zuvor am Rand geschlitztes Die- Pad, bei dem durch einfaches Hochheben der durch den Schlitz entstandenen Lasche eine Stufe, ähnlich einer offenen Treppe entsteht. In summary, the following aspect of the Invention. Because additional safety bonds to reduce the No rejection rate due to broken bond connections can guarantee absolutely reliable ground connection, becomes a semiconductor chip connection board with a Provide stairs. This step can be like a massive one Stairs by turning 90 ° twice in opposite directions so-called die pad base material in the punching process of the Leadframe suppliers are manufactured. For the Manufacturing process is also conceivable a previously slit on the edge Pad, by simply lifting the through the slot created tab a step, similar to an open staircase arises.
Die Erfindung beruht u. a. auf der Erkenntnis, dass nur in der Mitte eines nach allen Seiten frei eingehüllten Die-Pads bei Temperaturschwankungen keine Relativbewegungen zwischen Pressmasse und Die-Pad stattfinden. Dies betrifft allerdings nur die planparallele Ebene des Die-Pads bzw. der Halbleiterchip-Anschlussplatte. Jede Abweichung eines sogenannten Groundbonds (Massebondverbindung) von dieser Mitte wird durch die bei Temperaturzyklen zwangsläufig auftretenden Relativbewegungen mit einem frühzeitigen Versagens des Groundbonds durch sogenannten Wedgeabriss gekennzeichnet. Diese Relativbewegungen zwischen Die-Pad und Pressmasse rufen bei großen Die-Pad zumeist Delaminationen hervor. The invention is based u. a. on the realization that only in the In the middle of a die pad freely encased on all sides Temperature fluctuations no relative movements between Press compound and die pad take place. However, this affects only the plane-parallel plane of the die pad or the Semiconductor chip connection plate. Any deviation from a so-called Groundbonds (mass bond connection) from this center is through those that inevitably occur during temperature cycles Relative movements with early failure of the ground bond characterized by so-called wedge demolition. This Relative movements between die pad and molding compound call for large ones The pad mostly causes delamination.
Der erfinderische Schritt beruht auf der Trennung der Ebene des Bondkontaktes von der Ebene der Halbleiterchip- Anschlussplatte. Dadurch werden die bei Temperaturschwankungen auftretenden Relativbewegungen, die auf die Bondkontakte wirken, auf ein erträgliches Minimum reduziert oder sogar ganz aufgehoben, weil die hochgestellte Die-Pad-Ebene vollkommen in der Umhüllungsmasse des Kunststoffgehäuses eingebettet ist. The inventive step is based on the separation of the level of the bond contact from the level of the semiconductor chip Connection plate. This will help the Temperature fluctuations occurring relative movements on the bond contacts act, reduced to a tolerable minimum or even completely canceled because the superscript die pad level completely in the encapsulation of the plastic housing is embedded.
Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert. The invention will now be described with reference to embodiments explained in more detail on the accompanying figures.
Fig. 1 zeigt eine perspektivische Schemadarstellung eines erfindungsgemäßen elektronischen Bauteils. Fig. 1 shows a schematic perspective view of an electronic component according to the invention.
Fig. 2 zeigt eine perspektivische Schemadarstellung des elektronischen Bauteils gemäß Fig. 1 mit einem umhüllenden Kunststoffgehäuse. FIG. 2 shows a perspective schematic representation of the electronic component according to FIG. 1 with an enveloping plastic housing.
Fig. 3 zeigt eine Draufsicht auf eine Unterseite des elektronischen Bauteils. Fig. 3 shows a plan view of an underside of the electronic component.
Fig. 1 zeigt ein erfindungsgemäßes elektronisches Bauteil 2 in perspektivischer Schemadarstellung. Erkennbar ist eine Halbleiterchip-Anschlussplatte 6, die vorzugsweise aus einem Metallblech besteht und auf der mit einer passiven Rückseite 42 ein Halbleiterchip 4 befestigt ist. Diese Befestigung erfolgt beispielsweise mittels Klebung oder Lötverbindung oder dergleichen. Fig. 1 shows an inventive electronic component 2 in a perspective schematic view. A semiconductor chip connection plate 6 can be seen , which preferably consists of a metal sheet and on which a semiconductor chip 4 is fastened with a passive rear side 42 . This attachment is carried out, for example, by means of gluing or soldering or the like.
Der Halbleiterchip 4 verfügt auf einer der Halbleiterchip- Anschlussplatte 6 abgewandten aktiven Chipoberfläche 41 über eine Vielzahl von Kontaktflächen 43, von denen aus Gründen der Übersichtlichkeit nur eine dargestellt ist. Diese beispielhaft dargestellte Kontaktfläche 43 ist mittels einer Bondverbindung 8, die in einem Bonddraht 81 besteht, mit der Halbleiterchip-Anschlussplatte 6 elektrisch leitend verbunden. Die Halbleiterchip-Anschlussplatte 6 liegt an Massepotential und ist vorgesehen zur direkten Kontaktierung durch eine Aussparung in einem umhüllenden Kunststoffgehäuse (vgl. Fig. 2). The semiconductor chip 4 has, on an active chip surface 41 facing away from the semiconductor chip connection plate 6, a multiplicity of contact areas 43 , only one of which is shown for reasons of clarity. This contact surface 43 is shown as an example, electrically conductively connected by means of a bonding connection 8, which consists in a bonding wire 81 to the semiconductor chip connecting plate. 6 The semiconductor chip connection plate 6 is connected to ground potential and is provided for direct contacting through a recess in an enveloping plastic housing (cf. FIG. 2).
Die Halbleiterchip-Anschlussplatte 6, auf deren Oberseite 61 der Halbleiterchip 4 aufgebracht ist, weist eine größere Abmessung auf als der Halbleiterchip 4. Die Halbleiterchip- Anschlussplatte 6 weist eine Stützzunge 64 in Form eines S- förmig ausgebildeten dünnen Blechstreifens auf, der zur Stabilisierung der Halbleiterchip-Anschlussplatte 6 während eines Umpressvorganges mit einem Kunststoffgehäuse dient. Das Ende dieser Stützzunge 64 schließt nach Fertigstellung des Kunststoffgehäuses bündig mit einer Außenfläche dieses Gehäuses ab. The semiconductor chip connection plate 6 , on the top 61 of which the semiconductor chip 4 is applied, has a larger dimension than the semiconductor chip 4 . The semiconductor chip connection plate 6 has a support tongue 64 in the form of an S-shaped thin sheet metal strip, which is used to stabilize the semiconductor chip connection plate 6 during a pressing process with a plastic housing. The end of this support tongue 64 is flush with an outer surface of this housing after completion of the plastic housing.
Ein erster Bondkontakt 82 auf der Halbleiterchip- Anschlussplatte 6 ist auf einem Zungenabschnitt 62 vorgesehen, der als stufenförmig ausgebildeter Blechstreifen an einem Rand der Anschlussplatte ausgeformt ist. Eine Oberseite dieses Zungenabschnitts 62 befindet sich ungefähr auf gleicher Höhe wie die aktive Chipoberfläche 41 des Halbleiterchips 4. Die elektrische und mechanische Verbindung des Bonddrahtes 81 erfolgt über den ersten Bondkontakt 82 auf der Oberseite des Zungenabschnitts 62 und einen zweiten Bondkontakt 83 auf einer der Kontaktflächen 43, die in diesem Fall einen Masseanschluss darstellt. A first bond contact 82 on the semiconductor chip connection plate 6 is provided on a tongue section 62 , which is formed as a step-shaped sheet metal strip on an edge of the connection plate. An upper side of this tongue section 62 is located approximately at the same height as the active chip surface 41 of the semiconductor chip 4 . The electrical and mechanical connection of the bond wire 81 takes place via the first bond contact 82 on the upper side of the tongue section 62 and a second bond contact 83 on one of the contact surfaces 43 , which in this case represents a ground connection.
Aufgrund der flexiblen Ausbildung des Zungenabschnitts 62 ist der erste Bondkontakt 82 mechanisch weitgehend von der Oberseite 61 der Halbleiterchip-Anschlussplatte 6 entkoppelt. Längsdehnungen der Halbleiterchip-Anschlussplatte 6 im Betrieb und/oder bei starker Erwärmung wirken sich aus diesem Grund nicht negativ auf die Stabilität des ersten Bondkontakts 82 aus. Würde sich dieser auf der eben ausgebildeten Oberseite 61 der Halbleiterchip-Anschlussplatte 6 befinden, so würden Relativbewegungen zwischen dieser und dem das Bauteil umgebenden Kunststoffgehäuse bzw. der Kunststoffpressmasse zu erheblichen Belastungen auf den ersten Bondkontakt 82 und ggf. zu dessen Abriss bei längerem Betrieb führen. Dieser Kontakt ist ebenso gefährdet beim Umgießen des Bauteils, da die Kunststoffpressmasse beim Vergießprozess eine deutlich erhöhte Temperatur aufweist und beim nachfolgenden Abkühlungsvorgang einer ausgeprägten Schrumpfung unterliegt. Dabei werden Bondverbindungen ebenso stark belastet. Due to the flexible design of the tongue section 62 , the first bond contact 82 is largely mechanically decoupled from the upper side 61 of the semiconductor chip connection plate 6 . For this reason, longitudinal expansions of the semiconductor chip connection plate 6 during operation and / or with strong heating do not have a negative effect on the stability of the first bond contact 82 . If this were located on the top 61 of the semiconductor chip connection plate 6 which had just been formed, relative movements between the latter and the plastic housing or the plastic molding compound surrounding the component would lead to considerable stresses on the first bond contact 82 and possibly to its tear-off during prolonged operation. This contact is also at risk when casting around the component, since the plastic molding compound has a significantly higher temperature during the casting process and is subject to pronounced shrinkage in the subsequent cooling process. Bond connections are also put under a heavy load.
Fig. 2 zeigt in einer weiteren schematischen Perspektivansicht das erfindungsgemäße elektronische Bauteil 2, das in dieser Darstellung mit einem angedeuteten Kunststoffgehäuse 10 umgeben ist. Das Kunststoffgehäuse 10 umfasst im Wesentlichen eine Kunststoffpressmasse 101, die in einem Transfermoldingprozess oder dergleichen auf die mit dem Halbleiterchip 4 versehene Halbleiterchip-Anschlussplatte 6 aufgebracht wird. Erkennbar ist in dieser Darstellung die Stützzunge 64, deren Ende bündig mit einer Außenseite des Kunststoffgehäuses 10 abschließt. Aufgrund des stufenförmig ausgebildeten Zungenabschnitts 62 mit dem darauf befindlichen ersten Bondkontakt 82 ist eine weitgehende mechanische Entkopplung von der Oberseite 61 der Halbleiterchip-Anschlussplatte 6 gegeben, wodurch der ersten Bondkontakt 82 einer deutlich reduzierten mechanischen Belastung unterliegt. FIG. 2 shows a further schematic perspective view of the electronic component 2 according to the invention, which in this illustration is surrounded by an indicated plastic housing 10 . The plastic housing 10 essentially comprises a plastic molding compound 101 , which is applied to the semiconductor chip connection plate 6 provided with the semiconductor chip 4 in a transfer molding process or the like. The support tongue 64 can be seen in this illustration, the end of which is flush with an outside of the plastic housing 10 . Due to the stepped tongue section 62 with the first bond contact 82 located thereon, there is extensive mechanical decoupling from the top 61 of the semiconductor chip connection plate 6 , as a result of which the first bond contact 82 is subject to a significantly reduced mechanical load.
Weitere Kontaktflächen auf der aktiven Chipoberfläche, die mit weiteren Bondverbindungen als Signal- und/oder Versorgungsleitungen elektrisch leitend mit Flachleiterenden verbunden sind, sind aus Gründen einer besseren Übersichtlichkeit nicht dargestellt. Diese Flachleiter ragen üblicherweise in horizontaler Richtung aus dem Gehäuse und können beispielsweise auf einer Leiterplatte verlötet werden. Further contact areas on the active chip surface, the with further bond connections as signal and / or Electrically conductive supply lines with flat conductor ends are connected for the sake of better Clarity not shown. These flat conductors usually protrude in a horizontal direction from the housing and can for example, be soldered to a circuit board.
Fig. 3 zeigt weiterhin eine Draufsicht auf eine Unterseite des elektronischen Bauteils 2. Erkennbar ist ein ungefähr mittig an der Unterseite des Kunststoffgehäuses 10 vorgesehener offener Bereich 102, durch den eine Kontaktierung einer Rückseite 63 der Halbleiterchip-Anschlussplatte 6 ermöglicht ist. Aufgrund der an Massepotential liegenden Rückseite 63 kann diese Kontaktierung beispielsweise dazu dienen, einen elektrischen Kontakt mit einer Abschirmung oder dergleichen herzustellen. Fig. 3 also shows a plan view of an underside of the electronic component 2. An open area 102 , which is provided approximately centrally on the underside of the plastic housing 10 and can be used to make contact with a rear side 63 of the semiconductor chip connection plate 6 , can be seen. Because of the rear side 63 , which is connected to ground potential, this contact can serve, for example, to make electrical contact with a shield or the like.
Erkennbar sind weiterhin Flachleiter 12, die an gegenüberliegenden Längsseiten des Kunststoffgehäuses 10 angeordnet sind, und die zur elektrischen Kontaktierung des elektronischen Bauteils 2 dienen. Von der Vielzahl von Flachleitern 12 sind auf jeder Seite lediglich 3 Flachleiter. 12 angedeutet. Also recognizable are flat conductors 12 , which are arranged on opposite longitudinal sides of the plastic housing 10 , and which serve to make electrical contact with the electronic component 2 . Of the large number of flat conductors 12, there are only 3 flat conductors on each side. 12 indicated.
Anhand der Fig. 1 bis 3 wird nachfolgend ein erfindungsgemäßes Verfahren zur Herstellung des elektronischen Bauteils 2 beschrieben. A method according to the invention for producing the electronic component 2 is described below with reference to FIGS. 1 to 3.
Zunächst wird die flache Halbleiterchip-Anschlussplatte 6 bereitgestellt, die beispielsweise aus einem dünnen Metallblech bestehen kann. Deren Oberseite 61 ist größer als die Grundfläche 44 des darauf aufzubringenden Halbleiterchips 4. Dieses wird mit seiner passiven Rückseite 43 auf die Oberseite 61 der Halbleiterchip-Anschlussplatte 6 aufgeklebt oder -gelötet. First, the flat semiconductor chip connection plate 6 is provided, which can consist, for example, of a thin metal sheet. The upper side 61 thereof is larger than the base area 44 of the semiconductor chip 4 to be applied thereon. This is port plate semiconductor chip 6 glued with its passive rear side 43 on the top 61 of the or brazed together.
Wenigstens eine Bondverbindung 8 wird als Masseleitung zwischen einer Kontaktfläche 43 auf der aktiven Chipoberfläche 41 und einem treppen- oder stufenförmigen Zungenabschnitt 62 der Halbleiterchip-Anschlussplatte 6 hergestellt, der mechanisch von deren Oberseite 61 entkoppelt ist. At least one bond connection 8 is produced as a ground line between a contact area 43 on the active chip surface 41 and a step-like or step-like tongue section 62 of the semiconductor chip connection plate 6 , which is mechanically decoupled from the upper side 61 thereof.
Weitere Bondverbindungen werden als Signal- und/oder
Versorgungsleitungen zwischen Flachleiterenden und Kontaktflächen
des Halbleiterchips 4 hergestellt. Schließlich wird die
Halbleiterchip-Anschlussplatte 6 mit dem Halbleiterchip 4 in eine
Kunsstoffpressmasse 101 eines Kunstsoffgehäuses 10 unter
Einbettung der Bondverbindungen 8 verpackt.
Bezugszeichenliste
2 elektronisches Bauteil
4 Halbleiterchip
41 aktive Chipoberfläche
42 passive Rückseite
43 Kontaktfläche
44 Grundfläche
6 Halbleiterchip-Anschlussplatte
61 Oberseite
62 Zungenabschnitt
63 Rückseite
64 Stützzunge
8 Bondverbindung
81 Bonddraht
82 erster Bondkontakt
83 zweiter Bondkontakt
10 Kunststoffgehäuse
101 Kunststoffpressmasse
102 offener Bereich
12 Flachleiter
Further bond connections are produced as signal and / or supply lines between flat conductor ends and contact areas of the semiconductor chip 4 . Finally, the semiconductor chip connection plate 6 with the semiconductor chip 4 is packaged in a plastic molding compound 101 of a plastic housing 10 while embedding the bond connections 8 . REFERENCE SIGNS LIST 2 electronic component
4 semiconductor chip
41 active chip surface
42 passive rear
43 contact surface
44 footprint
6 semiconductor chip connection plate
61 top
62 tongue section
63 back
64 support tongue
8 bond connection
81 bond wire
82 first bond contact
83 second bond contact
10 plastic housings
101 plastic molding compound
102 open area
12 flat conductors
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10149318A DE10149318A1 (en) | 2001-10-05 | 2001-10-05 | Electronic component with semiconducting chip on connection board has bond contact associated with connection board mechanically decoupled from upper side of connection board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10149318A DE10149318A1 (en) | 2001-10-05 | 2001-10-05 | Electronic component with semiconducting chip on connection board has bond contact associated with connection board mechanically decoupled from upper side of connection board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10149318A1 true DE10149318A1 (en) | 2003-05-08 |
Family
ID=7701619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10149318A Ceased DE10149318A1 (en) | 2001-10-05 | 2001-10-05 | Electronic component with semiconducting chip on connection board has bond contact associated with connection board mechanically decoupled from upper side of connection board |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10149318A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8258611B2 (en) | 2007-07-23 | 2012-09-04 | Nxp B.V. | Leadframe structure for electronic packages |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04317364A (en) * | 1991-04-16 | 1992-11-09 | Sony Corp | Resin sealed semiconductor device and leadframe for use in manufacture of same |
| US5289344A (en) * | 1992-10-08 | 1994-02-22 | Allegro Microsystems Inc. | Integrated-circuit lead-frame package with failure-resistant ground-lead and heat-sink means |
| US6121674A (en) * | 1998-02-23 | 2000-09-19 | Micron Technology, Inc. | Die paddle clamping method for wire bond enhancement |
-
2001
- 2001-10-05 DE DE10149318A patent/DE10149318A1/en not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04317364A (en) * | 1991-04-16 | 1992-11-09 | Sony Corp | Resin sealed semiconductor device and leadframe for use in manufacture of same |
| US5289344A (en) * | 1992-10-08 | 1994-02-22 | Allegro Microsystems Inc. | Integrated-circuit lead-frame package with failure-resistant ground-lead and heat-sink means |
| US6121674A (en) * | 1998-02-23 | 2000-09-19 | Micron Technology, Inc. | Die paddle clamping method for wire bond enhancement |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8258611B2 (en) | 2007-07-23 | 2012-09-04 | Nxp B.V. | Leadframe structure for electronic packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68923512T2 (en) | Grid-like connector arrangement for a packet-shaped integrated circuit. | |
| DE69129619T2 (en) | SEMICONDUCTOR DEVICE WITH A VARIETY OF CONNECTING PINS | |
| DE19743767A1 (en) | Surface mountable semiconductor chip housing | |
| DE10222678A1 (en) | Semiconductor device | |
| EP1155449A1 (en) | Semiconductor component with a chip carrier with openings for contacting | |
| DE19651122C2 (en) | Semiconductor component with a semiconductor chip and a circuit board | |
| DE68905475T2 (en) | SEMICONDUCTOR MEMORY MODULE HIGHER DENSITY. | |
| DE69628964T2 (en) | Resin molded semiconductor device and manufacturing process | |
| DE69527761T2 (en) | Personalized surface of a lead frame shaped or semi-etched to reduce mechanical stress on the chip edges | |
| DE69004581T2 (en) | Plastic-coated hybrid semiconductor device. | |
| DE69213269T2 (en) | Metal base plate such as a heat sink for a plastic-clad semiconductor device with raised parts for soldering earth fault connecting wires | |
| EP1065624B1 (en) | Chip module for installation in a chip card carrier | |
| DE69722661T2 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE | |
| DE10223738B4 (en) | Method for connecting integrated circuits | |
| DE19651549B4 (en) | Connection frame and chip housing | |
| DE19929606A1 (en) | Production of a printed circuit comprises using a protective layer made of plastic to encapsulate the printed circuit unit and a section of the lead frame | |
| DE19532755C1 (en) | Chip module for chip card used as telephone or identification card | |
| DE10124970B4 (en) | Electronic component with a semiconductor chip on a semiconductor chip connection plate, system carrier and method for the production thereof | |
| DE3917707A1 (en) | ELECTRONIC MODULE AND METHOD FOR THE PRODUCTION THEREOF | |
| DE10142117A1 (en) | Electronic component with at least two stacked semiconductor chips and method for its production | |
| EP1198002A2 (en) | Electric or Electronic Component and Method of Manufacturing the Same | |
| DE19702186C2 (en) | Process for packaging integrated circuits | |
| DE4223371A1 (en) | Electronic component mounting method for circuit board assembly - with openings in cover layer overlapping each component receiving conductive paste providing required electrical connections | |
| DE10139985B4 (en) | Electronic component with a semiconductor chip and method for its production | |
| WO2005053366A1 (en) | Electric circuit arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |