DE10142117A1

DE10142117A1 - Electronic component with at least two stacked semiconductor chips and method for its production

Info

Publication number: DE10142117A1
Application number: DE10142117A
Authority: DE
Inventors: Bernd Goller; Robert-Christian Hagen; Gerald Ofner; Christian Stuempfl; Josef Thumbs; Stefan Wein; Holger Woerner
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-08-30
Filing date: 2001-08-30
Publication date: 2003-03-27
Also published as: US20030042591A1

Abstract

Die Erfindung betrifft ein elektronisches Bauteil (2) mit wenigstens zwei Halbleiterchips (4, 6), die auf einem Trägersubstrat (8) angeordnet sind. Aktive Chipoberflächen (41; 61) der Halbleiterchips weisen jeweils Zentralkontaktflächen (42, 62) auf, auf denen jeweils Lötkontaktflächen (43, 63) ausgebildet sind, die einander gegenüberliegen. Diese sind jeweils elektrisch leitend mit einem zwischen den Halbleiterchips angeordneten und Umverdrahtungen von diesen zum Trägersubstrat herstellenden Zwischenträger (10) verbunden. Beschrieben ist weiterhin ein Verfahren zur Herstellung des Bauteils.The invention relates to an electronic component (2) with at least two semiconductor chips (4, 6), which are arranged on a carrier substrate (8). Active chip surfaces (41; 61) of the semiconductor chips each have central contact surfaces (42, 62), on each of which solder contact surfaces (43, 63) are formed which lie opposite one another. These are each electrically conductively connected to an intermediate carrier (10) which is arranged between the semiconductor chips and rewired from them to the carrier substrate. A method for producing the component is also described.

Description

Die Erfindung betrifft ein elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie ein Verfahren zu seiner Herstellung gemäß den unabhängigen Ansprüchen. The invention relates to an electronic component at least two stacked semiconductor chips and a method its manufacture according to the independent claims.

Bei vielen elektronischen Bauteilen werden ein erster Halbleiterchipbaustein, beispielsweise ein Logikbaustein, und ein zweiter Halbleiterbaustein, beispielsweise ein Speicherbaustein benötigt. Um auf einer Leiterplatte Platz zu sparen, ist es sinnvoll, beide Halbleiterchipbausteine in einem gemeinsamen Gehäuse mit möglichst geringem Raumbedarf unterzubringen. Nun hat typischerweise ein Logikbaustein eine quadratische Grundfläche und ein Speicherbaustein eine rechteckige Grundfläche, so dass bei übereinander angeordneten Halbleiterchipbausteinen, wie bei einem bekannten Chip-on-Chip Aufbau, sich die Bondkontaktflächen teilweise überdecken. Eine Lösung dieses Problems besteht darin, die beiden Halbleiterchipbausteine in einem gemeinsamen Gehäuse nebeneinander anzuordnen, was einen erheblichen Platzbedarf verursacht. Bei einer alternativen Lösung werden die beiden Halbleiterchipbausteine in ein Leadframe-Gehäuse montiert, was eine umständliche und schwierige Montage nach sich zieht, weil die Bauteile mehrfach gewendet werden müssen und die Bonddrähte dabei teilweise offen liegen. Es wird auch noch ein weiteres Prinzip angewendet, bei dem die Halbleiterchipbausteine in verschiedene Gehäuse montiert werden, die dann übereinander angeordnet werden. Auch dies ist jedoch ein aufwendiges und kostenintensives Verfahren, das außerdem zu großer Einbauhöhe des derartigen elektronischen Bauteils führt. Many electronic components are the first Semiconductor chip component, for example a logic component, and a second semiconductor module, for example a Memory block required. To save space on a circuit board, it makes sense to combine both semiconductor chip components in one common housing with the smallest possible space requirement accommodate. Now a logic module typically has one square footprint and a memory chip rectangular base so that when stacked Semiconductor chip components, as in a known chip-on-chip Structure, the bond contact areas partially overlap. One solution to this problem is the two Semiconductor chip components in a common housing side by side to arrange, which causes a considerable space requirement. at the two will be an alternative solution Semiconductor chip components mounted in a leadframe package, which is a cumbersome and difficult assembly, because the Components must be turned several times and the bond wires partly lying open. It will also be another one Principle applied, in which the semiconductor chip components in Different housings can be assembled, which then one above the other to be ordered. However, this is also a complex and cost-intensive process that also leads to great installation height of such electronic component leads.

Aus der japanischen Offenlegungsschrift JP 08250651-A ist eine Halbleiteranordnung bekannt, bei der in durch eine Zwischenwand getrennten Räumen zwei Halbleiterchipbausteine übereinander angeordnet sind. Beide Halbleiterchipbausteine sind mittels Bonddrähten über Leiterbahnen mit Außenkontakten verbunden. Diese bekannte Halbleiteranordnung beansprucht ein relativ großes Bauteilvolumen und ist umständlich und aufwendig in der Herstellung. From Japanese laid-open patent publication JP 08250651-A a semiconductor device is known in which by a Partition wall separate rooms two semiconductor chip modules are arranged one above the other. Both semiconductor chip components are by means of bond wires over conductor tracks with external contacts connected. This known semiconductor arrangement is claimed relatively large component volume and is cumbersome and complex to manufacture.

Aufgabe der Erfindung ist es, ein elektronisches Bauteil zu schaffen, das einfach aufgebaut und wirtschaftlich herstellbar ist und das einen geringen Raum beansprucht, um die Nachteile des Standes der Technik zu überwinden. The object of the invention is to provide an electronic component create that simple and economical is producible and takes up a small amount of space To overcome disadvantages of the prior art.

Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen. This task is the subject of independent Claims resolved. Features of advantageous developments of the Invention result from the dependent claims.

Erfindungsgemäß weißt ein elektronisches Bauteil wenigstens einen ersten Halbleiterchip und wenigstens einen zweiten Halbleiterchip sowie ein Trägersubstrat zur Aufnahme der Halbleiterchips auf. Aktive Chipoberflächen des ersten sowie des zweiten Halbleiterchips weisen jeweils eine Zentralkontaktfläche auf. Die beiden Zentralkontaktflächen des ersten und zweiten Halbleiterchips sind einander zugekehrt angeordnet, so dass einzelne auf den Zentralkontaktflächen der beiden Halbleiterchips ausgebildete Lötkontaktflächen einander gegenüberliegen. Die Lötkontaktflächen sind jeweils elektrisch leitend mit einem zwischen den Halbleiterchips angeordneten und Umverdrahtungen von den Halbleiterchips zum Trägersubstrat herstellenden Zwischenträger verbunden. According to the invention, an electronic component knows at least a first semiconductor chip and at least a second one Semiconductor chip and a carrier substrate for receiving the Semiconductor chips on. Active chip surfaces of the first one as well of the second semiconductor chip each have one Central contact area on. The two central contact surfaces of the first and second semiconductor chips face each other arranged so that individual on the central contact surfaces of the two semiconductor chips formed each other are opposite. The solder contact areas are each electrically conductive with one between the semiconductor chips arranged and rewiring from the semiconductor chips to Carrier substrate producing intermediate carrier connected.

Das erfindungsgemäße elektronische Bauteil hat den Vorteil, dass in Folge der einander zugekehrten Zentralkontaktflächen zweier Halbleiterchips mit ihren entsprechend einander zugeordneten Lötkontaktflächen beide Chips mit unterschiedlichen äußeren Abmessungen in äußerst raumsparender Weise in einem gemeinsamen Gehäuse untergebracht werden können. Somit ist es möglich, einen rechteckigen Halbleiterchip mit einem quadratischen Halbleiterchip zu stapeln und umgekehrt, wobei sich die Halbleiterchips nur teilweise überlappen und beide Halbleiterchips jeweils Bereiche aufweisen, die über die Überlappung hinausragen. Für derart unterschiedliche äußere Abmessungen liefert der Stand der Technik keine brauchbare Lösung. The electronic component according to the invention has the advantage that as a result of the facing central contact surfaces two semiconductor chips with their corresponding to each other assigned solder contact surfaces with different chips outer dimensions in an extremely space-saving manner in one common housing can be accommodated. So it is possible to build a rectangular semiconductor chip with a to stack square semiconductor chip and vice versa, being the semiconductor chips only partially overlap and both Semiconductor chips each have areas that over the Protrude overlap. For such different exterior The prior art does not provide dimensions for a usable solution.

Eine Ausführungsform der Erfindung sieht vor, dass der Zwischenträger den ersten Halbleiterchip zumindest teilweise umgreift und an wenigstens zwei gegenüberliegenden Seiten mit einer Oberseite des Trägersubstrats elektrisch leitend verbunden ist. Der Zwischenträger weist in dieser Ausführungsform eine im Querschnitt in etwa U-förmige Kontur auf, wobei die beiden Schenkel der U-Form jeweils auf dem Trägersubstrat aufsitzen. Diese Ausführungsform ermöglicht sehr platzsparende und kompakte Gehäusebauweisen des elektronischen Bauteils. An embodiment of the invention provides that the Intermediate carrier at least partially the first semiconductor chip encompasses and on at least two opposite sides with an upper side of the carrier substrate is electrically conductive connected is. The intermediate carrier points in this Embodiment has an approximately U-shaped contour in cross section, wherein the two legs of the U-shape each on the carrier substrate seated. This embodiment enables a lot space-saving and compact housing construction of the electronic component.

Eine weitere Ausführungsform der Erfindung sieht vor, dass eine erste Seite des Zwischenträgers mit der ersten zentralen Kontaktfläche des ersten Halbleiterchips elektrisch leitend verbunden ist und dass eine zweite Seite des Zwischenträgers mit der zweiten zentralen Kontaktfläche des zweiten Halbleiterchips elektrisch leitend verbunden ist. Diese Ausführungsform weist insbesondere den Vorteil auf, dass der Zwischenträger eine Umverdrahtung zwischen unterschiedlich großen aufeinandergestapelten Halbleiterchips ermöglicht. Auf jeder Seite des Zwischenträgers ist ein Halbleiterchip angeordnet und mit dem Zwischenträger elektrisch leitend verbunden. So kann beispielsweise der erste Halbleiterchip wesentlich größer sein als der zweite Halbleiterchip. Another embodiment of the invention provides that a first side of the intermediate carrier with the first central Contact surface of the first semiconductor chip is electrically conductive is connected and that a second side of the intermediate carrier with the second central contact surface of the second Semiconductor chips is electrically connected. This Embodiment has the particular advantage that the Intermediate carrier rewiring between different sizes stacked semiconductor chips enables. On each A semiconductor chip is arranged on the side of the intermediate carrier and electrically conductively connected to the intermediate carrier. So For example, the first semiconductor chip can be essential be larger than the second semiconductor chip.

Gemäß einer weiteren Ausführungsform der Erfindung sind zwischen ersten Anschlusskontakten auf der ersten Seite des Zwischenträgers und den ersten Lötkontaktflächen der ersten Zentralkontaktfläche sowie zwischen zweiten Anschlusskontakten auf der zweiten Seite des Zwischenträgers und den zweiten Lötkontaktflächen der zweiten Zentralkontaktfläche jeweils Kontakthöcker vorgesehen. In dieser Ausführungsform ist von Vorteil, dass die Kontaktierung der beiden Halbleiterchips mit dem Zwischenträger durch einen einzigen Erwärmungsvorgang effektiv und wirtschaftlich durchführbar ist. Dabei können die Kontakthöcker beispielsweise mittels eutektischer Lötung mit den Lötkontaktflächen des ersten und zweiten Halbleiterchips elektrisch verbunden werden. Die Kontakthöcker können beispielsweise als Säulenhöcker ausgebildet sein, wobei deren Höhe größer als der Radius ihrer Grundfläche ist. Aufgrund einer solchen Ausbildung der Kontakthöcker ist eine genaue und effiziente Kontaktierung zwischen den beiden Halbleiterchipbausteinen und dem Zwischenträger ermöglicht, wobei die elektrische Verbindung der beiden Halbleiterchips vorzugsweise mittels Flipchiptechnik erfolgt. According to a further embodiment of the invention between the first contacts on the first side of the Intermediate carrier and the first solder contact surfaces of the first Central contact area and between second connection contacts on the second side of the intermediate beam and the second Solder contact areas of the second central contact area in each case Contact bumps provided. In this embodiment, from Advantage that the contacting of the two semiconductor chips with the intermediate carrier by a single heating process is effective and economically feasible. You can the contact bumps, for example, by means of eutectic soldering with the solder pads of the first and second Semiconductor chips are electrically connected. The bumps can For example, be formed as a pillar hump, whose Height is greater than the radius of its base. by virtue of such formation of the bumps is accurate and efficient contact between the two Semiconductor chip components and the intermediate carrier allows, the electrical connection of the two semiconductor chips preferably by means of flip-chip technology.

Gemäß einer Ausführungsform der Erfindung sind die Leiterbahnenden der Umverdrahtungen des Zwischenträgers mit Kontaktflächen des Trägersubstrats elektrisch leitend verbunden, was den Vorteil einer sehr kompakten Umverdrahtung von den beiden Halbleiterchips hat. Das Trägersubstrat kann an einer den Halbleiterchips abgewandten Unterseite mit weiteren Kontakthöckern zur Flipchipmontage versehen sein, was den Vorteil einer schnell und einfach herstellbaren elektrischen Verbindung aufweist. Vorzugsweise ist das Trägersubstrat als Umverdrahtungsplatte ausgeführt, wodurch eine Umverdrahtung von den Leiterbahnenden des Zwischenträgers zu den weiteren Kontakthöckern des Trägersubstrats gebildet ist. According to one embodiment of the invention Conductor ends of the rewiring of the intermediate carrier with Contact surfaces of the carrier substrate electrically connected, what the advantage of a very compact rewiring of the two Has semiconductor chips. The carrier substrate can on the Lower side facing away from semiconductor chips with further Contact bumps for flipchip assembly should be provided, which is the advantage an electrical that is quick and easy to manufacture Has connection. Preferably, the carrier substrate is as Rewiring board executed, which leads to a rewiring of the conductor track ends of the intermediate carrier to the others Contact bumps of the carrier substrate is formed.

Der erste Halbleiterchip kann beispielsweise eine quadratische Form aufweisen und ein Speicherbaustein sein. Der zweite Halbleiterchip kann beispielsweise eine rechteckige Form aufweisen und ein Logikbaustein sein. Gegebenenfalls können zur elektrischen Verbindung des ersten Halbleiterchips zum Trägersubstrat zusätzliche Bonddrähte vorgesehen sein. The first semiconductor chip can be, for example have a square shape and be a memory chip. The second Semiconductor chip can for example have a rectangular shape have and be a logic module. If necessary, can electrical connection of the first semiconductor chip to Carrier substrate additional bonding wires may be provided.

Eine alternative Ausführungsform der Erfindung sieht vor, dass eine Anordnung aus erstem und zweitem Halbleiterchip, die über einen Zwischenträger miteinander verbunden sind, sowohl auf einer ersten Chipinsel auf der Oberseite des Trägersubstrats als auch auf einer zweiten Chipinsel auf der gegenüberliegenden Unterseite des Trägersubstrats angeordnet sind. Eine solche Ausführungsform der Erfindung weist eine äußerst kompakte Bauform aufgrund einer beidseitig mit Halbleiterchips versehenen Trägersubstrats auf. An alternative embodiment of the invention provides that an arrangement of the first and second semiconductor chip, which are connected to each other via an intermediate beam both on a first chip island on top of the Carrier substrate as well as on a second chip island on the opposite underside of the carrier substrate are arranged. Such an embodiment of the invention has an extreme compact design due to a double sided Semiconductor chips provided carrier substrate.

Ein erfindungsgemäßes Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem ersten Halbleiterchip und mit wenigstens einem Halbleiterchip sowie einem Trägersubstrat zur Aufnahme der Halbleiterchips gemäß einer der zuvor beschriebenen Ausführungsformen weist folgende Verfahrensschritte auf: Nach dem Bereitstellen eines ersten Halbleiterchips mit einer ersten Zentralkontaktfläche auf einer ersten aktiven Chipoberfläche erfolgt das Bereitstellen eine zweiten Halbleiterchips mit einer zweiten Zentralkontaktfläche auf einer zweiten aktiven Chipoberfläche. Danach wird ein Trägersubstrat mit wenigstens einer Chipinsel und Kontaktflächen bereitgestellt. Anschließend wird der erste Halbleiterchip auf der Chipinsel des Trägersubstrats mittels einer Leitklebeschicht oder einer Lötschicht befestigt, wonach ein Zwischenträger mit einer ersten Seite über dem ersten Halbleiterchip aufgebracht wird. Anschließend werden erste Anschlusskontakte des Zwischenträgers mit den ersten Lötkontaktflächen des ersten Halbleiterchips mittels Flipchiptechnik verbunden. Danach wird der zweite Halbleiterchip auf eine zweite Seite des Zwischenträgers aufgebracht. Es folgt das Verbinden von zweiten Anschlusskontakten des Zwischenträgers mit den zweiten Lötkontaktflächen des zweiten Halbleiterchips mittels Flipchiptechnik. Schließlich wird das elektronische Bauteil in einem Gehäuse vergossen. An inventive method for producing a electronic component with at least a first Semiconductor chip and with at least one semiconductor chip and one Carrier substrate for receiving the semiconductor chips according to one of the The previously described embodiments have the following Process steps on: After providing a first Semiconductor chips with a first central contact area on a The first active chip surface is provided second semiconductor chips with a second Central contact area on a second active chip surface. After that, a Carrier substrate with at least one chip island and Contact areas provided. Then the first one Semiconductor chip on the chip island of the carrier substrate by means of a Conductive adhesive layer or a solder layer attached, after which a Intermediate carrier with a first side over the first Semiconductor chip is applied. Then be first Connection contacts of the intermediate carrier with the first Soldering contact surfaces of the first semiconductor chip by means of Flipchip technology connected. Then the second semiconductor chip is on a second side of the intermediate carrier applied. It follows Connect second connection contacts of the intermediate carrier with the second solder contact surfaces of the second semiconductor chip using flipchip technology. Eventually it will be electronic Potted component in a housing.

Dieses Verfahren zur Herstellung eines elektronischen Bauteils hat den Vorteil, dass es sehr kurze Herstellungszeiten aufweist, weil durch die Anwendung der Flipchiptechnik die elektrische Kontaktierung zwischen dem ersten und zweiten Hableiterchip sowie dem Zwischenträger mittels der sich gegenüberliegenden Zentralkontaktflächen der beiden sich gegenüberliegenden Halbleiterchips zeitsparend durchführbar ist. Zudem ist das Verfahrensprodukt, das elektronische Bauteil, von sehr kompakter Bauweise. Ein Durchführungsbeispiel des Verfahrens sieht vor, dass ein ersten Halbleiterchip und ein zweiter Halbleiterchip sowohl auf der Chipinsel der Oberseite des Substrats als auch auf der gegenüberliegenden Chipinsel der Unterseite des Substrats angeordnet werden, was den Vorteil einer weiteren Steigerung der Leistungsfähigkeit derartiger elektronischer Bauteile bei einem erheblich verringerten Raumbedarf hat. This method of making an electronic The component has the advantage that it has very short manufacturing times has because by using the flip chip technology electrical contact between the first and second Chip and the intermediate carrier by means of the opposite central contact surfaces of the two themselves opposite semiconductor chips can be carried out in a time-saving manner. In addition, the process product, the electronic component, of very compact design. An implementation example of the The method provides for a first semiconductor chip and a second semiconductor chip both on the top of the chip island of the substrate as well as on the opposite chip island the bottom of the substrate can be arranged, which the Advantage of a further increase in performance such electronic components at a considerable has reduced space requirements.

Zusammenfassend ergibt sich, dass bei elektronischen Bauteilen ein erster Halbleiterchip, beispielsweise ein Logikbaustein, und ein zweiter Halbleiterchip, beispielsweise ein Speicherbaustein, benötigt werden. Um auf einer Leiterplatte Platz zufinden, ist es sinnvoll, beide Halbleiterchips in einem gemeinsamen Gehäuse mit möglichst geringem Raumbedarf unterzubringen. Die Erfindung stellt ein elektronisches Bauteil zur Verfügung, bei dem sämtliche elektrischen Anschlüsse der beiden Halbleiterchips jeweils als Lötkontaktstellen in einer Zentralkontaktfläche derart angeordnet sind, dass die Halbleiterchips jeweils mittels Flipchiptechnik an einem Zwischenträger befestigt werden können. Ihre Kontaktstellen liegen dabei jeweils auf beiden Seiten des Zwischenträgers gegenüber. Die elektrische Kontaktierung erfolgt mittels Kontakthöcker, die als Säulenhöcker ausgebildet sind, und als hochschmelzende Lötverbindungen die Kontaktflächen der übereinanderliegenden Halbleiterchips elektrisch mit dem Zwischenträger verbinden. Der Zwischenträger wird teilweise auch als Chip-Interposer bezeichnet und kann beispielsweise aus einem flexiblen oder starren Material bestehen. Bei Verwendung einer Polyimidfolie bzw. einem Polyimidtape, das glasfaserverstärkt sein kann, haben die großen Unterschiede bei den Ausdehnungskoeffizienten des Siliziums und des Trägersubstrats keinen negativen Einfluss auf die elektrischen Verbindungen zwischen den Halbleiterchips und dem Zwischenträger. In summary, it follows that electronic Components a first semiconductor chip, for example a Logic device, and a second semiconductor chip, for example a Memory module. To on a circuit board Finding space, it makes sense to put both semiconductor chips in a common housing with the smallest possible space requirement accommodate. The invention provides an electronic component available, in which all electrical connections of the two semiconductor chips each as solder contact points in one Central contact surface are arranged such that the Semiconductor chips each using a flip chip technology Intermediate carrier can be attached. Your contact points lie on both sides of the intermediate carrier across from. The electrical contact is made by means of Contact bumps, which are designed as pillar bumps, and as high-melting solder connections the contact surfaces of the stacked semiconductor chips electrically with the Connect the intermediate beam. The subcarrier is also partially referred to as a chip interposer and can for example consist of a flexible or rigid material. at Use of a polyimide film or a polyimide tape that can be glass fiber reinforced, have the big differences in the Expansion coefficients of silicon and Carrier substrate has no negative impact on the electrical Connections between the semiconductor chips and the intermediate carrier.

Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert. The invention will now be described with reference to embodiments explained in more detail on the accompanying figures.

Fig. 1 zeigt eine schematische Draufsicht auf einen ersten Halbleiterchip. Fig. 1 shows a schematic plan view of a first semiconductor chip.

Fig. 2 zeigt eine schematische Draufsicht auf einen zweiten Halbleiterchip. Fig. 2 shows a schematic plan view of a second semiconductor chip.

Fig. 3 zeigt eine schematische Querschnittsanschicht eines erfindungsgemäßen elektronischen Bauteils. Fig. 3 is a schematic Querschnittsanschicht shows an electronic component according to the invention.

Fig. 1 zeigt eine schematische Darstellung eines ersten Halbleiterchips 4 in einer Draufsicht auf eine erste aktive Chipoberfläche 41. Auf der ersten Chipoberfläche 41 befinden sich eine Vielzahl von ersten Lötkontaktflächen 43, die zusammen eine erste Zentralkontaktfläche 42 ergeben. Diese erste Zentralkontaktfläche 42 ist geringfügig oder auch deutlich kleiner als die erste aktive Chipoberfläche 41. Der Halbleiterchip 4 weist eine quadratische geometrische Form auf und kann beispielsweise ein Logikbaustein sein. Auf die ersten Lötkontaktflächen 43 werden Kontakthöcker, beispielsweise Lötkugeln, aufgesetzt, wie dies in Fig. 3 näher verdeutlicht ist. Fig. 1 shows a schematic representation of a first semiconductor chip 4 in a plan view of a first active surface 41 of chip. A large number of first solder contact surfaces 43 are located on the first chip surface 41 , which together form a first central contact surface 42 . This first central contact area 42 is slightly or significantly smaller than the first active chip surface 41 . The semiconductor chip 4 has a square geometric shape and can be a logic module, for example. Contact bumps, for example solder balls, are placed on the first solder contact surfaces 43 , as is illustrated in more detail in FIG. 3.

Fig. 2 zeigt eine schematische Darstellung eines zweiten Halbleiterchips 6 in einer Draufsicht auf eine zweite aktive Chipoberfläche 61. Auf dieser zweiten aktiven Chipoberfläche befinden sich wiederum eine Vielzahl von zweiten Lötkontaktflächen 63, die zusammen eine zweite Zentralkontaktfläche 62 bilden. Im dargestellten Ausführungsbeispiel ist die zweite Lötkontaktfläche 63 kleiner als die zweite aktive Chipoberfläche 61. Der zweite Halbleiterchip 6 weist eine rechteckige geometrische Form auf und kann beispielsweise ein Speicherbaustein sein. FIG. 2 shows a schematic illustration of a second semiconductor chip 6 in a plan view of a second active chip surface 61 . A plurality of second solder contact surfaces 63 , which together form a second central contact surface 62 , are in turn located on this second active chip surface. In the exemplary embodiment shown, the second solder contact area 63 is smaller than the second active chip surface 61 . The second semiconductor chip 6 has a rectangular geometric shape and can be a memory chip, for example.

Fig. 3 zeigt eine schematische Querschnittsansicht eines erfindungsgemäßen elektronischen Bauteils 2. Auf einer Oberseite 81 eines flachen Trägersubstrats 8 ist ein erster Halbleiterchip 4 sowie ein Zwischenträger 10 befestigt. Der erste Halbleiterchip 4 ist mit seiner passiven Rückseite auf einer ersten Chipinsel 84 der Oberseite 81 des Trägersubstrats 8 befestigt, beispielsweise mittels Leitklebeschicht oder Lötschicht. Die ersten Lötkontaktflächen 43 auf der ersten Zentralkontaktfläche 42 der ersten aktiven Chipoberfläche 41 sind jeweils mit Kontakthöckern 12 versehen, die mittels Lötverbindung eine elektrische Verbindung zu ersten Anschlusskontakten auf der ersten Seite des Zwischenträgers 10 herstellen. Die gegenüberliegende zweite Seite 102 des Chipträgers 10 ist mit zweiten Anschlusskontakten 104 versehen, auf die Kontakthöcker 12 eines zweiten Halbleiterchips 6 aufliegen. Die Kontakthöcker 12 des zweiten Halbleiterchips 6 befinden sich auf zweiten Lötkontaktflächen 63 in der zweiten Zentralkontaktfläche 62 der zweiten aktiven Chipoberfläche 61 und stellen mittels Lötverbindung eine elektrische Verbindung zu den zweiten Anschlußkontakten 104 her. Fig. 3 is a schematic cross-sectional view showing an electronic component 2 according to the invention. A first semiconductor chip 4 and an intermediate carrier 10 are fastened on an upper side 81 of a flat carrier substrate 8 . The first semiconductor chip 4 is attached with its passive rear side to a first chip island 84 of the upper side 81 of the carrier substrate 8 , for example by means of a conductive adhesive layer or solder layer. The first solder contact surfaces 43 on the first central contact surface 42 of the first active chip surface 41 are each provided with contact bumps 12 which establish an electrical connection to first connection contacts on the first side of the intermediate carrier 10 by means of a solder connection. The opposite second side 102 of the chip carrier 10 is provided with second connection contacts 104 , on which bumps 12 of a second semiconductor chip 6 rest. The contact bumps 12 of the second semiconductor chip 6 are located on second solder contact surfaces 63 in the second central contact surface 62 of the second active chip surface 61 and establish an electrical connection to the second connection contacts 104 by means of a solder connection.

Der Zwischenträger 10 fungiert als Umverdrahtung von den elektrischen Kontakten des ersten und des zweiten Halbleiterchips 4, 6 und ist auf beiden Seiten 101, 102 jeweils mit Leiterbahnen versehen, deren Enden auf Kontaktflächen 82 der Oberseite 81 des Trägersubstrats 8 enden und mit diesem elektrisch leitend verbunden sind. The intermediate carrier 10 functions as rewiring of the electrical contacts of the first and second semiconductor chips 4 , 6 and is provided on both sides 101, 102 with conductor tracks, the ends of which end on contact surfaces 82 of the top side 81 of the carrier substrate 8 and are connected to it in an electrically conductive manner are.

Die Unterseite 83 des Trägersubstrats 8 ist mit weiteren Kontakthöckern 14 versehen, über die eine elektrisch leitende Verbindung zu einer Leiterplatte oder dergleichen hergestellt werden kann. The underside 83 of the carrier substrate 8 is provided with further bumps 14 , via which an electrically conductive connection to a printed circuit board or the like can be established.

Das Trägersubstrat 8 besteht beispielsweise aus Keramik oder aus einem Epoxymaterial wie es beispielsweise für Leiterplatten Verwendung findet. Der Zwischenträger 10 kann beispielsweise aus einer Polyimidfolie bzw. einer Polyimidschicht oder alternativ aus einem Epoxymaterial bestehen. Zur Verstärkung können Glasfasern darin eingelagert sein. The carrier substrate 8 consists, for example, of ceramic or of an epoxy material, as is used for example for printed circuit boards. The intermediate carrier 10 can consist for example of a polyimide film or a polyimide layer or alternatively of an epoxy material. Glass fibers can be embedded therein for reinforcement.

Bei einem erfindungsgemäßen Verfahren zur Herstellung des elektronischen Bauteils 2 wird ein erster Halbleiterchip 4 mit seiner passiven Rückseite mit einer Chipinsel 84 auf einer Oberseite 81 eines flachen Trägersubstrats 8 verbunden, bspw. mittels Verlötung oder Verklebung. Auf seiner ersten aktiven Chipoberfläche 41, die der passiven Rückseite gegenüber liegt, ist der erste Halbleiterchip 4 mit einer ersten Zentralkontaktfläche 42 versehen, auf deren erste Lötkontaktflächen 43 jeweils Kontakthöcker 12 befinden. In a method according to the invention for producing the electronic component 2 , a passive semiconductor rear side 4 of a first semiconductor chip 4 is connected to a chip island 84 on an upper side 81 of a flat carrier substrate 8 , for example by means of soldering or gluing. On its first active chip surface 41 , which lies opposite the passive rear side, the first semiconductor chip 4 is provided with a first central contact area 42 , on the first soldering contact areas 43 of which there are contact bumps 12 .

Nachdem der erste Halbleiterchip 4 aufgesetzt ist, wird ein flacher gebogener Zwischenträger 10 auf das Trägersubstrat 8 aufgesetzt, so dass sich die erste Seite 101 des Zwischenträgers 10 mit darauf befindlichen ersten Anschlusskontakten 103 über der ersten Chipoberfläche 41 des ersten Halbleiterchips 4 befindet. After the first semiconductor chip 4 has been placed, a flat, bent intermediate carrier 10 is placed on the carrier substrate 8 , so that the first side 101 of the intermediate carrier 10 with the first connection contacts 103 located thereon is located above the first chip surface 41 of the first semiconductor chip 4 .

Die ersten Anschlusskontakte 103 werden dabei jeweils auf die damit korrespondierenden Kontakthöcker 12 aufgesetzt und mittels Flip-Chip-Technik verbunden. The first connection contacts 103 are each placed on the corresponding bumps 12 and connected by means of flip-chip technology.

Der Zwischenträger 10 umgreift seitlich den ersten Halbleiterchip 4 und wird mit seinen seitlichen Schenkeln und den daran endenden Leiterbahnen auf Kontaktflächen 82 des Trägersubstrats gesetzt und vorzugsweise damit verlötet. The intermediate carrier 10 laterally engages around the first semiconductor chip 4 and, with its lateral legs and the conductor tracks ending thereon, is placed on contact surfaces 82 of the carrier substrate and is preferably soldered to it.

Auf die zweite Seite 102 des Zwischenträgers 10 wird danach ein zweiter Halbleiterchip 6 gesetzt und damit mittels Flip- Chip-Technik verbunden. Zu diesem Zweck befinden sich auf zweiten Lötkontaktflächen 63 innerhalb einer zweiten Zentralkontaktfläche 62 auf der zweiten aktiven Chipoberfläche 61 jeweils Kontakthöcker 12, die auf damit korrespondierenden zweiten Anschlusskontakte 104 auf der zweiten Seite 102 des Zwischenträgers 10 aufgesetzt werden und zu Lötverbindungen aufgeschmolzen werden. A second semiconductor chip 6 is then placed on the second side 102 of the intermediate carrier 10 and connected to it by means of flip-chip technology. For this purpose, there are contact bumps 12 on second solder contact surfaces 63 within a second central contact surface 62 on the second active chip surface 61 , which bumps are placed on corresponding second connection contacts 104 on the second side 102 of the intermediate carrier 10 and are melted to form solder connections.

Schließlich wird das elektronische Bauteil 2 mit einem Gehäuse versehen. Bezugszeichenliste 2 Elektronisches Bauteil
4 erster Halbleiterchip
41 erste aktive Chipoberfläche
42 erste Zentralkontaktfläche
43 erste Lötkontaktfläche
6 zweiter Halbleiterchip
61 zweite aktive Chipoberfläche
62 zweite Zentralkontaktfläche
63 zweite Lötkontaktfläche
8 Trägersubstrat
81 Oberseite
82 Kontaktflächen
83 Unterseite
84 erste Chipinsel
85 zweite Chipinsel
10 Zwischenträger
101 erste Seite
102 zweite Seite
103 erste Anschlusskontakte
104 zweite Anschlusskontakte
12 Kontakthöcker
14 weitere Kontakthöcker
Finally, the electronic component 2 is provided with a housing. LIST OF REFERENCE NUMERALS 2 electronic component
4 first semiconductor chip
41 first active chip surface
42 first central contact surface
43 first solder contact surface
6 second semiconductor chip
61 second active chip surface
62 second central contact area
63 second solder contact surface
8 carrier substrate
81 top
82 contact areas
83 underside
84 first chip island
85 second chip island
10 intermediate beams
101 first page
102 second page
103 first connection contacts
104 second contacts
12 bumps
14 more contact bumps

Claims

1. Electronic component ( 2 ) with at least one first semiconductor chip ( 4 ) and with at least one second semiconductor chip ( 6 ) and a carrier substrate ( 8 ) for receiving the semiconductor chips ( 4 ; 6 ), wherein active chip surfaces ( 41 ; 61 ) of the first ( 4 ) and second semiconductor chips ( 6 ) each have a central contact area ( 42 or 62 ), which are arranged facing each other and with individual solder contact areas ( 43 or respectively) formed on the central contact areas ( 42 ; 62 ) of the two semiconductor chips ( 4 ; 6 ). 63 ) lie opposite one another and are each electrically conductively connected to an intermediate carrier ( 10 ) arranged between the semiconductor chips ( 4 ; 6 ) and rewiring from the semiconductor chips ( 4 ; 6 ) to the carrier substrate ( 8 ).

2. Electronic component according to claim 1, characterized in that the intermediate carrier ( 10 ) at least partially surrounds the first semiconductor chip ( 4 ) and is connected in an electrically conductive manner on at least two opposite sides to an upper side ( 81 ) of the carrier substrate ( 8 ).

3. Electronic component according to claim 1 or 2, characterized in that a first side (101) of the intermediate carrier ( 10 ) with the first central contact surface ( 42 ) of the first semiconductor chip ( 4 ) is electrically conductively connected and that a second side (102) of the intermediate carrier ( 10 ) is connected to the second central contact surface ( 62 ) of the second semiconductor chip ( 6 ) in an electrically conductive manner.

4. Electronic component according to claim 3, characterized in that between first connection contacts ( 103 ) on the first side (101) of the intermediate carrier ( 10 ) and the first soldering contact surfaces ( 43 ) of the first central contact surface ( 42 ) and between second connection contacts ( 104 ) contact bumps ( 12 ) are provided on the second side (102) of the intermediate carrier ( 10 ) and the second solder contact surfaces ( 63 ) of the second central contact surface ( 62 ).

5. Electronic component according to claim 4, characterized in that the contact bumps ( 12 ) are electrically connected by means of eutectic soldering to the solder contact surfaces ( 43 ; 63 ) and to the connection contacts ( 103 ; 104 ).

6. Electronic component according to one of the preceding claims, characterized in that conductor track ends of the rewirings of the intermediate carrier ( 10 ) with contact surfaces ( 82 ) of the carrier substrate ( 8 ) are electrically conductively connected.

7. Electronic component according to one of the preceding claims, characterized in that the first semiconductor chip ( 4 ) and the second semiconductor chip ( 6 ) are each electrically connected to the intermediate carrier ( 10 ) by means of flip-chip technology.

8. Electronic component according to one of the preceding claims, characterized in that the carrier substrate ( 8 ) is provided on an underside ( 83 ) facing away from the semiconductor chips ( 4 , 6 ) with further contact bumps ( 14 ) for flip-chip assembly.

9. Electronic component according to one of the preceding claims, characterized in that the carrier substrate ( 8 ) is a rewiring plate.

10. Electronic component according to one of the preceding claims, characterized in that the first semiconductor chip ( 4 ) has a square shape and is a memory chip.

11. Electronic component according to one of the preceding claims, characterized in that the second semiconductor chip ( 6 ) has a rectangular shape and is a logic module.

12. Electronic component according to one of the preceding claims, characterized in that the first ( 4 ) and the second semiconductor chip ( 6 ) and the intermediate carrier ( 10 ) are housed in a housing.

13. Electronic component according to one of the preceding claims, characterized in that for the electrical connection of the first semiconductor chip ( 4 ) to the carrier substrate ( 8 ) additional bonding wires are provided.

14. Electronic component according to one of the preceding claims, characterized in that an arrangement of the first ( 4 ) and second semiconductor chip ( 6 ), which are connected to one another via an intermediate carrier ( 10 ), both on a first chip island ( 84 ) on the top ( 81 ) of the carrier substrate ( 8 ) and on a second chip island ( 85 ) on the opposite underside ( 83 ) of the carrier substrate ( 8 ).

15. A method for producing an electronic component ( 2 ) with at least one first semiconductor chip ( 4 ) and with at least one second semiconductor chip ( 6 ) and a carrier substrate ( 8 ) for receiving the semiconductor chips ( 4 ; 6 ), active chip surfaces ( 41 ; 61 ) of the first ( 4 ) and second semiconductor chips ( 6 ) each have a central contact area ( 42 or 62 ) which are arranged facing each other and with individual solder contact areas formed on the central contact areas ( 42 ; 62 ) of the two semiconductor chips ( 4 ; 6 ) ( 43 or 63 ) lie opposite one another and are each electrically conductively connected to an intermediate carrier ( 10 ) arranged between the semiconductor chips ( 4 ; 6 ) and rewiring from the semiconductor chips ( 4 ; 6 ) to the carrier substrate ( 8 ), the method has the following process steps:

Providing a first semiconductor chip ( 4 ) with a first central contact area ( 42 ) on a first active chip surface ( 41 ),

- Providing a second semiconductor chip ( 6 ) with a second central contact area ( 62 ) on a second active chip surface ( 61 ),

- Providing a carrier substrate ( 8 ) with at least one chip island ( 84 ) and contact areas ( 82 ),

Fixing the first semiconductor chip ( 4 ) on the chip island ( 84 ) of the carrier substrate ( 8 ) by means of a conductive adhesive layer or solder layer,

- Application of an intermediate carrier ( 10 ) with a first side (101) over the first semiconductor chip ( 4 ),

- connecting first connection contacts ( 103 ) of the intermediate carrier ( 10 ) to the first solder contact surfaces ( 43 ) of the first semiconductor chip ( 4 ) by means of flip-chip technology,

- applying the second semiconductor chip ( 6 ) to a second side (102) of the intermediate carrier ( 10 ),

- Connecting second connection contacts ( 104 ) of the intermediate carrier ( 10 ) to the second solder contact surfaces ( 63 ) of the second semiconductor chip ( 6 ) by means of flip-chip technology and

- Potting the electronic component ( 2 ) in a housing.

16. The method according to claim 15, characterized in that the intermediate carrier ( 10 ) is electrically conductively connected to the top ( 81 ) of the carrier substrate ( 8 ).

17. The method according to claim 15 or 16, characterized in that conductor track ends of the intermediate carrier ( 10 ) are electrically conductively connected to contact surfaces ( 82 ) on the upper side ( 81 ) of the carrier substrate ( 8 ).

18. The method according to any one of claims 15 to 17, characterized in that in each case a first ( 4 ) and second semiconductor chip ( 6 ) on the first chip island ( 84 ) of the top ( 81 ) of the carrier substrate ( 8 ) and on the opposite second chip island ( 85 ) of the underside ( 83 ) of the carrier substrate ( 8 ) can be arranged.

19. The method according to any one of claims 15 to 18 for producing an electronic component ( 2 ) according to any one of claims 1 to 14.