[go: up one dir, main page]

DE10148878B4 - System und Verfahren zum Übertragen digitaler Daten - Google Patents

System und Verfahren zum Übertragen digitaler Daten Download PDF

Info

Publication number
DE10148878B4
DE10148878B4 DE10148878A DE10148878A DE10148878B4 DE 10148878 B4 DE10148878 B4 DE 10148878B4 DE 10148878 A DE10148878 A DE 10148878A DE 10148878 A DE10148878 A DE 10148878A DE 10148878 B4 DE10148878 B4 DE 10148878B4
Authority
DE
Germany
Prior art keywords
evaluation unit
satellite
synchronization
clk
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10148878A
Other languages
English (en)
Other versions
DE10148878A1 (de
Inventor
Horst Belau
Ulrich Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Automotive GmbH
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE10148878A priority Critical patent/DE10148878B4/de
Priority to KR1020047004996A priority patent/KR100895351B1/ko
Priority to PCT/DE2002/003739 priority patent/WO2003032641A2/de
Priority to US10/491,535 priority patent/US20050105636A1/en
Priority to JP2003535469A priority patent/JP2005506006A/ja
Priority to EP02776771A priority patent/EP1437002A2/de
Publication of DE10148878A1 publication Critical patent/DE10148878A1/de
Application granted granted Critical
Publication of DE10148878B4 publication Critical patent/DE10148878B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/20—Adaptations for transmission via a GHz frequency band, e.g. via satellite
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H04N7/181—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast for receiving images from a plurality of remote sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

System zum Übermitteln digitaler Daten mit
– einer Auswerteeinheit (10),
– mehreren Satellitensystemen (12, 14), die mit der Auswerteeinheit (10) zum Übertragen von Daten (Data1, Data2) verbunden sind, und
– einer seriellen Schnittstelle (16) zwischen der Auswerteeinheit (10) und den Satellitensystemen (12, 14)
dadurch gekennzeichnet,
– dass Synchronisationseinheiten (18, 20) zum Synchronisieren von Sendetakten der Datenübertragungen von den Satellitensystemen (12, 14) zu der Auswerteeinheit (10) vorgesehen sind,
– dass jedem Satellitensystem (12, 14) eine Synchronisationseinheit (18, 20) zugeordnet ist und
– dass die Synchronisationseinheiten (18, 20) die von der Auswerteeinheit (10) erfassten Sendetakte der Satellitensysteme (12, 14) individuell auf der Grundlage eines Systemtaktes (clk_ref) der Auswerteeinheit (10) synchronisieren, ohne in einem Datenwort ein Synchronisationssignal mitzuschicken.

Description

  • Die Erfindung betrifft ein System zum Übertragen digitaler Daten mit einer Auswerteeinheit, mehreren Satellitensystemen, die mit der Auswerteeinheit zum Übertragen von Daten verbunden sind, und einer seriellen Schnittstelle zwischen der Auswerteeinheit und den Satellitensystemen.
  • Die Erfindung betrifft weiterhin ein Verfahren zum Übertragen digitaler Daten von mehreren Satellitensystemen zu einer Auswerteeinheit, die mit den Satellitensystemen verbunden ist, bei dem Daten über eine serielle Schnittstelle von den Satellitensystemen zu der Auswerteeinheit übertragen werden.
  • Die Erfindung betrifft weiterhin Verwendungen von Systemen zum Übertragen digitaler Daten.
  • Gattungsgemäße Systeme und gattungsgemäße Verfahren werden beispielsweise für die Übertragung von digitalen Bilddaten genutzt. Als Satellitensysteme sind in diesem Fall Kamerasysteme vorgesehen, und die Bilddaten werden von den einzelnen Kamerasystemen über Leitungsverbindungen zu einer zentralen Auswerteeinheit übertragen. Häufig ist es erwünscht, Daten über eine größere Entfernung zu übertragen, beispielsweise über mehrere Meter. Zu diesem Zweck wurden Standards entwickelt, wie zum Beispiel LVDS ("Low Voltage Differential Signaling"). Nachteilig an derartigen Systemen ist allerdings, dass eine große Anzahl an Leitungen erforderlich ist, da pro Kanal ein Leitungspaar benötigt wird.
  • Um diese Nachteile auszuräumen, wurden bereits Systeme beziehungsweise Schaltungsbausteine entwickelt, welche die zu übertragenden Daten multiplexen und seriell über ein LVDS-Leitungspaar zur Auswerteeinheit senden. Nach dem Empfang der Daten werden diese in der Auswerteeinheit wieder zu paralle len Daten umgesetzt, und der Übertragungstakt wird rekonstruiert.
  • Aus der DE 37 89 019 T2 ist ein System zum Übermitteln digitaler Daten bekannt, enthaltend: eine Auswerteeinheit, ein Satellitensystem, das mit der Auswerteeinheit zum Übertragen von Daten verbunden ist; und eine serielle Schnittstelle zwischen der Auswerteeinheit und dem Satellitensystem; wobei eine Synchronisationseinheit zum Synchronisieren des Sendetaktes der Datenübertragung von dem Satellitensystem zu der Auswerteeinheit vorgesehen ist; dem Satellitensystem die Synchronisationseinheit zugeordnet ist; und die Synchronisationseinheit den von der Auswerteeinheit erfassten Sendetakt des Satellitensystems individuell auf der Grundlage eines Systemtaktes der Auswerteeinheit synchronisiert.
  • Ohne weitere Vorkehrungen haben die beschriebenen Systeme die Eigenschaft, dass jedes einzelne Satellitensystem mit seinem eigenen Takt arbeitet. Ebenfalls arbeitet die Auswerteeinheit mit einem eigenen Takt. Um aber beispielsweise Bilddaten von mehreren Kameras gleichzeitig in der Auswerteeinheit weiterverarbeiten zu können, ist eine Synchronisation erforderlich. Dies bedeutet, dass die beteiligten Takte im Hinblick auf ihre Frequenz und ihre Phasenlage identisch und konstant sind.
  • Da eine solche Synchronisation im Hinblick auf die Takte der Satellitensysteme und der Auswerteeinheit nicht ohne weiteres zu bewerkstelligen ist, arbeiten bei Systemen des Standes der Technik die Satellitensysteme jeweils mit ihrem eigenen Takt, der im Allgemeinen asynchron zu dem Takt der Auswerteeinheit ist. Um die unterschiedlichen Phasen der von der Auswerteinheit eingelesenen Signale auszugleichen, werden in der Auswerteeinheit Speicherbausteine (beispielsweise FIFO-Bausteine) verwendet. Diese können die übermittelten Daten teilweise zwischenspeichern und an den Takt der Auswerteinheit anpassen. Die Bereitstellung derartiger Speicherbausteine ist allerdings mit erheblichen Kosten verbunden.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, die Nachteile des Standes der Technik zu beseitigen, wobei es insbesondere möglich sein soll, Auswerteeinheiten ohne kostenintensive Speicherbausteine zur Zwischenspeicherung von Daten zu verwenden.
  • Diese Aufgabe wird mit den Merkmalen der unabhängigen Ansprüche gelöst.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Die Erfindung baut auf dem gattungsgemäßen System dadurch auf, dass Synchronisationseinheiten zum Synchronisieren von Sendetakten der Datenübertragungen von den Satellitensystemen zu der Auswerteeinheit vorgesehen sind, dass jedem Satellitensystem eine Synchronisationseinheit zugeordnet ist und dass die Synchronisationseinheiten die von der Auswerteeinheit erfassten Sendetakte der Satellitensysteme individuell auf der Grundlage eines Systemtaktes der Auswerteeinheit synchronisieren. Ohne Verwendung der vorliegenden Erfindung ist eine Synchronisation der Satellitensysteme untereinander und der Satellitensysteme mit der Auswerteeinheit ein schwieriges Unterfangen. Im einfachsten Fall würde man eine Synchronisation in der Weise vornehmen, dass die Auswerteeinheit ihren Takt an die Satellitensysteme sendet und diese mit demselben Takt arbeiten. Eine solche Lösung ist allerdings mit erheblichen Problemen behaftet. Der Systemtakt der Auswerteeinheit muss über eine gewisse Kabelstrecke und über Sende- und Empfängerbausteine an die Satellitensysteme weitergegeben werden. Aufgrund von Toleranzen, insbesondere Bauteiltoleranzen, und ebenfalls aufgrund einer Bauteilalterung, der Kabellänge und Umgebungsbedingungen, wie zum Beispiel der Temperatur, ergeben sich erneut Phasenverschiebungen, die mitunter in der Größenordnung einer Taktperiode liegen können. Weiterhin erfahren auch die von den Satellitensystemen an die Auswerteeinheit übermittelten Daten, das heißt beispielsweise die Bilddaten, zusätzliche Phasenverschiebungen aufgrund der Übertragung über die Kabelstrecke. Die Folge ist eine unbestimmte Phasenverschiebung, die zum Ausfall des Systems führen kann. Die vorliegende Erfindung beseitigt all diese Probleme. Es ist vorgesehen, dass jedem Satellitensystem eine Synchronisationseinheit zugeordnet wird, so dass eine individuelle Synchronisierung der Satellitensysteme auf der Grundlage des Systemtaktes der Auswerteeinheit stattfinden kann. Dieses System unterscheidet sich von der bloßen Weitergabe des Systemtaktes an die Satellitensysteme dadurch, dass die von der Auswerteeinheit erfassten Sendetakte der Satellitensysteme individuell synchronisiert werden. Es wird also nicht nur pauschal ein Systemtakt an die Satellitensysteme weitergeben. Vielmehr wird auf der Grundlage des tatsächlich emp fangenen Taktes eine individuelle Synchronisation der Satellitensysteme erreicht.
  • Das System baut auf der Erfindung in vorteilhafter Weise dadurch auf, dass die Synchronisationseinheiten räumlich bei oder in der Auswerteeinheit angeordnet sind. Die Synchronisation findet auf diese Weise in dem räumlichen Bereich statt, in dem zum einen der Systemtakt zur Verfügung steht und wo zum anderen die von der Auswerteeinheit erfassten Sendetakte der Satellitensysteme vorliegen. Daher wird der für die Konstruktion der parallelen Daten entscheidende Takt unmittelbar mit dem Systemtakt verglichen.
  • Ebenfalls kann im Rahmen der vorliegenden Erfindung bevorzugt vorgesehen sein, dass jede Synchronisationseinheit den von der Auswerteeinheit empfangenen Takt des ihr zugeordneten Satellitensystems als Eingangssignal empfängt, dass jede Synchronisationseinheit den Systemtakt der Auswerteeinheit als Eingangssignal empfängt und dass jede Synchronisationseinheit ein Ausgangssignal zum Beeinflussen der Phasenlage des Sendetaktes des ihr zugeordneten Satellitensystems ausgibt. Auf diese Weise kann das Ausgangssignal die Phasenlage in Abhängigkeit des von der Auswerteeinheit erfassten Sendetaktes und des Systemtaktes individuell für jedes Satellitensystem bereitstellen.
  • Die Erfindung ist in besonders vorteilhafter Weise dadurch weitergebildet, dass die Auswerteeinheit für jedes Satellitensystem einen Sender aufweist, dass die Auswerteeinheit für jedes Satellitensystem einen Empfänger aufweist, dass jedes Satellitensystem einen Empfänger aufweist, der mit einem Sender der Auswerteeinheit verbunden ist, dass jedes Satellitensystem einen Sender aufweist, der mit einem Empfänger der Auswerteeinheit verbunden ist, dass über die Verbindung zwischen dem Sender eines Satellitensystems und dem zugeordneten Empfänger der Auswerteeinheit auszuwertende Daten übertragen werden und dass über die Verbindung zwischen einem Sender der Auswerteeinheit und dem Empfänger des zugeordneten Satellitensystems Signale zur Synchronisation der Sendetakte der Satellitensysteme gesendet werden. Auf diese Weise kann das System Daten von den Satellitensystemen zur Auswerteeinheit übertragen. Unbeeinflusst davon können die für die Synchronisation erforderlichen Signale über eine weitere Verbindung zwischen der Auswerteeinheit und den Satellitensystemen gesendet werden.
  • In diesem Zusammenhang ist es als besonders vorteilhaft zu verzeichnen, dass jedes Satellitensystem über zwei Leitungspaare mit der Auswerteeinheit verbunden ist. Das eine Leitungspaar ist für das Senden der für die Synchronisation erforderlichen Signale vorgesehen. Das andere Leitungspaar dient dem Übertragen von Daten. Als Verbindungstechnik kommt beispielsweise LVDS ("Low Voltage Differential Signaling") in Frage, wobei die Anzahl der Leitungen aufgrund der Verwendung einer seriellen Schnittstelle reduziert werden kann. Die Rekonstruktion der seriellen Daten zu parallelen Daten erfolgt problemlos aufgrund der Synchronisation der einzelnen Satellitensysteme mit dem Systemtakt.
  • Ebenfalls ist es besonders vorteilhaft, dass über die Verbindung zwischen einem Sender der Auswerteeinheit und dem Empfänger des zugeordneten Satellitensystems Steuersignale zum Beeinflussen von Funktionen der Satellitensysteme gesendet werden. Die Verbindungen zum Übertragen der für die Synchronisation erforderlichen Signale können daher über dieselben Verbindungsleitungen gesendet werden wie Steuersignale, beispielsweise zum Einstellen der Belichtungszeit von Kameras. Diese Steuersignale müssen nicht notwendigerweise synchronisiert übertragen werden, da die Datenrate der Steuersignale erheblich geringer ist als diejenige der gesendeten Daten. Beispielsweise können Steuersignale mit Raten von 200 kHz gesendet werden, während Datenraten zwischen 10 MHz und 80 MHz möglich sind.
  • Es ist besonders bevorzugt, dass die Auswerteeinheit einen Mikrocontroller aufweist. Ein solcher Mikrocontroller verarbeitet die empfangenen Daten, wobei die Verarbeitung auf der Grundlage eines Systemtaktes erfolgt. Dieser Systemtakt wird weiterhin für die Synchronisierung der Satellitensysteme verwendet.
  • Die Erfindung ist in besonders vorteilhafter Weise dadurch weitergebildet, dass die Synchronisationseinheiten als PLL-Schaltungen ("Phase Locked Loop") realisiert sind. In PLL-Schaltungen können die Sendetakte der Satellitensysteme in Abhängigkeit von dem von der Auswerteeinheit erfassten Takt auf den Systemtakt verriegelt werden. Es kann somit in vorteilhafter Weise eine individuelle Synchronisation der Satellitensysteme auf einen gemeinsamen Takt vorgenommen werden.
  • Die Erfindung kann ebenfalls in vorteilhafter Weise so weitergebildet sein, dass die Auswerteeinheit ein FPGA ("Field Programmable Gate Array") aufweist und dass der FPGA ULL-Schaltungen ("Delay Locked Loop") aufweist, die als Synchronisationseinheiten verwendet werden. Derartige Schaltungen vom Typ eines FPGA umfassen häufig integrierte Verriegelungsschaltungen, so dass die Synchronisation ohne das Erfordernis zusätzlicher Bauteile unter Verwendung dieser DLL-Schaltungen bereitgestellt werden kann.
  • Die Erfindung ist in besonders bevorzugter Weise dadurch vorteilhaft, dass die Satellitensysteme Kamerasysteme sind. Insbesondere bei der Bilddatenübertragung ist eine Synchronisation der großen auftretenden zu übertragenden Daten besonders nützlich.
  • Die vorliegende Erfindung entfaltet ihre Vorteile aber auch in dem Fall, wenn die Satellitensysteme Sensorsysteme sind. Es sind zahlreiche unterschiedliche Sensoren denkbar, die ihre Informationen an eine zentrale Auswerteeinheit liefern. Immer dann, wenn eine synchrone Erfassung der von den Senso ren übermittelten Daten erwünscht ist, kommen die Vorteile der vorliegenden Erfindung zum Zuge.
  • Weiterhin kann in vorteilhafter Weise vorgesehen sein, dass zusätzlich zu dem Systemtakt der Auswerteeinheit weitere Taktinformation der Satellitensysteme berücksichtigt wird. Auf diese Weise wird sichergestellt, dass die Synchronisation auch in Abhängigkeit von Takten erfolgen kann, die die Bilddatenverarbeitung der Kameras bestimmen. Man erhält somit zusätzliche Synchronisationsinformation und kann so sicherstellen, dass keine unerwünschte Verschiebung um einen oder mehrere Takte bei der Bilddatenerfassung von den einzelnen Kamerasystemen auftritt.
  • Die Erfindung baut auf dem gattungsgemäßen Verfahren dadurch auf, dass Sendetakte der Datenübertragungen von den Satellitensystemen zu der Auswerteeinheit synchronisiert werden und dass die Sendetakte der Satellitensysteme individuell auf der Grunälage eines Systemtaktes der Auswerteeinheit von Synchronisationseinheiten synchronisiert werden. Auf diese Weise kommen die Vorteile des erfindungsgemäßen Systems auch im Rahmen eines Verfahrens zur Wirkung. Dies gilt auch für die nachfolgend beschriebenen bevorzugten Ausführungsformen des erfindungsgemäßen Verfahrens.
  • Beispielsweise kann das Verfahren in vorteilhafter Weise dadurch weitergebildet sein, dass die Synchronisation räumlich bei oder in der Auswerteeinheit erfolgt.
  • Ebenfalls ist es in nützlicher Weise vorgesehen, das Verfahren so zu gestalten, dass jede Synchronisationseinheit den von der Auswerteeinheit empfangenen Takt des ihr zugeordneten Satellitensystems als Eingangssignal empfängt, dass jede Synchronisationseinheit den Systemtakt der Auswerteeinheit als Eingangssignal empfängt und dass jede Synchronisationseinheit ein Ausgangssignal zum Beeinflussen der Phasenlage des Sendetaktes des ihr zugeordneten Satellitensystems ausgibt.
  • Weiterhin kann im Rahmen des erfindungsgemäßen Verfahrens vorgesehen sein, dass die Auswerteeinheit für jedes Satellitensystem einen Sender aufweist, dass die Auswerteeinheit für jedes Satellitensystem einen Empfänger aufweist, dass jedes Satellitensystem einen Empfänger aufweist, der mit einem Sender der Auswerteeinheit verbunden ist, dass jedes Satellitensystem einen Sender aufweist, der mit einem Empfänger der Auswerteeinheit verbunden ist, dass über die Verbindung zwischen dem Sender eines Satellitensystems und dem zugeordneten Empfänger der Auswerteeinheit auszuwertende Daten übertragen werden und dass über die Verbindung zwischen einem Sender der Auswerteeinheit und dem Empfänger des zugeordneten Satellitensystems Signale zur Synchronisation der Sendetakte des Satellitensystems gesendet werden.
  • Das Verfahren ist weiterhin dadurch vorteilhaft, dass über die Verbindung zwischen einem Sender der Auswerteeinheit und dem Empfänger des zugeordneten Satellitensystems Steuersignale zum Beeinflussen von Funktionen der Satellitensysteme gesendet werden.
  • Es ist von besonderem Vorteil, wenn die Daten von einem Mikrocontroller ausgewertet werden.
  • Ebenfalls ist es besonders nützlich, dass zur Synchronisation PLL-Schaltungen ("Phase Locked Loop") verwendet werden.
  • In einer bevorzugten Ausführungsform des vorliegenden erfindungsgemäßen Verfahrens ist vorgesehen, dass die Auswerteeinheit ein FGPA ("Field Programmable Gate Array") aufweist und dass der FGPA DLL-Schaltungen ("Delay Locked Loop") aufweist, die als Synchronisationseinheiten verwendet werden.
  • Das erfindungsgemäße Verfahren ist ebenfalls in vorteilhafter Weise dadurch weitergebildet, dass zusätzlich zum Systemtakt der Auswerteeinheit weitere Taktinformation der Satellitensysteme berücksichtigt wird.
  • Die Erfindung betrifft weiterhin die Verwendung eines erfindungsgemäßen Systems zur Überwachung von toten Winkeln bei einem Kraftfahrzeug. Dies kann beispielsweise so bewerkstelligt werden, dass in beide Außenspiegel jeweils eine Kamera eingesetzt wird. Die Kameras werden über ein LVDS-Leitungspaar mit dem gezielt in seiner Phase angepassten Takt und den Konfigurationssignalen versorgt. Über ein zweites LVDS-Leitungspaar werden dann beispielsweise 8-Bit-Grauwerte übertragen.
  • Die Erfindung besteht weiterhin in der Verwendung eines erfindungsgemäßen Systems zur Sitzpositionserkennung in einem Kraftfahrzeug. Eine solche Sitzpositionserkennung kann ebenfalls in vorteilhafter Weise durch zwei oder mehrere Kameras erfolgen, so dass die Information in vorteilhafter Weise durch eine Auswerteeinheit umgesetzt werden kann.
  • Weiterhin betrifft die Erfindung die Verwendung eines erfindungsgemäßen Systems zur Spurerkennung.
  • Es kann ebenfalls vorgesehen sein, das erfindungsgemäße System im Rahmen einer Pre-Crash-Sensorik zu verwenden. Bei einer solchen Sensorik können Bilddaten oder auch beispielsweise Radardaten ausgewertet werden.
  • Der Erfindung liegt die Erkenntnis zugrunde, dass aufgrund der individuellen Synchronisierung der einzelnen Satellitensysteme bezüglich des Systemtaktes einer Auswerteeinheit die Konfiguration der angeschlossenen Satelliten über eine serielle Schnittstelle möglich ist. Dabei kommen beispielsweise SPI- oder I2C-Schnittstellen in Frage. Es ist möglich, dass alle Satellitensynchron zum Takt der Auswerteeinheit Daten an die Auswerteeinheit liefern, wodurch insbesondere teuere FIFO-Zwischenspeicher entbehrlich sind. Es ist möglich, jedes Satellitensystem über zwei Leitungspaare mit der Auswerteeinheit zu verbinden, wobei unter Verwendung einer LVDS-Leitungstechnik Leitungspaare von beispielsweise bis zu 10 m Länge verwendet werden können.
  • Die Erfindung wird nun mit Bezug auf die beigleitende Zeichnung anhand einer bevorzugten Ausführungsform beispielhaft erläutert.
  • Es zeigt:
  • 1 ein schematisches Blockschaltbild eines erfindungsgemäßen Systems.
    •
  • 1 zeigt ein schematisches Blockschaltbild eines erfindungsgemäßen Systems. Dieses wird beispielhaft anhand eines solches Systems beschrieben, bei dem die Satellitensysteme Kamerasysteme sind, bei dem also Bilddaten von einer Auswerteeinheit 10 seriell ausgelesen werden, die von den Kamerasystemen 12, 14 zur Verfügung gestellt werden. Das erste Kamerasystem 12 umfasst eine Kamera 50, einen LVDS-Empfänger 32 und einen LVDS-Sender 36. In vergleichbarer Weise umfasst das zweite Kamerasystem 14 eine Kamera 52, einen LVDS-Empfänger 34 und einen LVDS-Sender 38. Zur Kommunikation mit den genannten Empfängern 32, 34 und Sendern 36, 38 sind in der Auswerteeinheit 10 ein LVDS-Sender 24 und ein LVDS-Empfänger 28 für die Kommunikation mit dem ersten Kamerasystem 12 sowie ein LVDS-Sender 26 und ein LVDS-Empfänger 30 für die Kommunikation mit dem zweiten Kamerasystem 14 vorgesehen. Durch die genannten Sender und Empfänger wird eine Schnittstelle 16 zur Verfügung gestellt. Die Datenübertragung Data1 von dem ersten Kamerasystem 12 zur Auswerteeinheit 10 erfolgt über ein LVDS-Leitungspaar 40. Die Datenübertragung Data2 von dem zweiten Kamerasystem 14 zur Auswerteeinheit 10 erfolgt über ein weiteres LVDS-Leitungspaar 42. Über ein weiteres LVDS-Leitungspaar 44 werden Steuerungssignal Cntr11 von der Auswerteeinheit 10 an das erste Kamerasystem 12 übermittelt. Ü ber ein weiteres LVDS-Leitungspaar 46 werden Steuerungssignale Cntr12 von der Auswerteeinheit 10 an das zweite Kamerasystem 14 gesendet.
  • Erfindungsgemäß ist vorgesehen, dass über das LVDS-Leitungspaar 44 weiterhin ein Taktsignal clk_tran1 an das erste Kamerasystem 12 gesendet wird. Vergleichbar wird über das LVDS-Leitungspaar 46 ein Taktsignal clk_tran2 an das zweite Kamerasystem gesendet. Diese Taktsignale clk_tran1, clk_tran2 sind Ausgangssignale von zwei Synchronisationseinheiten 18, 20, wobei eine erste Synchronisationseinheit 18 dem ersten Kamerasystem 12 zugeordnet ist und eine zweite Synchronisationseinheit 20 dem zweiten Kamerasystem 14 zugeordnet ist. Ein von der Auswerteeinheit 10 erfasstes Taktsignal clk_rec1 wird von dem Empfänger 28 an die Synchronisationseinheit 18 übermittelt. Die Synchronisationseinheit 18 empfängt weiterhin den Systemtakt 22 als Signal clk_ref. Auf diese Weise kann die Synchronisationseinheit 18 für eine gezielte Phasenanpassung des von der Auswerteeinheit 10 empfangenen Taktes clk_rec1 an den Systemtakt clk_ref bewirken. In vergleichbarer Weise empfängt die Auswerteeinheit 10 ein Taktsignal clk_rec2, welches von dem Empfänger 30 an die Synchronisationseinheit 20 weitergeleitet wird. Die Synchronisationseinheit 20 erhält weiterhin den Systemtakt clk_ref. Somit kann auch der Takt clk_rec2 an den Systemtakt clk_ref durch eine gezielte Phasenverschiebung angepasst werden. Vorzugsweise sind die Synchronisationseinheiten 18, 20 als PLL-Schaltungen realisiert, so dass eine Verriegelung der Phasen der von der Auswerteeinheit 10 erfassten Signale mit Bezug auf den Systemtakt erfolgen kann.
  • Auf diese Weise ist es möglich, eine serielle Schnittstelle 16 zu verwenden, da gleichgetaktete Systeme miteinander kommunizieren und somit die seriellen Daten in dem Mikrocontroller 48 zuverlässig in parallele Daten umgewandelt werden können, ohne dass eine aufwendige Zwischenspeicherung erforderlich wäre.
  • Die in der vorstehenden Beschreibung, in den Zeichnungen sowie in den Ansprüchen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung wesentlich sein.

Claims (25)

  1. System zum Übermitteln digitaler Daten mit – einer Auswerteeinheit (10), – mehreren Satellitensystemen (12, 14), die mit der Auswerteeinheit (10) zum Übertragen von Daten (Data1, Data2) verbunden sind, und – einer seriellen Schnittstelle (16) zwischen der Auswerteeinheit (10) und den Satellitensystemen (12, 14) dadurch gekennzeichnet, – dass Synchronisationseinheiten (18, 20) zum Synchronisieren von Sendetakten der Datenübertragungen von den Satellitensystemen (12, 14) zu der Auswerteeinheit (10) vorgesehen sind, – dass jedem Satellitensystem (12, 14) eine Synchronisationseinheit (18, 20) zugeordnet ist und – dass die Synchronisationseinheiten (18, 20) die von der Auswerteeinheit (10) erfassten Sendetakte der Satellitensysteme (12, 14) individuell auf der Grundlage eines Systemtaktes (clk_ref) der Auswerteeinheit (10) synchronisieren, ohne in einem Datenwort ein Synchronisationssignal mitzuschicken.
  2. System nach Anspruch 1, dadurch gekennzeichnet, dass die Synchronisationseinheiten (18, 20) räumlich bei oder in der Auswerteeinheit (10) angeordnet sind.
  3. System nach Anspruch 1 oder 2, dadurch gekennzeichnet, – dass jede Synchronisationseinheit (18, 20) den von der Auswerteeinheit (10) empfangenen Takt (clk_rec1, clk_rec2) des ihr zugeordneten Satellitensystems (12, 14) als Eingangssignal empfängt, – dass jede Synchronisationseinheit (18, 20) den Systemtakt (clk_ref) der Auswerteeinheit (10) als Eingangssignal empfängt und – dass jede Synchronisationseinheit (18, 20) ein Ausgangssignal (clk_tran1, clk_tran2) zum Beeinflussen der Phasenlage des Sendetaktes des ihr zugeordneten Satellitensystems (12, 14) ausgibt.
  4. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, – dass die Auswerteeinheit (10) für jedes Satellitensystem (12, 14) einen Sender (24, 26) aufweist, – dass die Auswerteeinheit (10) für jedes Satellitensystem (12, 14) einen Empfänger (28, 30) aufweist, – dass jedes Satellitensystem (12, 14) einen Empfänger (32, 34) aufweist, der mit einem Sender (24, 26) der Auswerteeinheit (10) verbunden ist, – dass jedes Satellitensystem (12, 14) einen Sender (36, 38) aufweist, der mit einem Empfänger (28, 30) der Auswerteeinheit (10) verbunden ist, – dass über die Verbindung (40, 42) zwischen dem Sender (36, 38) eines Satellitensystems (12, 14) und dem zugeordneten Empfänger (28, 30) der Auswerteeinheit (10) auszuwertende Daten (Data1, Data2) übertragen werden und – dass über die Verbindung (44, 46) zwischen einem Sender (24, 26) der Auswerteeinheit (10) und dem Empfänger (32, 34) des zugeordneten Satellitensystems (12, 14) Signale (clk_tran1, clk_tran2) zur Synchronisation der Sendetakte der Satellitensysteme (12, 14) gesendet werden.
  5. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass jedes Satellitensystem (12, 14) über zwei Leitungspaare (40, 44; 42, 46) mit der Auswerteeinheit (10) verbunden ist.
  6. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass über die Verbindung (44, 46) zwischen einem Sender (24, 26) der Auswerteeinheit (10) und dem Empfänger (32, 34) des zugeordneten Satellitensystems (12, 14) Steuersignale (Cntrl1, Centrl2) zum Beeinflussen von Funktionen der Satellitensysteme (12, 14) gesendet werden.
  7. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Auswerteeinheit (10) einen Mikrocontroller (48) aufweist.
  8. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Synchronisationseinheiten (18, 20) als PLL-Schaltungen ("Phase Locked Loop") realisiert sind.
  9. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, – dass die Auswerteeinheit (10) ein FPGA ("Field Programmable Gate Array") aufweist und – dass der FPGA DLL-Schaltungen ("Delay Locked Loop") aufweist, die als Synchronisationseinheiten (18, 20) verwendet werden.
  10. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Satellitensysteme (12, 14) Kamerasysteme sind.
  11. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Satellitensysteme (12, 14) Sensorsysteme sind.
  12. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zusätzlich zu dem Systemtakt (clk_ref) der Auswerteeinheit (10) weitere Taktinformation der Satellitensysteme (12, 14) berücksichtigt wird.
  13. Verfahren zum Übertragen digitaler Daten (Data1, Daqta2) von mehreren Satellitensystemen (12, 14) zu einer Auswerteeinheit (10), die mit den Satellitensystemen (12, 14) verbunden ist, bei dem Daten (Data1, Data2) über eine serielle Schnittstelle von den Satellitensystemen (12, 14) zu der Auswerteeinheit (10) übertragen werden, dadurch gekennzeichnet, – dass Sendetakte der Datenübertragungen von den Satellitensystemen (12, 14) zu der Auswerteeinheit (10) synchronisiert werden und – dass die Sendetakte der Satellitensysteme (12, 14) individuell auf der Grundlage eines Systemtaktes (clk_ref) der Auswerteeinheit (10) von Synchronisationseinheiten (18, 20) synchronisiert werden, ohne in einem Datenwort ein Synchronisationssignal mitzuschicken.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Synchronisation räumlich bei oder in der Auswerteeinheit (10) erfolgt.
  15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, – dass jede Synchronisationseinheit (18, 20) den von der Auswerteeinheit (10) empfangenen Takt (clk_rec1, clk_rec2) des ihr zugeordneten Satellitensystems (12, 14) als Eingangssignal empfängt, – dass jede Synchronisationseinheit (18, 20) den Systemtakt (clk_ref) der Auswerteeinheit (10) als Eingangssignal empfängt und – dass jede Synchronisationseinheit (18, 20) ein Ausgangssignal (clk_tran1, clk_tran2) zum Beeinflussen der Phasenlage des Sendetaktes des ihr zugeordneten Satellitensystems (12, 14) ausgibt.
  16. Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, – dass die Auswerteeinheit (10) für jedes Satellitensystem (12, 14) einen Sender (24, 26) aufweist, – dass die Auswerteeinheit (10) für jedes Satellitensystem (12, 14) einen Empfänger (28, 30) aufweist, – dass jedes Satellitensystem (12, 14) einen Empfänger (32, 34) aufweist, der mit einem Sender (24, 26) der Auswerteeinheit (10) verbunden ist, – dass jedes Satellitensystem (12, 14) einen Sender (36, 38) aufweist, der mit einem Empfänger (28, 30) der Auswerteeinheit (10) verbunden ist, – dass über die Verbindung (40, 42) zwischen dem Sender (36, 38) eines Satellitensystems (12, 14) und dem zuge ordneten Empfänger (28, 30) der Auswerteeinheit (10) auszuwertende Daten (Data1, Data2) übertragen werden und – dass über die Verbindung (44, 46) zwischen einem Sender (24, 26) der Auswerteeinheit (10) und dem Empfänger (32, 34) des zugeordneten Satellitensystems (12, 14) Signale zur Synchronisation der Sendetakte des Satellitensystems (12, 14) gesendet werden.
  17. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass über die Verbindung (44, 46) zwischen einem Sender (24, 26) der Auswerteeinheit (10) und dem Empfänger (32, 34) des zugeordneten Satellitensystems (12, 14) Steuersignale (Cntrl1, Cntrl2) zum Beeinflussen von Funktionen der Satellitensysteme (12, 14) gesendet werden.
  18. Verfahren nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, dass die Daten von einem Mikrocontroller ausgewertet werden.
  19. Verfahren nach einem der Ansprüche 13 bis 18, dadurch gekennzeichnet, dass zur Synchronisation PLL-Schaltungen ("Phase Locked Loop") verwendet werden.
  20. Verfahren nach einem der Ansprüche 13 bis 19, dadurch gekennzeichnet, – dass die Auswerteeinheit (10) ein FPGA ("Field Programmable Gate Array") aufweist und – dass der FPGA DLL-Schaltungen ("Delay Locked Loop") aufweist, die als Synchronisationseinheiten (18, 20) verwendet werden.
  21. Verfahren nach einem der Ansprüche 13 bis 20, dadurch gekennzeichnet, dass zusätzlich zu dem Systemtakt (clk_ref) der Auswerteeinheit (10) weitere Taktinformation der Satellitensysteme (12, 14) berücksichtigt wird.
  22. Verwendung eines Systems nach einem der Ansprüche 1 bis 12, zur Überwachung von toten Winkeln bei einem Kraftfahrzeug.
  23. Verwendung eines Systems nach einem der Ansprüche 1 bis 12, zur Sitzpositionserkennung in einem Kraftfahrzeug.
  24. Verwendung eines Systems nach einem der Ansprüche 1 bis 12, zur Spurerkennung.
  25. Verwendung eines Systems nach einem der Ansprüche 1 bis 12, im Rahmen einer Pre-Crash-Sensorik.
DE10148878A 2001-10-04 2001-10-04 System und Verfahren zum Übertragen digitaler Daten Expired - Fee Related DE10148878B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10148878A DE10148878B4 (de) 2001-10-04 2001-10-04 System und Verfahren zum Übertragen digitaler Daten
KR1020047004996A KR100895351B1 (ko) 2001-10-04 2002-10-02 디지털 데이터를 전송하기 위한 시스템 및 방법
PCT/DE2002/003739 WO2003032641A2 (de) 2001-10-04 2002-10-02 System und verfahren zum übertragen digitaler daten
US10/491,535 US20050105636A1 (en) 2001-10-04 2002-10-02 Flow module and fuel cell having said flow module
JP2003535469A JP2005506006A (ja) 2001-10-04 2002-10-02 デジタルデータの伝送システム及び方法
EP02776771A EP1437002A2 (de) 2001-10-04 2002-10-02 System und verfahren zum übertragen digitaler daten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10148878A DE10148878B4 (de) 2001-10-04 2001-10-04 System und Verfahren zum Übertragen digitaler Daten

Publications (2)

Publication Number Publication Date
DE10148878A1 DE10148878A1 (de) 2003-04-24
DE10148878B4 true DE10148878B4 (de) 2006-03-02

Family

ID=7701321

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10148878A Expired - Fee Related DE10148878B4 (de) 2001-10-04 2001-10-04 System und Verfahren zum Übertragen digitaler Daten

Country Status (6)

Country Link
US (1) US20050105636A1 (de)
EP (1) EP1437002A2 (de)
JP (1) JP2005506006A (de)
KR (1) KR100895351B1 (de)
DE (1) DE10148878B4 (de)
WO (1) WO2003032641A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012108696A1 (de) 2012-09-17 2014-03-20 Wago Verwaltungsgesellschaft Mbh Datenbusteilnehmer und Verfahren zur Synchronisation von Datenbusteilnehmern

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046458A1 (en) * 2003-08-28 2005-03-03 Schroeder Charles G. Digital delay elements constructed in a programmable logic device
US7675336B1 (en) * 2004-12-17 2010-03-09 Altera Corporation Clock duty cycle recovery circuit
JP2020167634A (ja) * 2019-03-29 2020-10-08 ソニーセミコンダクタソリューションズ株式会社 送信装置、受信装置、及び伝送システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3789019T2 (de) * 1986-11-28 1994-06-01 Sony Corp Digitales übertragungssystem.
DE4324201A1 (de) * 1993-07-19 1995-01-26 Telefonbau & Normalzeit Gmbh Schaltungsanordnung für einen Zwischenadapter zum Verbinden von Teilen eines Kommunikationssystems
DE19626675A1 (de) * 1996-07-03 1998-01-08 Bosch Gmbh Robert Verfahren zur Synchronisation
US6292016B1 (en) * 1995-10-16 2001-09-18 Altera Corporation Programmable logic with on-chip DLL or PLL to distribute clock

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3410188C2 (de) * 1984-03-20 1986-10-23 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren und Schaltungsanordnung zur Taktkorrektur in einer digitalen Datenübertragungseinrichtung
EP0183273B1 (de) * 1984-11-30 1992-09-23 Nec Corporation Flexibel anwendbares serielles Interface-System für eine Verbindung zwischen einer und mehreren Einheiten
US4779087A (en) * 1985-02-13 1988-10-18 Fujitsu Limited Loop transmission system with frame synchronization control
US4873703A (en) * 1985-09-27 1989-10-10 Hewlett-Packard Company Synchronizing system
US4782499A (en) * 1986-09-29 1988-11-01 Rockwell International Corporation Automatic alignment of a synchronous data system using a local reference clock and external clock with an unknown delay between the two clocks
JPH0267033A (ja) * 1988-09-01 1990-03-07 Fujitsu Ltd 網同期システム
CA2047641C (en) * 1991-07-23 2000-01-11 Ed Gancarcik Basic rate interface
US5307381A (en) * 1991-12-27 1994-04-26 Intel Corporation Skew-free clock signal distribution network in a microprocessor
DE4345604B3 (de) * 1992-03-06 2012-07-12 Rambus Inc. Vorrichtung zur Kommunikation mit einem DRAM
US5452330A (en) * 1992-07-06 1995-09-19 Digital Equipment Corporation Bus-oriented switching system for asynchronous transfer mode
JPH06188850A (ja) * 1992-10-23 1994-07-08 Fujitsu Ltd データ転送方式及びデータ転送装置
US5864592A (en) * 1992-11-03 1999-01-26 Pairgain Technologies, Inc. Timing recovery system for digital subscriber line transceivers
US5361398A (en) * 1993-01-29 1994-11-01 Motorola, Inc. Method and apparatus for transmission path delay measurements using adaptive demodulation
KR950002242A (ko) * 1993-06-16 1995-01-04 정장호 위성통신 시스템의 위상동기루프(pll)신서사이저
JPH0764955A (ja) * 1993-06-30 1995-03-10 Mitsubishi Electric Corp 半導体集積回路装置
US5568525A (en) * 1993-08-19 1996-10-22 International Business Machines Corporation System and method for connection of multiple protocol terminals
US5481574A (en) * 1993-12-30 1996-01-02 At&T Corp. Synchronization of multiple transmit/receive devices
EP0718995A1 (de) * 1994-12-20 1996-06-26 International Business Machines Corporation Apparat und Verfahren zur Synchronisierung von Taktsignalen für digitalen Leitungen
US5852640A (en) * 1995-06-26 1998-12-22 Kliza; Phillip S. Clock distribution apparatus with current sensed skew cancelling
US5608357A (en) * 1995-09-12 1997-03-04 Vlsi Technology, Inc. High speed phase aligner with jitter removal
US5896055A (en) * 1995-11-30 1999-04-20 Matsushita Electronic Industrial Co., Ltd. Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronized clock signals by summing time integrals of clock signals on the outgoing and return lines
US5712883A (en) * 1996-01-03 1998-01-27 Credence Systems Corporation Clock signal distribution system
US5734685A (en) * 1996-01-03 1998-03-31 Credence Systems Corporation Clock signal deskewing system
GB2311195B (en) * 1996-03-13 2000-03-15 Madge Networks Ltd Methods and apparatus for synchronizing a clock
US5963609A (en) * 1996-04-03 1999-10-05 United Microelectronics Corp. Apparatus and method for serial data communication between plurality of chips in a chip set
DE29608957U1 (de) * 1996-05-18 1996-10-31 Dallmeier Electronic Gmbh Video-Überwachungssystem
JPH10143424A (ja) * 1996-11-13 1998-05-29 Mitsubishi Electric Corp メモリシステム
US5987576A (en) * 1997-02-27 1999-11-16 Hewlett-Packard Company Method and apparatus for generating and distributing clock signals with minimal skew
US5872823A (en) * 1997-04-02 1999-02-16 Sutton; Todd R. Reliable switching between data sources in a synchronous communication system
US6330627B1 (en) * 1998-01-20 2001-12-11 Kabushiki Kaisha Toshiba System for fast data transfer between memory modules and controller using two clock lines each having a go line portion and a return line portion
US6154821A (en) * 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
TW406219B (en) * 1998-08-26 2000-09-21 Via Tech Inc PLL clock generation circuit that is capable of programming frequency and skew
US6665316B1 (en) * 1998-09-29 2003-12-16 Agilent Technologies, Inc. Organization of time synchronization in a distributed system
JP3835945B2 (ja) * 1999-02-19 2006-10-18 富士通株式会社 ディジタルデータの伝送網におけるシステムクロック再生方法および装置
FR2790888B1 (fr) * 1999-03-11 2003-04-25 Agence Spatiale Europeenne Procede de synchronisation entre une horloge de reference d'une station au sol et une horloge d'au moins un dispositif distant
JP4287538B2 (ja) * 1999-04-30 2009-07-01 パナソニック株式会社 画像信号切替方法及び装置並びにこれを用いたデジタル撮像カメラ及び監視システム
US6426984B1 (en) * 1999-05-07 2002-07-30 Rambus Incorporated Apparatus and method for reducing clock signal phase skew in a master-slave system with multiple latent clock cycles
US6470458B1 (en) * 1999-07-29 2002-10-22 International Business Machines Corporation Method and system for data processing system self-synchronization
US6775328B1 (en) * 1999-08-11 2004-08-10 Rambus Inc. High-speed communication system with a feedback synchronization loop
US6233294B1 (en) * 1999-08-17 2001-05-15 Richard Bowers Method and apparatus for accomplishing high bandwidth serial communication between semiconductor devices
US6643787B1 (en) * 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
US6646953B1 (en) * 2000-07-06 2003-11-11 Rambus Inc. Single-clock, strobeless signaling system
US6647506B1 (en) * 1999-11-30 2003-11-11 Integrated Memory Logic, Inc. Universal synchronization clock signal derived using single forward and reverse direction clock signals even when phase delay between both signals is greater than one cycle
DE19959813B4 (de) * 1999-12-11 2004-02-05 Alcatel Synchrones digitales Nachrichtenübertragungssystem
US6297702B1 (en) * 2000-01-10 2001-10-02 Honeywell International Inc. Phase lock loop system and method
US6987823B1 (en) * 2000-02-07 2006-01-17 Rambus Inc. System and method for aligning internal transmit and receive clocks
US6963989B1 (en) * 2000-05-22 2005-11-08 Micron Technology, Inc. Method and apparatus for adjusting data hold timing of an output circuit
US20020124030A1 (en) * 2000-06-02 2002-09-05 Enam Syed K. Integration and hold phase detection
US6718476B1 (en) * 2000-11-27 2004-04-06 Sony Corporation Method of synchronizing each local clock to a master clock in a data bus system
US7136441B2 (en) * 2001-01-24 2006-11-14 Matsushita Electric Industrial Co., Ltd. Clock recovery circuit
JP3558599B2 (ja) * 2001-02-02 2004-08-25 日本電気株式会社 データ伝送システム及びデータ伝送方法
US7003062B1 (en) * 2001-02-14 2006-02-21 Cisco Systems Canada Co. Method and system for distribution of clock and frame synchronization information
US6452541B1 (en) * 2001-02-20 2002-09-17 Motorola, Inc. Time synchronization of a satellite positioning system enabled mobile receiver and base station
CA2344930C (en) * 2001-04-23 2007-04-17 Leitch Technology International Inc. Data monitoring system
DE10131307B4 (de) * 2001-06-28 2006-06-14 Infineon Technologies Ag Verfahren und Bussystem zum Synchronisieren eines Datenaustausches zwischen einer Datenquelle und einer Steuereinrichtung
US7194059B2 (en) * 2001-08-17 2007-03-20 Zarlink Semiconductor, Inc. Method and apparatus for skip-free retiming transmission of digital information
US7068726B1 (en) * 2001-08-30 2006-06-27 3Com Corporation Near end cross-talk and echo avoider for bi-directional digital communications
US7103126B2 (en) * 2002-01-17 2006-09-05 Micron Technology, Inc. Method and circuit for adjusting the timing of output data based on the current and future states of the output data
US7099416B2 (en) * 2002-02-06 2006-08-29 Broadcom Corporation Single ended termination of clock for dual link DVI receiver
US7054356B2 (en) * 2002-03-28 2006-05-30 Avago Technologies General Ip Pte. Ltd. Method and apparatus for testing serial connections
US20040057543A1 (en) * 2002-09-24 2004-03-25 Arie Huijgen Synchronizing radio units in a main-remote radio base station and in a hybrid radio base station

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3789019T2 (de) * 1986-11-28 1994-06-01 Sony Corp Digitales übertragungssystem.
DE4324201A1 (de) * 1993-07-19 1995-01-26 Telefonbau & Normalzeit Gmbh Schaltungsanordnung für einen Zwischenadapter zum Verbinden von Teilen eines Kommunikationssystems
US6292016B1 (en) * 1995-10-16 2001-09-18 Altera Corporation Programmable logic with on-chip DLL or PLL to distribute clock
DE19626675A1 (de) * 1996-07-03 1998-01-08 Bosch Gmbh Robert Verfahren zur Synchronisation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012108696A1 (de) 2012-09-17 2014-03-20 Wago Verwaltungsgesellschaft Mbh Datenbusteilnehmer und Verfahren zur Synchronisation von Datenbusteilnehmern
DE102012108696B4 (de) 2012-09-17 2020-08-06 Wago Verwaltungsgesellschaft Mbh Datenbusteilnehmer und Verfahren zur Synchronisation von Datenbusteilnehmern

Also Published As

Publication number Publication date
EP1437002A2 (de) 2004-07-14
WO2003032641A2 (de) 2003-04-17
WO2003032641A8 (de) 2005-03-24
KR100895351B1 (ko) 2009-04-29
DE10148878A1 (de) 2003-04-24
KR20040039487A (ko) 2004-05-10
WO2003032641A3 (de) 2003-07-17
JP2005506006A (ja) 2005-02-24
US20050105636A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
EP2034642B1 (de) Verfahren zur Übertragung von Synchronisationsnachrichten in einem Kommunikationsnetz
EP0580016B1 (de) Lokales Operationsnetzwerk
DE68911134T2 (de) Rahmen-demultiplexer für digitale signale hoher schrittgeschwindigkeit.
DE10243197B4 (de) Digitales Signalübertragungsverfahren
DE102018220301A1 (de) Kommunikationseinheit, Steuergerät, Kommunikationssystem und Verfahren
DE69217404T2 (de) Synchroner Dekodierer für selbsttaktierende Signale
EP1878166A1 (de) Verfahren und vorrichtung zum dekodieren eines signals
DE2924922C2 (de)
DE69115563T2 (de) Verfahren zum Vermindern von Niederfrequenz-Zitterkomponenten in einem digitalen Daten-Übertragungssystem
DE60213443T2 (de) Speicherschaltung und schaltung zur erkennung eines gültigen überganges
DE10148878B4 (de) System und Verfahren zum Übertragen digitaler Daten
DE3688410T2 (de) Verfahren, System und Schaltung zur Anpassung der Verzögerungszeit.
DE102018129189B4 (de) Verfahren zum betreiben eines netzwerkteilnehmers in einem automatisierungskommunikationsnetzwerk
EP0256027B1 (de) Verfahren zum gleichzeitigen betrieb mehrerer endgeräte an einer netzabschlusseinheit eines breitbandnetzes
DE102005037263A1 (de) Verfahren und Vorrichtung zum Decodieren eines Signals
DE102021207201A1 (de) Radarsystem für Kraftfahrzeuge
EP2534582B1 (de) Neuartige schaltung und methode zur kommunikation über eine einzelne leitung
DE10333934A1 (de) Synchronisation von datenverarbeitenden Einheiten
EP4193263B1 (de) Sensor und sensornetzwerk
DE19536518C2 (de) Verfahren zur Aufrechterhaltung des mikrosynchronen Betriebs von gedoppelten informationsverarbeitenden Einheiten
EP3996298A1 (de) Zeitsynchronisation in einem echtzeit-netzwerk
EP3029829A1 (de) Verfahren zur gemeinsamen Übertragung von Ansteuersignalen und digitalen Datensignalen
DE102005013480B3 (de) Verfahren zur Übertragung eines seriellen Bitstroms und elektronischer Sender zur Übertragung eines seriellen Bitstroms
DE69621692T2 (de) Elektrisches Datenübertragungssystem
DE19809071A1 (de) Verfahren zur Übertragung von isochronen Daten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110502