DE10125697A1 - Power semiconductor module and method for producing a power semiconductor module - Google Patents
Power semiconductor module and method for producing a power semiconductor moduleInfo
- Publication number
- DE10125697A1 DE10125697A1 DE10125697A DE10125697A DE10125697A1 DE 10125697 A1 DE10125697 A1 DE 10125697A1 DE 10125697 A DE10125697 A DE 10125697A DE 10125697 A DE10125697 A DE 10125697A DE 10125697 A1 DE10125697 A1 DE 10125697A1
- Authority
- DE
- Germany
- Prior art keywords
- module
- carrier
- carrier elements
- power semiconductor
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000919 ceramic Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 7
- 238000001746 injection moulding Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000007765 extrusion coating Methods 0.000 abstract 2
- 238000005266 casting Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 11
- 239000004020 conductor Substances 0.000 description 7
- 238000001816 cooling Methods 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 101150107341 RERE gene Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 201000009482 yaws Diseases 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
- H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
Die Erfindung liegt auf dem Gebiet der Leistungshalbleitermo dule insbesondere niedriger Leistungsklassen, die ein durch Kunststoffumspritzen der aktiven Halbleiterbauelemente und elektrischen Anschlussverbindungen erzeugtes Kunststoffgehäu se aufweisen. Die aktiven Halbleiterbauelemente und elektri schen Anschlussverbindungen sind üblicherweise auf einem ge meinsamen Substrat angeordnet, das als Träger für die Halb leiterbauelemente und elektrischen Anschlussverbindungen fun giert.The invention is in the field of power semiconductors dule in particular low performance classes that a through Plastic encapsulation of the active semiconductor components and electrical connection connections produced plastic housing se. The active semiconductor components and electri Connection connections are usually on a ge common substrate arranged as a carrier for the half conductor components and electrical connection connections fun yaws.
Problematisch sind dabei allerdings die durch unterschiedli che Wärmeausdehnungskoeffizienten der verschiedenen Materia lien von Substrat, Halbleitermaterial und Kunststoff beding ten mechanischen Spannungen. Diesen Spannung sind oft weitere mechanische Spannungen überlagert, die aus dem Schrumpfen des für das Modulgehäuse verwendeten Kunststoffmaterials beim Aushärten des resultieren.However, the problems caused by differ thermal expansion coefficients of the various materials conditions of substrate, semiconductor material and plastic mechanical stresses. This tension is often more mechanical stresses overlaid from the shrinking of the used for the module housing plastic material Curing the resulting.
Diese mechanischen Spannungen führen zu einer unerwünschten Deformation des Modulgehäuses, insbesondere zu Verwerfungen oder Durchbiegungen an den Gehäuseoberseiten und/oder Gehäu seunterseiten. Dies ist insbesondere dort nachteilig, wo eine Gehäuseseite zur Ableitung bauteilseitig entstehender Ver lustwärme flächig an einem Kühlelement anliegen soll. Durch die Verwerfungen oder Durchbiegungen ist die angestrebte ebe ne Kontaktfläche des Gehäuses zum Kühlelement nicht mehr vor handen und damit keine optimale Wärmeabfuhr und Kühlung mehr gewährleistet. These mechanical stresses lead to an undesirable one Deformation of the module housing, in particular to warping or deflections on the top of the housing and / or housing sea bottoms. This is particularly disadvantageous where one Housing side for deriving Ver lust heat should be flat against a cooling element. By the fault or deflection is the desired level No more contact surface of the housing to the cooling element and therefore no longer optimal heat dissipation and cooling guaranteed.
Zur Lösung dieser Problematik ist es denkbar, ein zusätzli ches, stabilisierendes Metallteil unterhalb der Trägeranord nung (gemeinsames Substrat) vorzusehen. Das stabilisierende Metallteil kann dort sowohl zu einer gleichmäßigen Wärmever teilung (als sogenannter "Heatspreader") als auch zur Aufnah me der genannten mechanischen Spannungen dienen. Allerdings ist bei dieser Konstruktion eine zuverlässige elektrische I solation zwischen dem Metallteil und den Halbleiterbauelemen ten erforderlich. Diese könnte durch eine erste dünne isolie rende Kunststoffschicht unterhalb des Substrats realisiert werden. Diese isolierende Kunststoffschicht müsste zuerst an gespritzt werden, bevor in einem weiteren Fertigungsschritt der Heatspreader mit angespritzt wird. Der Heatspreader er zeugt mit seiner äußeren Seite dann die Außenkontur des Ge häuses, die mit dem Kühlelement in thermischem Kontakt steht. Die Erzeugung einer möglichst dünnen, für die Isolation aber ausreichenden Kunststoffschicht zwischen Substrat und Heatspreader ist fertigungstechnisch anspruchsvoll.To solve this problem, it is conceivable to add one ch, stabilizing metal part below the support arrangement provision (common substrate). The stabilizing Metal part can both there to a uniform heat division (as a so-called "heat spreader") as well as for recording me serve the mechanical stresses mentioned. Indeed is a reliable electrical I in this construction solation between the metal part and the semiconductor devices required. This could be done with a first thin isolie Rende plastic layer below the substrate realized become. This insulating plastic layer would have to be on first be sprayed before proceeding to a further manufacturing step the heat spreader is also molded on. The heat spreader then creates the outer contour of the Ge with its outer side housing that is in thermal contact with the cooling element. The generation of the thinnest possible, but for the insulation sufficient plastic layer between the substrate and Heatspreader is technically demanding.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein kostengünstig herstellbares Leistungshalbleitermodul mit einem durch Kunststoffumspritzen der aktiven Halbleiterbau elemente erzeugten Modulgehäuse mit einer planen und weitest gehend deformationsfreien Kontaktfläche zum thermischen Kon takt mit einem Kühlelement zu schaffen. Der vorliegenden Er findung liegt außerdem die Aufgabe zugrunde, ein kostengüns tiges Verfahren zum Herstellen eines derartigen Leistungs halbleitermoduls anzugeben.The present invention is therefore based on the object a cost-effective power semiconductor module with one by overmolding the active semiconductor construction elements produced module housing with a plan and as far as possible going deformation-free contact surface to the thermal con clock with a cooling element. The present Er invention is also based on the task, a cost-effective process for producing such a service to specify semiconductor module.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Leis tungshalbleitermodul mit aktiven Halbleiterbauelementen und elektrischen Anschlüssen zur elektrischen Kontaktierung der Halbleiterbauelemente, die sich auf einer Trägeranordnung be finden, und mit einem Modulgehäuse, das durch Kunststoffum spritzen der aktiven Halbleiterbauelemente erzeugt ist, wobei die Trägeranordnung aus mehreren Trägerelementen besteht.According to the invention, this object is achieved by a Leis tion semiconductor module with active semiconductor components and electrical connections for electrical contacting of the Semiconductor components that are on a carrier arrangement find, and with a module housing that through plastic injection of the active semiconductor components is generated, wherein the carrier arrangement consists of several carrier elements.
Ein erster wesentlicher Aspekt der vorliegenden Erfindung be steht damit darin, dass innerhalb des gemeinsamen Modulgehäu ses mehrere individuelle Trägerelemente vorgesehen sind. Da die benötigte gesamte Trägerfläche auf mehrere einzelne Trä gerelemente verteilt ist, erfährt jedes einzelne Trägerele ment infolge des Umspritzens nur eine Verformung, die wesent lich geringer ist als die Verformung eines einzigen Träger elements mit der benötigten Gesamtträgeroberfläche. Mit ande ren Worten: Die z. T. unvermeidliche Deformation wird auf meh rere Trägerelemente und damit entsprechend in mehrere kleine re Teildeformationen aufgeteilt, deren jeweiliger absoluter Verformungsbetrag wesentlich geringer ist.A first essential aspect of the present invention be stands for the fact that within the common module housing ses several individual support elements are provided. There the required total carrier area on several individual beams is distributed, each individual carrier element experiences ment only a deformation due to the extrusion, the essential Lich less than the deformation of a single beam elements with the required total carrier surface. With others ren words: The z. T. inevitable deformation is on meh rere support elements and accordingly in several small re divided partial information, their respective absolute Deformation amount is much less.
Ein weiterer wesentlicher Aspekt der vorliegenden Erfindung besteht darin, dass die mit Halbleiterbauelementen bestückten einzelnen Trägerelemente individuell vorab getestet werden und bei Defekt ersetzt werden können. Damit kann der Aus schuss an fertigen Modulen kostengünstig minimiert werden.Another essential aspect of the present invention consists in that those equipped with semiconductor components individual carrier elements can be individually tested in advance and can be replaced if broken. So the end shot of finished modules can be minimized cost-effectively.
Eine vorteilhafte Weiterbildung des erfindungsgemäßen Halb leitermoduls sieht vor, dass die Trägerelemente vor dem Kunststoffumspritzen in einem derartigen Versatz angeordnet sind, der im fertigen Modulgehäuse auftretende Verformungen zumindest an einer Gehäuseseite kompensiert.An advantageous development of the half according to the invention conductor module provides that the support elements in front of the Plastic injection molding arranged in such an offset are the deformations that occur in the finished module housing compensated at least on one side of the housing.
Damit wird ein weiterer vorteilhafter Effekt der erfindungs gemäß vorgesehenen mehreren Trägerelemente nutzbar gemacht. Die einzelnen Trägerelemente mit den Halbleiterbauelementen und ggf. Verbindungen oder elektrischen Anschlüssen sind zu mindest innerhalb bestimmter Grenzen unabhängig von einander in beliebigen Ebenen vorpositionierbar. Dies ist im übrigen ein erheblicher Vorteil gegenüber Konstruktionen, die einen Heatspreader enthalten. Durch die Vorpositionierbarkeit der Trägerelemente kann die Verwerfung oder Durchbiegung des ent stehenden Halbleitermoduls gesteuert werden. Durch geeignete Vorpositionierung der Trägerelemente vor dem Umspritzvorgang kann nämlich die gesamte Anordnung so ausgestaltet werden, dass nach dem Umspritzen mit Kunststoff die durch mechanische Spannung entstehenden Idealformabweichungen kompensiert wer den. Jedenfalls kann dafür gesorgt werden, dass zumindest die zum thermischen Kontakt mit einem Kühlelement vorgesehene Au ßenfläche des Moduls plan ausgebildet ist.This is another advantageous effect of the invention made usable according to the provided multiple support elements. The individual carrier elements with the semiconductor components and any connections or electrical connections are closed at least within certain limits independently of each other can be pre-positioned on any level. Incidentally, this is a significant advantage over constructions that Heat spreader included. Due to the prepositionability of the Support elements can ent the warping or deflection of the ent standing semiconductor module can be controlled. By suitable Pre-positioning of the carrier elements before the overmolding process namely, the entire arrangement can be designed that after overmolding with plastic by mechanical Any deviations in the ideal shape resulting from tension are compensated for the. In any case, it can be ensured that at least the Au intended for thermal contact with a cooling element Outer surface of the module is flat.
Bevorzugt können die Trägerelemente aus Keramik bestehen. Dies erlaubt eine hervorragende elektrische Isolation der darauf montierten Halbleiterbauelemente und elektrischen Ver bindungen bei guter Wärmeableitung über die Keramik zum Kühl körper.The carrier elements can preferably consist of ceramic. This allows excellent electrical insulation semiconductor components and electrical ver bonds with good heat dissipation via the ceramic to the cooling body.
Bei Verwendung von unterschiedlichen Halbleiterbauelementen mit unterschiedlich starker Wärmeabgabe innerhalb eines Halb leitermoduls können in Ausnutzung der durch die Verwendung mehrerer Trägerelemente gegebenen Möglichkeiten die Träger elemente aus unterschiedlichem Material bestehen. Dabei ist das Material in vorteilhafter Weise auf die jeweiligen Anfor derungen des darauf angeordneten Halbleiterbauelements abge stimmt; so können z. B. Trägerelemente, auf denen Leistungs halbleiterelemente angeordnet sind aus höherwertiger, hoch wärmeleitfähiger Keramik bestehen, während andere Trägerele mente, die z. B. Logikelemente tragen, aus kostengünstigerer einfacherer Keramik bestehen können. When using different semiconductor components with different degrees of heat emission within one half conductor module can be exploited through the use several carrier elements given possibilities the carrier elements consist of different materials. It is the material in an advantageous manner to the respective requirements changes of the semiconductor component arranged thereon Right; so z. B. support elements on which performance Semiconductor elements are arranged from high quality, high thermally conductive ceramics exist, while other carrier elements elements that z. B. wear logic elements, from cheaper simpler ceramics can exist.
Die Aufgabe, ein kostengünstiges Verfahren zum Herstellen ei nes derartigen Leistungshalbleitermoduls anzugeben, wird er findungsgemäß gelöst durch ein Verfahren, bei dem mehrere ak tive Halbleiterbauelemente und elektrische Anschlüsse zur e lektrischen Kontaktierung der Halbleiterbauelemente auf meh reren Trägerelementen angeordnet werden und ein Modulgehäuse durch Kunststoffumspritzen der Trägerelemente mit den Halb leiterbauelementen erzeugt wird, wobei die Trägerelemente vor dem Kunststoffumspritzen so versetzt zueinander angeordnet werden, dass nach dem Umspritzen im fertigen Modulgehäuse auftretende Verformungen zumindest an einer Gehäuseseite kom pensiert werden.The task of making an inexpensive method of making egg To specify such a power semiconductor module, it will solved according to the invention by a method in which several ak tive semiconductor components and electrical connections for e electrical contacting of the semiconductor components on meh reren support elements are arranged and a module housing by overmolding the carrier elements with the half conductor components is generated, the support elements in front the plastic encapsulation so staggered that after overmolding in the finished module housing deformations occurring at least on one side of the housing be penalized.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand einer Zeichnung näher erläutert; es zeigen:An embodiment of the invention is described below a drawing explained in more detail; show it:
Fig. 1 ein Ausführungsbeispiel eines erfindungsgemäßen Halbleitermoduls im Querschnitt, Fig. 1 shows an embodiment of a semiconductor module according to the invention in cross-section,
Fig. 2 schematisch die Verformung eines einzigen Träger elements und flächenentsprechender mehrerer Träger elemente und Fig. 2 shows schematically the deformation of a single support element and surface corresponding multiple support elements and
Fig. 3 schematisch die Anordnung mehrerer Trägerelemente in einer ersten und einer erfindungsgemäß bevorzug ten zweiten Variante. Fig. 3 shows schematically the arrangement of a plurality of carrier elements in a first and a second variant preferred according to the invention.
Das in der Fig. 1 gezeigte Leistungshalbleitermodul umfasst mehrere Trägerelemente 1, 2, 3, die aus Keramiksubstraten be stehen. Auf den Trägerelementen sind Halbleiterbauelemente 5, 6, 7, 8, 9, 10 angeordnet. Die Halbleiterbauelemente 5, 6, 7, 8, 9, 10 sind über nicht näher dargestellte Leiterbahnen kon taktiert, die auf der jeweiligen Oberfläche 12, 13, 14 der Trägerelemente 1, 2, 3 aufgebracht sind. Die Leiterbahnen un terschiedlicher Trägerelemente sind wie angedeutet über Bond drähte 15 mit einander elektrisch verbunden; die Halbleiter bauelemente 5, 6, 7, 8, 9, 10 sind wie angedeutet über Bond drähte 16 mit einander und schließlich mit Kontakten (Anschlußpins) (z. B. 17) zur externen Kontaktierung verbun den.The power semiconductor module shown in FIG. 1 comprises a plurality of carrier elements 1 , 2 , 3 , which are made of ceramic substrates. Semiconductor components 5 , 6 , 7 , 8 , 9 , 10 are arranged on the carrier elements. The semiconductor components 5 , 6 , 7 , 8 , 9 , 10 are con tacted via conductor tracks, not shown, which are applied to the respective surface 12 , 13 , 14 of the carrier elements 1 , 2 , 3 . The conductor tracks un different carrier elements are, as indicated, electrically connected to each other via bond wires 15 ; the semiconductor components 5 , 6 , 7 , 8 , 9 , 10 are as indicated via bond wires 16 with each other and finally with contacts (connecting pins) (z. B. 17) for external contact verbun the.
Die Halbleiterbauelemente 5 und 6 können Leistungshalbleiter sein, die eine sehr hohe in Wärme umgesetzte Verlustleistung aufweisen und deshalb eine besonders effektive Wärmeableitung erfordern. Demgemäss ist das Keramiksubstrat 1 aus einem hö herwertigen Material mit besonders guter Wärmeleitfähigkeit hergestellt. Dagegen seien beispielsweise die Halbleiterbau elemente 7 und 8 Logikhalbleiter, die nur eine vergleichswei se geringe in Wärme umgesetzte Verlustleistung aufweisen. Aufgrund der Verwendung mehrerer Trägerelemente kann das Ke ramiksubstrat 2 aus einer kostengünstigeren Keramik mit ge ringerer Wärmeleitfähigkeit bestehen.The semiconductor components 5 and 6 can be power semiconductors which have a very high power loss converted into heat and therefore require particularly effective heat dissipation. Accordingly, the ceramic substrate 1 is made of a high-quality material with particularly good thermal conductivity. In contrast, for example, the semiconductor devices 7 and 8 logic semiconductors, which have only a comparatively low heat dissipation converted into heat. Due to the use of several carrier elements, the ceramic substrate 2 can consist of a more cost-effective ceramic with lower thermal conductivity.
Das Halbleitermodul umfasst ein Modulgehäuse 20, das im Kunststoffspritzgussverfahren hergestellt ist. Dazu wurden die Trägerelemente 1, 2, 3, die darauf angeordneten Leiter bahnen und die Halbleiterbauelemente 5 bis 10 und die Bond drähte 15, 16 in eine Gussform eingebracht und mit einem Kunststoff unter Bildung des Modulgehäuses 20 umspritzt. Die Rückseiten 22, 23, 24 der Keramiksubstrate (Trägerelemente) 1, 2, 3 bilden Teilflächen der Modulunterseite 25, die zum thermischen Kontakt mit einem nicht gezeigten Kühlkörper mög lichst eben ausgebildet ist. Zur ebenen Ausbildung dient die Verwendung mehrerer Trägerelemente 1, 2, 3. Würde nur ein einziges Trägerelement verwendet, auf dem alle Halbleiterbau elemente anzuordnen wären und das dazu entsprechend die Ge samtmontagefläche aller Trägerelemente 1, 2, 3 aufweisen müsste, würden die mechanischen Spannungen infolge des Um spritzvorganges und des anschließenden Schrumpfprozesses des Kunststoffs erheblichen Einfluss ausüben. The semiconductor module comprises a module housing 20 which is produced by the plastic injection molding process. For this purpose, the carrier elements 1 , 2 , 3 , the conductors arranged thereon and the semiconductor components 5 to 10 and the bond wires 15 , 16 were introduced into a mold and overmolded with a plastic to form the module housing 20 . The backsides 22 , 23 , 24 of the ceramic substrates (carrier elements) 1 , 2 , 3 form partial surfaces of the module underside 25 , which is as flat as possible for thermal contact with a heat sink, not shown. The use of a plurality of carrier elements 1 , 2 , 3 is used for the level training. If only a single carrier element were used, on which all semiconductor components would have to be arranged and which would have to have the total mounting surface of all carrier elements 1 , 2 , 3 , the mechanical stresses as a result of the injection molding process and the subsequent shrinking process of the plastic would exert a considerable influence.
Bei dem erfindungsgemäßen Halbleitermodul führen diese Span nungen nur zu geringen Deformationen des Modulgehäuses, weil sie sich auf mehrere Trägerelemente verteilen und wegen der geringeren absoluten Ausdehnung des individuellen Trägerele ments bei jedem Trägerelement nur vergleichsweise geringen Einfluss haben.In the semiconductor module according to the invention, these conduct chips only slight deformations of the module housing because they are distributed over several carrier elements and because of the less absolute extent of the individual carrier element only comparatively small for each carrier element Have influence.
Dieser Effekt wird anhand Fig. 2 verdeutlicht, die beispiel haft ein einziges Substrat (Trägerelement) 30 und im Ver gleich dazu sechs individuelle Trägerelemente 32, 33, 34, 35, 36, 37 zeigt, wobei die Summe ihrer Oberflächen der Gesamt oberfläche des Trägerelements 30 entspricht, also die Summe ihrer Oberflächen flächengleich zur Gesamtoberfläche des Trä gerelements 30 ist.This effect is illustrated with reference to FIG. 2, which shows, for example, a single substrate (carrier element) 30 and, in comparison, six individual carrier elements 32 , 33 , 34 , 35 , 36 , 37 , the sum of their surfaces being the total surface of the carrier element 30 corresponds to, ie the sum of their surfaces is equal to the total surface of the carrier element 30 .
Das Trägerelement 30 ist in der Verformung (Durchbiegung) dargestellt, die es bei dem vorbeschriebenen Umspritzen mit Kunststoff erfahren würde. Der Kunststoff ist nicht darge stellt; er würde sich auf der konkaven Seite des Trägerele ments befinden. Die maximale Durchbiegung ist mit de bezeich net.The carrier element 30 is shown in the deformation (deflection) that it would experience in the above-described encapsulation with plastic. The plastic is not Darge; it would be on the concave side of the support member. The maximum deflection is denoted by d e .
Dagegen weisen die sechs individuellen Trägerelemente 32, 33, 34, 35, 36, 37 bei dem vorbeschriebenen Umspritzen mit (nicht dargestelltem) Kunststoff jeweils nur eine geringe Verformung auf, deren maximale Durchbiegung mit dm bezeichnet. Es gilt also de << dm.In contrast, the six individual carrier elements 32 , 33 , 34 , 35 , 36 , 37 each have only a slight deformation in the case of the above-described encapsulation with (not shown) plastic, the maximum deflection of which is denoted by d m . So d e << d m applies.
Fig. 3 zeigt schematisch die Anordnung mehrerer Trägerele mente in einer Gussform in einer ersten und einer erfindungs gemäß bevorzugten zweiten Variante. Im oberen Teil der Fig. 3 ist die erste Variante dargestellt. Danach sind mehrere be stückte und in Fig. 1 bereits ausführlich beschriebene Trä gerelemente 1, 2, 3 in planarer Anordnung, d. h. auf einer ge meinsamen Ebene, vor dem Umspritzen in einer Gussform ange ordnet. Nach dem Umspritzen (der Umspritzvorgang ist durch einen Pfeil symbolisiert) ergibt sich infolge der vorstehend ausführlich erläuterten mechanischen Spannungen beim Um spritzvorgang und infolge des anschließenden Schrumpfprozes ses eine Gestalt eines Modulgehäuses 20% die eine Durchbie gung aufweist. Fig. 3 shows schematically the arrangement of several Trägerele elements in a mold in a first and a fiction, according to the preferred second variant. The first variant is shown in the upper part of FIG. 3. Thereafter, several be pieced and in Fig. 1 already detailed Trä gerelemente 1 , 2 , 3 arranged in a planar arrangement, ie on a common plane, prior to overmolding in a mold. After the encapsulation (the encapsulation process is symbolized by an arrow), the shape of a module housing 20% which has a deflection results as a result of the mechanical stresses during the encapsulation process and the subsequent shrinking process.
Aus Kenntnis der Deformationen und der Spannungs- und Schrumpfeffekte ist nach der erfindungsgemäß bevorzugten zweiten Variante vorgesehen, die einzelnen Trägerelemente 1, 2, 3 versetzt anzuordnen, wie im unteren Teil der Fig. 3 ge zeigt. Damit wird ein weiterer Vorteil des erfindungsgemäßen Halbleitermoduls deutlich: Die unabhängige Positionierung der Trägerelemente in verschiedenen Ebenen zueinander in einer Gussform kompensiert die infolge der mechanischen Spannungen beim Umspritzvorgang und infolge des anschließenden Schrumpf prozesses auftretenden Deformationen derart, dass ein Modul gehäuse 20 mit einer ebenen Modulunterseite 25 entsteht.From knowledge of the deformations and the stress and shrinkage effects, according to the second variant which is preferred according to the invention, the individual support elements 1 , 2 , 3 are arranged offset, as shown in the lower part of FIG. 3 ge. This makes another advantage of the semiconductor module according to the invention clear: the independent positioning of the carrier elements in different planes in a mold compensates for the deformations that occur as a result of the mechanical stresses during the overmolding process and as a result of the subsequent shrinking process in such a way that a module housing 20 with a flat module underside 25 arises.
Zusammenfassend weist das erfindungsgemäße Halbleitermodul
bzw. das zu seiner Herstellung angegebene Verfahren insbeson
dere folgende Vorteile auf:
In summary, the semiconductor module according to the invention and the method specified for its production have the following advantages in particular:
- - Die umspritztechnisch bedingte Verformung verteilt sich auf mehrere Substrate mit - gegenüber der Verwendung eines einzigen flächengleichen Substrats - jeweils erheblich ge ringerem Verformungsgrad.- The molding-related deformation is distributed on several substrates - compared to using one only substrate of the same area - each significantly ge lower degree of deformation.
- - Die umspritztechnisch bedingte Verformung kann durch ent sprechende Anordnung der einzelnen Trägerelemente in ver schiedenen Ebenen vor dem Umspritzvorgang kompensiert wer den.- The molding-related deformation can be caused by ent speaking arrangement of the individual support elements in ver who compensates for different levels before the molding process the.
- - Die Wärmewiderstände zwischen den Halbleiterbauelementen und dem an das Halbleitermodul anschließenden Kühlkörper sind minimiert und gut reproduzierbar gestaltet.- The thermal resistances between the semiconductor components and the heat sink connected to the semiconductor module are minimized and designed to be reproducible.
- - Es können bedarfsweise Keramiken unterschiedlicher Quali tät und Eigenschaften innerhalb eines Halbleitermoduls verwendet werden. - Ceramics of different qualities can be used if necessary and properties within a semiconductor module be used.
- - Eine zuverlässige elektrische Isolation ist bei guter Wärmeleitung fertigungstechnisch einfach realisiert.- Reliable electrical insulation is good Heat conduction simply implemented in terms of production technology.
- - Die einzelnen bestückten Trägerelemente können vorgetestet werden; durch Verwendung kleinerer Substrate ist eine kos tengünstige Fertigung des Halbleitermoduls in größeren Stückzahlen ermöglicht.- The individual loaded carrier elements can be pre-tested become; by using smaller substrates is a kos inexpensive manufacture of the semiconductor module in larger Quantities possible.
11
, .
22
, .
33
Trägerelemente
support elements
55
, .
66
, .
77
, .
88th
, .
99
, .
1010
Halbleiterbauelemente
Semiconductor devices
1212
, .
1313
, .
1414
Oberflächen
surfaces
1515
, .
1616
Bonddrähte
Bond wires
1717
Kontakte (Anschlusspins)
Contacts (connection pins)
2020
Modulgehäuse
module housing
2020
' Modulgehäuse
'' Module housing
2222
, .
2323
, .
2424
Rückseiten
backs
2525
Modulunterseite
Bottom of module
3030
Substrat (Trägerelement)
Substrate (carrier element)
3232
, .
3333
, .
3434
individuelle Trägerelemente
individual carrier elements
3535
, .
3636
, .
3737
individuelle Trägerelemente
de individual carrier elements
d e
maximale Durchbiegung
dm maximum deflection
d m
maximale Durchbiegung
maximum deflection
Claims (5)
mit aktiven Halbleiterbauelementen (5 bis 10) und elekt rischen Anschlüssen zur elektrischen Kontaktierung der Halbleiterbauelemente (5 bis 10), die sich auf einer Trä geranordnung befinden, und
mit einem Modulgehäuse (20), das durch Kunststoffumsprit zen der aktiven Halbleiterbauelemente (5 bis 10) erzeugt ist,
wobei die Trägeranordnung aus mehreren Trägerelementen (1, 2, 3) besteht.1. Power semiconductor module
with active semiconductor components ( 5 to 10 ) and electrical connections for electrical contacting of the semiconductor components ( 5 to 10 ), which are on a carrier arrangement, and
with a module housing ( 20 ), which is generated by plastic injection molding of the active semiconductor components ( 5 to 10 ),
wherein the carrier arrangement consists of several carrier elements ( 1 , 2 , 3 ).
mehrere aktive Halbleiterbauelemente (5 bis 10) und e lektrische Anschlüsse zur elektrischen Kontaktierung der Halbleiterbauelemente (5 bis 10) auf mehreren Trägerele menten (1, 2, 3) angeordnet werden,
und ein Modulgehäuse (20) durch Kunststoffumspritzen der Trägerelemente (1, 2, 3) mit den Halbleiterbauelementen (5 bis 10) erzeugt wird,
wobei die Trägerelemente (1, 2, 3) vor dem Kunststoffumsprit zen so versetzt zueinander angeordnet werden, dass nach dem Umspritzen im fertigen Modulgehäuse (20) auftretende Verfor mungen zumindest an einer Gehäuseseite (25) kompensiert wer den.5. A method of manufacturing a power semiconductor module in which
a plurality of active semiconductor components ( 5 to 10 ) and electrical connections for electrically contacting the semiconductor components ( 5 to 10 ) are arranged on a plurality of carrier elements ( 1 , 2 , 3 ),
and a module housing ( 20 ) is produced by overmolding the carrier elements ( 1 , 2 , 3 ) with the semiconductor components ( 5 to 10 ),
wherein the carrier elements ( 1 , 2 , 3 ) before the plastic injection zen are arranged offset to one another in such a way that deformations occurring after injection molding in the finished module housing ( 20 ) are compensated for at least on one housing side ( 25 ).
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10125697.3A DE10125697B4 (en) | 2001-05-25 | 2001-05-25 | Power semiconductor module and method for manufacturing a power semiconductor module |
| JP2003500964A JP4780268B2 (en) | 2001-05-25 | 2002-05-18 | Power semiconductor module and method of manufacturing power semiconductor module |
| PCT/EP2002/005520 WO2002097880A2 (en) | 2001-05-25 | 2002-05-18 | Power semiconductor module and method for the production of a power semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10125697.3A DE10125697B4 (en) | 2001-05-25 | 2001-05-25 | Power semiconductor module and method for manufacturing a power semiconductor module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10125697A1 true DE10125697A1 (en) | 2002-12-05 |
| DE10125697B4 DE10125697B4 (en) | 2019-01-03 |
Family
ID=7686238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10125697.3A Expired - Fee Related DE10125697B4 (en) | 2001-05-25 | 2001-05-25 | Power semiconductor module and method for manufacturing a power semiconductor module |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4780268B2 (en) |
| DE (1) | DE10125697B4 (en) |
| WO (1) | WO2002097880A2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003071601A3 (en) * | 2002-02-18 | 2003-11-27 | Infineon Technologies Ag | Circuit module and method for the production thereof |
| DE102005061772A1 (en) * | 2005-12-23 | 2007-07-05 | Danfoss Silicon Power Gmbh | Power semiconductor module, has plastics material body with thermal coefficient of expansion of plastics material matched to that of circuit board |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5565147B2 (en) * | 2010-06-30 | 2014-08-06 | 株式会社デンソー | Manufacturing method of semiconductor module |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3940933A1 (en) * | 1989-12-12 | 1991-06-27 | Eupec Gmbh & Co Kg | METHOD FOR DEFORMING BASE PANELS |
| US5194933A (en) * | 1990-10-05 | 1993-03-16 | Fuji Electric Co., Ltd. | Semiconductor device using insulation coated metal substrate |
| DE19713656A1 (en) * | 1996-04-02 | 1997-10-30 | Fuji Electric Co Ltd | Power semiconductor module |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710951A (en) * | 1980-06-25 | 1982-01-20 | Rohm Co Ltd | Semiconductor device |
| JP2582013B2 (en) * | 1991-02-08 | 1997-02-19 | 株式会社東芝 | Resin-sealed semiconductor device and method of manufacturing the same |
| DE3508456C2 (en) * | 1985-03-09 | 1987-01-08 | Brown, Boveri & Cie Ag, 6800 Mannheim | Power semiconductor module and method for producing such a module |
| KR910001419B1 (en) * | 1987-03-31 | 1991-03-05 | 가부시키가이샤 도시바 | Resin Sealed Integrated Circuit Device |
| IT1221585B (en) * | 1987-05-18 | 1990-07-12 | S G S Microelettronica Spa Ora | MODULAR CIRCUIT WITH MULTIPLE CONDUCTORS IN RESIN CAPSULATE, AND RELATIVE MANUFACTURING PROCEDURE |
| JPH02201949A (en) | 1989-01-30 | 1990-08-10 | Toshiba Corp | Package of semiconductor device |
| US5075759A (en) | 1989-07-21 | 1991-12-24 | Motorola, Inc. | Surface mounting semiconductor device and method |
| US5245216A (en) * | 1990-09-11 | 1993-09-14 | Kabushiki Kaisha Toshiba | Plastic-molded type semiconductor device |
| JPH06151685A (en) * | 1992-11-04 | 1994-05-31 | Mitsubishi Electric Corp | Mcp semiconductor device |
| US6404065B1 (en) | 1998-07-31 | 2002-06-11 | I-Xys Corporation | Electrically isolated power semiconductor package |
| EP1122778A3 (en) * | 2000-01-31 | 2004-04-07 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method of circuit device |
-
2001
- 2001-05-25 DE DE10125697.3A patent/DE10125697B4/en not_active Expired - Fee Related
-
2002
- 2002-05-18 WO PCT/EP2002/005520 patent/WO2002097880A2/en active Application Filing
- 2002-05-18 JP JP2003500964A patent/JP4780268B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3940933A1 (en) * | 1989-12-12 | 1991-06-27 | Eupec Gmbh & Co Kg | METHOD FOR DEFORMING BASE PANELS |
| US5194933A (en) * | 1990-10-05 | 1993-03-16 | Fuji Electric Co., Ltd. | Semiconductor device using insulation coated metal substrate |
| DE19713656A1 (en) * | 1996-04-02 | 1997-10-30 | Fuji Electric Co Ltd | Power semiconductor module |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003071601A3 (en) * | 2002-02-18 | 2003-11-27 | Infineon Technologies Ag | Circuit module and method for the production thereof |
| DE102005061772A1 (en) * | 2005-12-23 | 2007-07-05 | Danfoss Silicon Power Gmbh | Power semiconductor module, has plastics material body with thermal coefficient of expansion of plastics material matched to that of circuit board |
| DE102005061772B4 (en) * | 2005-12-23 | 2017-09-07 | Danfoss Silicon Power Gmbh | The power semiconductor module |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10125697B4 (en) | 2019-01-03 |
| JP4780268B2 (en) | 2011-09-28 |
| WO2002097880A2 (en) | 2002-12-05 |
| JP2004532529A (en) | 2004-10-21 |
| WO2002097880A3 (en) | 2003-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69428955T2 (en) | Method for connecting a flexible substrate to contact objects and their structures | |
| DE69819216T2 (en) | Unsupported ball connection for integrated circuit chip packaging | |
| DE102006032073B4 (en) | Electrically conductive composite of a component and a carrier plate | |
| DE102014100509B4 (en) | METHOD FOR MANUFACTURING AND TESTING A CHIP HOUSING | |
| DE3616494A1 (en) | INTEGRATED CIRCUIT BOX AND METHOD FOR PRODUCING AN INTEGRATED CIRCUIT BOX | |
| DE69425733T2 (en) | Arrangement and method for reducing the impact of the thermal cycle in a semiconductor package | |
| DE102011079708B4 (en) | SUPPORT DEVICE, ELECTRICAL DEVICE WITH SUPPORT DEVICE, AND METHOD FOR MANUFACTURING SAME | |
| DE19634202C2 (en) | Semiconductor device | |
| DE102014118462A1 (en) | Semiflexible printed circuit board with embedded component | |
| DE4021871A1 (en) | HIGHLY INTEGRATED ELECTRONIC COMPONENT | |
| WO2005081316A2 (en) | Semiconductor component comprising an interposer substrate and method for the production thereof | |
| WO2016173841A1 (en) | Optoelectronic component array and method for producing a plurality of optoelectronic component arrays | |
| DE10326176A1 (en) | The power semiconductor module | |
| WO2003021680A2 (en) | Power semiconductor module | |
| DE10059178C2 (en) | Method for producing semiconductor modules and module produced using the method | |
| EP4343828B1 (en) | Printed circuit board arrangement and method for producing a printed circuit board arrangement | |
| DE10125697A1 (en) | Power semiconductor module and method for producing a power semiconductor module | |
| DE112022003837T5 (en) | SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD | |
| DE10133571B4 (en) | Electronic component and method for its production | |
| WO2005053366A1 (en) | Electric circuit arrangement | |
| EP3944312A1 (en) | Power electronics assembly | |
| DE102015112452B4 (en) | Power semiconductor assembly and process for their manufacture | |
| DE19931694B4 (en) | Method for producing electrical circuits or modules and electrical circuit or electrical module produced by this method | |
| DE19921867C2 (en) | Method for producing a semiconductor component with at least one encapsulated chip on a substrate | |
| DE102022135026B3 (en) | Power electronic module, power electronic module block, circuit board with power electronic module or circuit board component and method for producing a power electronic module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
| R016 | Response to examination communication | ||
| R016 | Response to examination communication | ||
| R018 | Grant decision by examination section/examining division | ||
| R020 | Patent grant now final | ||
| R082 | Change of representative | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |