[go: up one dir, main page]

DE10112560A1 - Verfahren und Vorrichtung zum Prüfen von Schaltungsmodulen - Google Patents

Verfahren und Vorrichtung zum Prüfen von Schaltungsmodulen

Info

Publication number
DE10112560A1
DE10112560A1 DE10112560A DE10112560A DE10112560A1 DE 10112560 A1 DE10112560 A1 DE 10112560A1 DE 10112560 A DE10112560 A DE 10112560A DE 10112560 A DE10112560 A DE 10112560A DE 10112560 A1 DE10112560 A1 DE 10112560A1
Authority
DE
Germany
Prior art keywords
channel
scan
testing
signals
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10112560A
Other languages
English (en)
Other versions
DE10112560B4 (de
Inventor
Juergen Alt
Frederic Valentin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10112560A priority Critical patent/DE10112560B4/de
Priority to US10/099,062 priority patent/US6920582B2/en
Publication of DE10112560A1 publication Critical patent/DE10112560A1/de
Application granted granted Critical
Publication of DE10112560B4 publication Critical patent/DE10112560B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die Erfindung schafft ein Verfahren zum Prüfen von Schaltungsmodulen, die als Kanalmodule (101) bzw. als Steuermodule (102) bezeichnet sind und die Scanketten enthalten, mittels Abtastvektoren, wobei ein Prüfregister (103) eingesetzt wird, welches mindestens ein Steuerabtastmodussignal (131) für Steuermodule (102) bereitstellt und darüber hinaus mindestens ein Kanalabtastmodussignal (111) für Kanalmodule (101a-101d) bereitstellt. Kanalmodule (101) und Steuermodule (102) können als Schaltungsmodule mehrfahch mit identischen Scanketten auftreten, wodurch eine effiziente, speicherplatzsparende Prüfung ermöglicht wird. Weiterhin ist eine Logik zum Auslesen von Abtastausgangssignalen nach einer Prüfung sämtlicher Scanketten über eine Ausleseanschlußeinheit (303) einer Prüfeinrichtung ausgelegt, wodurch ein Vergleich mit Soll-Abtastausgangssignalen jeweils für Kanalmodule (101) bzw. für Steuermodule (102) in einer Komparatoreinheit (113) bereitgestellt wird.

Description

Die vorliegende Erfindung betrifft allgemein ein Verfahren zum Prüfen von Schaltungsmodulen, und betrifft insbesondere ein Verfahren zum Prüfen von Schaltungsmodulen, das in einer Prüfeinrichtung für eine Abtastprüfung eingesetzt wird.
Eine Prüfung von Integrierten Schaltungen (ICs) und anderen Baugruppen gewinnt vor dem Hintergrund einer zunehmenden Mi­ niaturisierung eine immer größere Bedeutung. Beispielsweise sind Mikroprozessoren hochkomplexe ICs, die insbesondere für einen Einsatz in zentralen Verarbeitungseinheiten (CPUs = Central Processing Units) exakt auf Fehlfunktionen hin ge­ prüft werden müssen. Es existieren jedoch zahlreiche weitere Anwendungen für eine Abtastprüfung von elektronischen Schal­ tungsmodulen.
Schaltungsmodule sind beispielsweise aus Scanketten aufge­ baut, welche durch eine Reihe von logischen Funktionseinhei­ ten, wie z. B. Gattereinheiten und/oder Flipflopeinheiten, bereitgestellt sind. Diese Scanketten werden herkömmlicher­ weise geprüft, indem Abtastvektoren, die aus einer Bitmuster­ folge von logischen "Einsen" und logischen "Nullen" aufgebaut sind, an einen Eingang eines zu prüfenden Schaltungsmoduls angelegt werden, und indem anschließend an einem Ausgang die resultierenden Abtastvektoren mit einem erwarteten Ergebnis, beispielsweise mit einem Soll-Abtastvektor verglichen werden.
Hierbei werden Abtastvektoren, die einem Eingang eines zu prüfenden Schaltungsmoduls zugeführt werden, als Abtastein­ gangssignale bereitgestellt, während resultierende Abtastvek­ toren, die von einem Ausgang des zu prüfenden Schaltungsmo­ duls ausgegeben werden, als Abtastausgangssignale mit erwarteten Ergebnis-Abtastvektoren, die als Soll- Abtastausgangssignale bezeichnet werden, in einer Komparator­ einheit verglichen werden.
Bei der Prüfung von Schaltungsmodulen ist eine Prüfeinrich­ tung herkömmlicherweise für eine Abtastprüfung eingerichtet, wobei eine Prüfqualität auch bei einer Erweiterung des Prüf­ bedarfs aufrechterhalten werden muß.
Mit Hilfe einer sogenannten ATPG-Software (Automated Test Pattern Generation-Software) werden spezifische digitale Prüfsignale für eine Prüfung von Schaltungsmodulen, die bei­ spielsweise als "Kanalmodule" oder als "Steuermodule" ausge­ bildet sein können, durch einen Testmustergenerator erzeugt. Diese Prüfsignale, die als eine beliebige Bitmusterfolge (z. B. 0-1-0-0-1-1-0-1-. . .) in Form von Abtastvektoren vorge­ geben werden, werden den zu prüfenden Schaltungsmodulen zuge­ führt.
Die Terme "Kanalmodul" bzw. "Steuermodul" bezeichnen nachfol­ gend lediglich unterschiedliche Schaltungsmodule, wobei als ein Kanalmodul ein Schaltungsmodul bezeichnet wird, welches in einer Schaltung in der Regel mehrfach, mindestens jedoch einmal auftritt und wobei einzelne Kanalmodule jeweils iden­ tisch sind, und wobei wiederum als ein Steuermodul ein Schal­ tungsmodul bezeichnet wird, welches in einer Schaltung mehr­ fach, mindestens jedoch einmal auftritt und wobei wiederum einzelne Steuermodule jeweils identisch sind.
Fig. 4 zeigt eine Prüfeinrichtung für parallel angeordnete Kanalmodule 101a, . . . 101i, . . . 101d nach dem Stand der Tech­ nik. Eine erste Anschlußeinheit 401 ist mit einem Steuermodul 102 verbunden, wobei Signale zwischen der ersten Anschlußein­ heit 401 und dem Steuermodul 102 in beiden Richtungen als Ab­ tasteingangssignale und Abtastausgangssignale ausgetauscht werden können. Beispielhaft sind in Fig. 4 vier Kanalmodule 101a, 101b, 101c und 101d dargestellt, die in einer paralle­ len Weise geprüft werden. Die Kanalmodule 101a-101d sind jeweils mit dem Steuermodul 102 und einer zweiten Anschlu­ ßeinheit 402 verbunden, wobei Kanalabtasteingangssignale und Kanalabtastausgangsignale jeweils zwischen den Kanalmodulen 101a-101d und dem Steuermodul 102 bzw. der zweiten Anschlu­ ßeinheit 402 ausgetauscht werden können.
Die in einer Schaltung vorhandenen Schaltungsmodule, hier als "Kanalmodule" bzw. als "Steuermodule" bezeichnet, beinhalten Scanketten, z. B. für ein Kanalmodul 101a die Scanketten As1-­ AsN, die beispielsweise durch eine Serie von Flipflopeinhei­ ten ausgebildet sind, wobei N die Gesamtzahl der Scanketten in dem Kanalmodul 101a darstellt.
Hierbei werden mit den Abtastsignalen (Abtasteingangssignal und Abtastausgangssignal), die in einem Testgenerator 112 er­ zeugt werden, eine Anzahl von N Scanketten (As1-AsN) geprüft, aus welchen sich die jeweiligen Schaltungsmodule zusammenset­ zen. Prüfverfahren nach dem Stand der Technik beruhen auf ei­ ner Verwendung von Abtasteingangssignalen, die für jedes Schaltungsmodul (hier Kanalmodule und Steuermodule) getrennt vorhanden und auch abgespeichert sein müssen. Die jeweiligen Abtastausgangssignale werden einer Komparatoreinheit 113 zu­ geführt, in welcher die jeweiligen Abtastausgangssignale mit Soll-Abtastausgangssignalen verglichen werden, und somit wird ein Prüfergebnis erhalten.
Um Abtasteingangssignale bei einer Erweiterung von Schaltun­ gen um einzelne Schaltungsmodule bereitzustellen, ist bei Prüfeinrichtungen für eine Abtastprüfung nach dem Stand der Technik nachteiligerweise eine Speichererweiterung der Prüf­ einrichtung erforderlich. Kann jedoch eine derartige Spei­ chererweiterung nicht bereitgestellt werden, müssen zwangsläufig Abtastsignale reduziert werden, was zu einem Nachteil einer verminderten Prüfqualität führt.
Es ist somit eine Aufgabe der vorliegenden Erfindung, eine Prüfanordnung bereitzustellen, die ohne eine Erweiterung der Prüfeinrichtung hinsichtlich eines Speichers oder anderer Komponenten und ohne ein Begrenzen der Abtastsignale für eine Abtastprüfung eingesetzt werden kann.
Diese Aufgabe wird durch ein Verfahren zum Prüfen von Schal­ tungsmodulen nach Anspruch 1 und eine Vorrichtung nach An­ spruch 8 gelöst.
Kern der Erfindung ist ein Verfahren, welches es ermöglicht, Abtastsignale in einer Prüfeinrichtung zu speichern und mit diesen gespeicherten Abtasteingangssignalen Scanketten, die mindestens einmal in mindestens einem Schaltungsmodul auftre­ ten, zu prüfen, wobei das Verfahren weiterhin ein Auslesen von Kanalabtastausgangssignalen über eine einzige Ausle­ seanschlußeinheit bereitstellt.
Ein Vorteil des Verfahrens zum Prüfen von Schaltungsmodulen gemäß der vorliegenden Erfindung besteht darin, dass mindes­ tens ein Kanalmodul (bzw. mindestens ein Steuermodul) in ei­ ner Abtastprüfung jeweils parallel mit identischen Kanalab­ tasteingangssignalen (bzw. mit identischen Steuerabtastein­ gangssignalen geprüft werden kann, was zu einer Reduzierung einer Prüfzeit in einer Prüfeinrichtung führt.
Vorteilhafterweise werden Abtastsignale für ein Kanalmodul einmal in einer Prüfeinrichtung gespeichert und mehrfach für eine Prüfung von Schaltungsmodulen bereitgestellt werden.
In vorteilhafter Weise ermöglicht es das Verfahren zum Prüfen von Schaltungsmodulen gemäß der vorliegenden Erfindung, den Speicherbedarf für die Speicherung von Abtastsignalen zu re­ duzieren, was zu einer Kostenreduktion führt.
Zweckmäßigerweise ergibt sich gemäß der Vorrichtung zur Prü­ fung von Schaltungsmodulen gemäß der vorliegenden Erfindung eine reduzierte Schaltungsgröße der Prüfeinrichtung, wodurch eine Verarbeitung durch eine sogenannte ATPG-Software (Auto­ mated Test Pattern Generation-Software) erleichtert wird.
Noch ein weiterer Vorteil des Verfahrens zum Prüfen von Schaltungsmodulen gemäß der vorliegenden Erfindung besteht darin, dass Abtastsignale nach einer Prüfung sämtlicher Scan­ ketten über eine einzige Ausleseanschlußeinheit ausgelesen werden können.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun­ gen und Verbesserungen des jeweiligen Gegenstands der Erfin­ dung.
Gemäß einer bevorzugten Weiterbildung ist ein Prüfregister bereitgestellt, welches einzelne Kanalmodule und einzelne Steuermodule ansteuert.
Gemäß einer weiteren bevorzugten Weiterbildung der vorliegen­ den Erfindung werden das mindestens eine Kanalmodul und das mindestens eine Steuermodul seriell geprüft.
Gemäß einer weiteren bevorzugten Weiterbildung der vorliegen­ den Erfindung werden das mindestens eine Kanalmodul und das mindestens eine Steuermodul parallel geprüft.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor­ liegenden Erfindung werden Abtastsignale mit Hilfe eines Pro­ gramms zum automatischen Erzeugen von Prüfmustern, d. h. einer sogenannten ATPG-Software (Automated Test Pattern Generation -Software) erzeugt.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor­ liegenden Erfindung werden Kanalabtastausgangssignale einzel­ ner Kanalmodule in Gattereinheiten mit Kanalabtastmodussigna­ len korreliert, um einer Kombinationseinheit zugeführt zu werden.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor­ liegenden Erfindung sind die Gattereinheiten zur Kombination der Kanalabtastmodussignale mit den Kanalabtastausgangssigna­ len als UND-Gatter ausgebildet.
Gemäß noch einer weiteren bevorzugten, Weiterbildung der vor­ liegenden Erfindung ist die Kombinationseinheit derart ausge­ bildet, dass nur eines der Gatterausgangssignale durchge­ schaltet wird.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor­ liegenden Erfindung wird ein Freigabesignal einer ersten und einer zweiten Gattereinheit zugeführt, wodurch ein Prüfen ei­ nes gewünschten Kanalmoduls mit Hilfe des entsprechenden Ka­ nalabtastmodussignals und ein Prüfen eines gewünschten Steu­ ermoduls mit Hilfe des entsprechenden Steuerabtastmodussig­ nals ermöglicht wird.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er­ läutert.
In den Zeichnungen zeigen:
Fig. 1 eine schematische Skizze einer Anordnung zum Prüfen von Schaltungsmodulen gemäß eines Ausführungsbei­ spiels der vorliegenden Erfindung;
Fig. 2 eine Veranschaulichung einer Prüfanordnung unter Verwendung einer Logik zur Bereitstellung von Ab­ tastfreigabesignalen mit Hilfe der in Fig. 1 ge­ zeigten, separaten Abtastmodussignale gemäß eines Ausführungsbeispiels der vorliegenden Erfindung;
Fig. 3 eine Prinzipdarstellung einer Logik zum Auslesen von Abtastsignalen nach einer Prüfung sämtlicher Scanketten, wobei die Abtastsignale über eine Aus­ leseanschlußeinheit einer Prüfeinrichtung gemäß des erfindungsgemäßen Verfahrens bereitgestellt werden; und
Fig. 4 eine Prüfeinrichtung zur Prüfung von Schaltungsmo­ dulen nach dem Stand der Technik.
Fig. 1 zeigt eine schematische Skizze des Verfahrens und der Vorrichtung zum Prüfen von Schaltungsmodulen gemäß eines Aus­ führungsbeispiels der vorliegenden Erfindung.
Bei der in Fig. 1 gezeigten Prüfanordnung ist die Prüfung mehrerer Kanalmodule 101a, . . . 101i, . . . 101d (i = Laufindex) und eines Steuermoduls 102 gezeigt. Hierbei wird ein Prüfre­ gister 103 eingesetzt, welches für eine Ansteuerung des Steu­ ermoduls 102 ein Steuerabtastmodussignal 131 für das Steuer­ modul 102 bereitstellt, und darüber hinaus für eine Ansteue­ rung der Kanalmodule 101a-101d ein Kanalabtastmodussignal 111 für die Kanalmodule 101a-101d bereitstellt. In der Be­ zugszeichenliste stellt hierbei "i" einen Laufindex dar, wel­ cher auf die Kanalmodule 101a-101d oder auf mehr als vier Kanalmodule 101, falls vorhanden, angewandt wird.
Es sei darauf hingewiesen, dass in dem in Fig. 1 veranschau­ lichten Ausführungsbeispiel vier Kanalmodule 101a-101d ge­ prüft werden, dass aber die Erfindung nicht auf eine Anzahl von vier zu prüfenden Kanalmodulen beschränkt ist.
Abtastsignale werden in der vorliegenden Offenbarung, unter spezifischer Bezugnahme auf Fig. 1 bis Fig. 3, als Kanalab­ tasteingangssignale 108 bzw. Steuerabtasteingangssignale 128 bezeichnet, wenn sie zum Prüfen einem Kanalmodul 101 bzw. ei­ nem Steuermodul 102 zugeführt werden, während Abtastsignale als Kanalabtastausgangssignale 109 bzw. Steuerabtastausgangs­ signale 129 bezeichnet werden, wenn sie nach einem Prüfen ei­ nes Kanalmoduls 101 bzw. eines Steuermoduls 102 von diesen jeweils ausgelesen werden.
Von einem Testmustergenerator 112 werden als Prüfsignale, die als eine beliebige Bitmusterfolge (z. B. 0-1-0-0-1-1-0-1-. . .) vorgegeben werden, d. h. als sog. Abtastvektoren Abtastein­ gangssignale den zu prüfenden Schaltungsmodulen, d. h. einem Steuermodul 102 über eine Steuermodul-Anschlußeinheit 114 und einem Kanalmodul 101 über eine Kanalmodul-Anschlußeinheit 115 zugeführt. Die resultierenden Abtastausgangssignale werden einer Komparatoreinheit 113 zugeführt, in welcher diese mit entsprechenden Soll-Abtastausgangssignalen verglichen werden.
Von dem Prüfregister 103 wird ein Kanalabtastmodussignal 111 dem Kanalmodul 101 zu einem Kanalabtastmoduseingang 107 zuge­ führt. Ein Kanalabtastfreigabesignal 110 wird einem Kanalab­ tastfreigabeeingang 106 zugeführt. Ein Kanalabtasteingangs­ signal 108 wird dem Kanalabtasteingang 104 des Kanalmoduls 101 zugeführt. Ein Kanalabtastausgangssignal 109 wird von dem Kanalabtastausgang 105 abgeleitet.
In ähnlicher Weise wird von dem Prüfregister 103 ein Steuer­ abtastmodussignal 131 zu einem Steuerabtastmoduseingang 127 zu dem Steuermodul 102 zugeführt. Ein Steuerabtastfreigabe­ signal 130 wird dem Steuerabtastfreigabeeingang 126 des Steu­ ermoduls 102 zugeführt. Ein Steuerabtasteingangssignal 128 wird einem Steuerabtasteingang 124 des Steuermoduls 102 zuge­ führt. Das Steuerabtastausgangssignal 129 wird von einem Steuerabtastausgang 125 des Steuermoduls 102 abgeleitet.
Beispielhaft sind in dem in Fig. 1 gezeigten Prüfregister 103 fünf Untereinheiten A, B, C, D und E veranschaulicht, die je­ weiligen Kanalabtastmodussignale 111a, 111b, 111c bzw. 111d sowie das Steuerabtastmodussignal 131 bereitstellen. Es sei jedoch darauf hingewiesen, dass grundsätzlich mehr als vier Kanalmodule 101, die in einer Schaltungsanordnung mehrfach verwendet werden, sowie grundsätzlich mehr als ein Steuermo­ dul 102 enthalten sein können.
In dem veranschaulichten Ausführungsbeispiel der Erfindung ist es möglich, Abtastsignale für ein Kanalmodul 101 einfach in der Prüfeinrichtung zu speichern und - anschließend wieder­ zuverwenden, wodurch eine Prüfeinrichtung mit einem geringen Speicherausbau bereitgestellt werden kann.
Weiterhin besteht durch das erfindungsgemäße Verfahren die Möglichkeit, sämtliche vorhandenen Kanalmodule 101, hier die vier veranschaulichten Kanalmodule 101a, 101b, 101c und 101d parallel zu prüfen.
Fig. 2 verdeutlicht eine Prüfanordnung unter Verwendung einer Logik zur Bereitstellung von Abtastfreigabesignalen, d. h. ei­ nem Steuerabtastfreigabesignal 130 für ein Steuermodul 102 und einem Kanalabtastfreigabesignal 110 für ein Kanalmodul 101, mit Hilfe der in Fig. 1 gezeigten, separaten Abtastmo­ dussignale, d. h. mit einem Steuerabtastmodussignal 131 für ein Steuermodul 102 und einem Kanalabtastmodussignal 111 für ein Kanalmodul 101, gemäß eines Ausführungsbeispiels der vor­ liegenden Erfindung.
Bei der in Fig. 2 gezeigten Prüfanordnung wird ein Freigabe­ signal 205 einer Freigabesignal-Anschlußeinheit 201 zuge­ führt. Das Freigabesignal 205 wird weiter jeweils einem ers­ ten Anschluß einer ersten Gattereinheit 203 und einem ersten Anschluß einer zweiten Gattereinheit 204 zugeführt, die je­ weils als UND-Gatter ausgebildet sind. Einem zweiten Anschluß der ersten Gattereinheit 203 wird das Steuerabtastmodussignal 131 zugeführt, während einem zweiten Anschluß der zweiten Gattereinheit 204 das Kanalabtastmodussignal 111 zugeführt wird.
Als Ausgangssignal der ersten Gattereinheit 203 wird das Steuerabtastfreigabesignal 130 dem Steuerabtastfreigabeein­ gang 126 des Steuermoduls 102 zugeführt, während das Kanalab­ tastfreigabesignal 110 als Ausgangssignal der zweiten Gatter­ einheit 204 dem Kanalabtastfreigabeeingang 106 des Kanalmo­ duls 101 zugeführt wird.
Fig. 3 veranschaulicht beispielhaft eine Prinzipdarstellung einer Logikanordnung zum Auslesen von Kanakabtastausgangs­ signalen 109a-109d nach einer Prüfung sämtlicher Scanketten von vier Kanalmodulen 101a-101d über eine einzige Ausle­ seanschlußeinheit 303 einer Prüfeinrichtung gemäß des erfin­ dungsgemäßen Verfahrens.
Bei der in Fig. 3 gezeigten Logikanordnung sind beispielhaft vier Kanalmodule 101a, 101b, 101c und 101d mit Kanalabtast­ eingangssignalen 108 beaufschlagt worden, wodurch Kanalab­ tastausgangssignale 109a, 109b, 109c und 109d an den jeweili­ gen Kanalabtastausgängen 105 bereitgestellt werden, welche wiederum jeweils ersten Anschlüssen der in Fig. 3 gezeigten Gattereinheiten 301a, 301b, 301c und 301d zugeführt werden. Die Gattereinheiten 301a-301d sind beispielsweise als UND- Gatter ausgebildet. Jeweils zweite Anschlüsse der Gatterein­ heiten 301a-301d werden mit Kanalabtastmodussignalen 111a, 111b, 111c und 111d beaufschlagt. Die Gatterausgangssignale 305a-305d der Gattereinheiten 301a-301d werden jeweils einer Kombinationseinheit 304 zugeführt, deren Ausgang mit einem zweiten Eingang der Multiplexereinheit 302 verbunden ist.
Die Multiplexereinheit 302 schaltet in Abhängigkeit von einem Multiplexer-Abtastfreigabesignal 306 entweder das zugeführten Normalfunktionssignal 202, was einem Normalbetrieb der Schal­ tungsanordnung entspricht, oder das Ausgangssignal der Kombi­ nationseinheit 304 zu einer Ausleseanschlußeinheit 303 durch, was wiederum einem Prüfbetrieb für die Schaltungsanordnung entspricht. Es besteht somit der Vorteil, dass sämtliche Ab­ tastsignale nach einer Prüfung sämtlicher Scanketten über ei­ ne einzige Ausleseanschlußeinheit 303 der Prüfeinrichtung ausgelesen werden können.
Das erfindungsgemäße Verfahren zum Prüfen von Schaltungsmodu­ len erlaubt es somit, den Nachteil herkömmlicher Verfahren zum Prüfen von Schaltungsmodulen zu beseitigen, bei welchen eine Prüfeinrichtung bei einer Erhöhung der Abtastsignale vergrößert werden muß. Weiterhin müssen in dem erfindungsge­ mäßen Verfahren zum Prüfen von Schaltungsmodulen keine Ein­ schränkungen hinsichtlich der Abtastsignale für eine Abtast­ prüfung oder eine Reduzierung der Prüfqualität in Kauf genom­ men werden. Ein Beispiel, wie das erfindungsgemäße Verfahren zum Prüfen von Schaltungsmodulen eine Reduzierung einer Ab­ tastsignal-Menge bereitstellt, wird untenstehend beschrieben werden.
In einem veranschaulichenden Beispiel enthält jedes der Ka­ nalmodule 101a, 101b, 101c und 101d sowie das Steuermodul 102 2500 Flipflopeinheiten, wodurch insgesamt 12500 Flipflopein­ heiten vorhanden sind, die durch Scanketten verbunden werden müssen. Weiterhin sei angenommen, dass auf der Grundlage ver­ fügbarer Anschlußeinheiten der Kanalmodule 101 und des Steu­ ermoduls 102 lediglich 10 Scanketten bereitgestellt werden können.
Überdies werden durch das Programm zum automatischen Erzeugen von Prüfmustern, d. h. durch die sogenannten ATPG-Software (Automated Test Pattern Generation-Software) für eine Prüf­ qualität mit eine 95% - "stuck at fault" - Abdeckung 1000 Ab­ tastvektoren ermittelt, die in die Scanketten seriell geladen werden. Mittels eines Verfahrens zum Prüfen von Schaltungsmo­ dulen nach dem Stand der Technik würden sich 10 Scanketten mit jeweils
5 Module × 2500 Flipflopeinheiten/10 Scanketten = 1250 Flipflopeinheiten
ergeben. Diese 1250 Flipflopeinheiten pro Scankette weisen einen gesamten Speicherbedarf von
1000 Abtastvektoren x Länge einer Scankette von 1250 Flipflopeinheiten = 1,25 MV (Mega- Abtastvektoren)
auf.
Demgegenüber stellt das erfindungsgemäße Verfahren zum Prüfen von Schaltungsmodulen in dem veranschaulichten Ausführungs­ beispiel die Möglichkeit bereit, die identisch vorhandenen Kanalmodule 101a-101d mit identischen Abtastsignalen zu la­ den, wodurch nurmehr 5000 Flipflopeinheiten - 2500 Flipflop­ einheiten identisch für die Kanalmodule 101a-101d und 2500 Flipflopeinheiten für das Steuermodul 102 - verarbeitet werden müssen. Bei 10 Scanketten ergeben sich, um mit dem zuvor erwähnten Beispiel nach dem Stand der Technik vergleichbar zu sein,
5000 Flipflopeinheiten/10 Scanketten = 500 Flipflopeinheiten.
Somit beträgt bei den gemäß der obigen Ausführungen benötig­ ten 1000 Abtastvektoren der Speicherbedarf 0,5 MV (MegaAb­ tastvektoren, was einer Reduktion des Speicherbedarfs um 0,75 MV bzw. um 60% entspricht.
Die dargestellte Anordnung mit vier Kanalmodulen 101a-101d, die durch das erfindungsgemäße Verfahren und die erfindungs­ gemäße Vorrichtung verarbeitet werden, ist nur beispielhaft. Es ist für Durchschnittsfachleute klar erkennbar, dass zwei oder mehrere Kanalmodule und/oder zwei oder mehrere Steuermo­ dule mit Hilfe des erfindungsgemäßen Verfahrens geprüft wer­ den können.
Obwohl die vorliegende Erfindung vorstehend anhand bevorzug­ ter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizier­ bar.
Bezugszeichenliste
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten.
101
,
101
a, . . .
101
i, . . .
101
d Kanalmodul (i = Laufindex)
102
Steuermodul
103
Prüfregister
104
Kanalabtasteingang
105
Kanalabtastausgang
106
Kanalabtastfreigabeeingang
107
Kanalabtastmoduseingang
108
Kanalabtasteingangssignal
109
,
109
a-
109
d Kanalabtastausgangssignal
110
Kanalabtastfreigabesignal
111
,
111
a-
111
d Kanalabtastmodussignal
112
Testmustergenerator
113
Komparatoreinheit
114
Steuermodul-Anschlußeinheit
115
Kanalmodul-Anschlußeinheit
124
Steuerabtasteingang
125
Steuerabtastausgang
126
Steuerabtastfreigabeeingang
127
Steuerabtastmoduseingang
128
Steuerabtasteingangssignal
129
Steuerabtastausgangssignal
130
Steuerabtastfreigabesignal
131
Steuerabtastmodussignal
201
Freigabesignal-Anschlußeinheit
202
Normalfunktionssignal
203
Erste Gattereinheit
204
Zweite Gattereinheit
205
Freigabesignal
301
a-
301
d Gattereinheiten
302
Multiplexereinheit
303
Ausleseanschlußeinheit
304
Kombinationseinheit
305
a-
305
d Gatterausgangssignale
306
Multiplexer-Abtastfreigabesignal
401
Erste Anschlußeinheit
402
Zweite Anschlußeinheit

Claims (10)

1. Verfahren zum Prüfen von Schaltungsmodulen mit den folgen­ den Schritten:
  • a) Einbringen von mindestens einem Kanalmodul (101), das mindestens eine Scankette enthält, in eine Prüf­ einrichtung;
  • b) Einbringen von mindestens einem Steuermodul (102), in die Prüfeinrichtung;
  • c) Ansteuern des mindestens einen Kanalmoduls (101) durch ein Prüfregister (103);
  • d) Ansteuern des mindestens einen Steuermoduls (102) durch das Prüfregister (103);
  • e) Prüfen des mindestens einen Kanalmoduls (101) durch Prüfen der mindestens einen Scankette, wobei mehr­ fach vorhandene Kanalmodule (101), die eine identi­ sche Scankettenstruktur aufweisen, mit identischen Abtastsignalen geprüft werden;
  • f) Prüfen des mindestens einen Steuermoduls (102) wobei mehrfach vorhandene Steuermodule (102), die eine i­ dentische Scankettenstruktur aufweisen, mit identi­ schen Abtastsignalen geprüft werden;
  • g) Logisches Verknüpfen von Kanalabtastausgangssignalen (109) mit Kanalabtastmodussignalen (111) in Gatter­ einheiten (301);
  • h) Kombinieren von Gatterausgangssignalen (305) der Gattereinheiten (301) in einer Kombinationseinheit (304);
  • i) Durchschalten des Ausgangssignals der Kombinations­ einheit (304) in einer Multiplexereinheit (302) in Abhängigkeit von einem Multiplexer- Abtastfreigabesignal (306);
  • j) Auslesen eines Prüfergebnisses über eine Ausle­ seanschlußeinheit (303); und
  • k) Vergleichen des Prüfergebnisses mit mindestens einem Soll-Abtastausgangssignal für mindestens ein Kanal­ modul (101) und mit mindestens einem Soll- Abtastausgangssignal für mindestens ein Steuermodul (102) in einer Komparatoreinheit (113).
2. Verfahren zum Prüfen von Schaltungsmodulen nach Anspruch 1, dadurch gekennzeichnet, dass das mindestens eine Kanalmodul (101) und das mindestens eine Steuermodul (102) seriell geprüft werden.
3. Verfahren zum Prüfen von Schaltungsmodulen nach einem oder beiden der Ansprüche 1 und 2, dadurch gekennzeichnet, dass das mindestens eine Kanalmodul (101) und das mindestens eine Steuermodul (102) parallel geprüft werden.
4. Verfahren zum Prüfen von Schaltungsmodulen nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass Abtastsignale mit Hilfe eines Programms zum automati­ schen Erzeugen von Prüfmustern, d. h. einer sogenannten ATPG- Software (Automated Test Pattern Generation-Software) er­ zeugt werden.
5. Verfahren zum Prüfen von Schaltungsmodulen nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass Kanalabtastausgangssignale (109) einzelner Kanalmodule in Gattereinheiten (301) mit Kanalabtastmodussignalen (111) zusammengeführt werden, um einer Kombinationseinheit (304) zugeführt zu werden.
6. Verfahren zum Prüfen von Schaltungsmodulen nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Kombinationseinheit (304) derart ausgebildet ist, dass nur eines der Gatterausgangssignale (305) durchgeschal­ tet wird.
7. Verfahren zum Prüfen von Schaltungsmodulen nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass ein Freigabesignal (205) einer ersten und einer zweiten Gat­ tereinheit zugeführt wird, wodurch ein Prüfen eines gewünsch­ ten Kanalmoduls (101) mit Hilfe des entsprechenden Kanalab­ tastmodussignals (111) und ein Prüfen eines gewünschten Steu­ ermoduls (102) mit Hilfe des entsprechenden Steuerabtastmo­ dussignals (131) ermöglicht wird.
8. Vorrichtung zur Prüfung von Schaltungsmodulen mit:
  • a) einem Prüfregister (103) zur Ansteuerung von mindes­ tens einem Kanalmodul (101) und von mindestens einem Steuermodul (102);
  • b) Gattereinheiten (301) zur logischen Verknüpfung von Kanalabtastausgangssignalen (109) mit Kanalabtastmo­ dussignalen (111);
  • c) einer Kombinationseinheit (304) zur Kombination von Gatterausgangssignalen (305) der Gattereinheiten (301);
  • d) einer Multiplexereinheit (302) zur Durchschaltung des Ausgangssignals der Kombinationseinheit (304) in Abhängigkeit von einem Multiplexer- Abtastfreigabesignal (306);
  • e) einer Ausleseanschlußeinheit (303) zur Auslesung ei­ nes Prüfergebnisses über eine Ausleseanschlußeinheit (303); und
  • f) einer Komparatoreinheit (113) zum Vergleich des Prüfergebnisses mit mindestens einem Soll- Abtastausgangssignal für mindestens ein Kanalmodul (101) und mindestens einem Soll-Abtastausgangssignal für mindestens ein Steuermodul (102).
9. Vorrichtung zur Prüfung von Schaltungsmodulen nach An­ spruch 8, dadurch gekennzeichnet, dass eine Logik bereitgestellt ist, um Abtastfreigabesignale (110, 130) mit Hilfe von Abtastmodussignalen (111, 131) zu erzeugen.
10. Vorrichtung zur Prüfung von Schaltungsmodulen nach einem oder beiden der Ansprüche 8 und 9, dadurch gekennzeichnet, dass die Gattereinheiten (301) zur Zusammenführung der Kanal­ abtastmodussignale (111) mit den Kanalabtastausgangssignalen (109) als UND-Gatter ausgebildet sind.
DE10112560A 2001-03-15 2001-03-15 Verfahren und Vorrichtung zum Prüfen von Schaltungsmodulen Expired - Fee Related DE10112560B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10112560A DE10112560B4 (de) 2001-03-15 2001-03-15 Verfahren und Vorrichtung zum Prüfen von Schaltungsmodulen
US10/099,062 US6920582B2 (en) 2001-03-15 2002-03-15 Method and apparatus for testing circuit modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10112560A DE10112560B4 (de) 2001-03-15 2001-03-15 Verfahren und Vorrichtung zum Prüfen von Schaltungsmodulen

Publications (2)

Publication Number Publication Date
DE10112560A1 true DE10112560A1 (de) 2002-10-02
DE10112560B4 DE10112560B4 (de) 2011-02-17

Family

ID=7677626

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10112560A Expired - Fee Related DE10112560B4 (de) 2001-03-15 2001-03-15 Verfahren und Vorrichtung zum Prüfen von Schaltungsmodulen

Country Status (2)

Country Link
US (1) US6920582B2 (de)
DE (1) DE10112560B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3005250B2 (ja) 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
JP4111955B2 (ja) * 2003-03-03 2008-07-02 富士通株式会社 半導体装置の試験装置
US7386775B2 (en) * 2005-08-18 2008-06-10 International Business Machines Corporation Scan verification for a scan-chain device under test
US7263642B1 (en) 2005-09-15 2007-08-28 Azul Systems, Inc Testing replicated sub-systems in a yield-enhancing chip-test environment using on-chip compare to expected results for parallel scan chains testing critical and repairable sections of each sub-system
EP2091131B1 (de) * 2006-10-17 2017-08-09 Sanyo Denki Co., Ltd. Dauermagnetrotor für einen motor und zugehoeriges herstellungsverfahren

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0903587A2 (de) * 1997-09-18 1999-03-24 Siemens Aktiengesellschaft Verfahren zum Testen einer elektronischen Schaltung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5961653A (en) * 1997-02-19 1999-10-05 International Business Machines Corporation Processor based BIST for an embedded memory
US6661266B1 (en) * 2000-11-08 2003-12-09 Texas Instruments Incorporated All digital built-in self-test circuit for phase-locked loops
US6662313B1 (en) * 2000-04-29 2003-12-09 Hewlett-Packard Development Company, L.P. System and method for multiple cycle capture of chip state
US6691252B2 (en) * 2001-02-23 2004-02-10 Hewlett-Packard Development Company, L.P. Cache test sequence for single-ported row repair CAM

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0903587A2 (de) * 1997-09-18 1999-03-24 Siemens Aktiengesellschaft Verfahren zum Testen einer elektronischen Schaltung

Also Published As

Publication number Publication date
US20020199143A1 (en) 2002-12-26
US6920582B2 (en) 2005-07-19
DE10112560B4 (de) 2011-02-17

Similar Documents

Publication Publication Date Title
DE102006059156B4 (de) Verfahren zum Testen eines integrierten Schaltkreischips mit zumindest zwei Schaltungskernen sowie integrierter Schaltkreischip und Testsystem
DE60203032T2 (de) Integrierte Halbleiterschaltung
DE102006059158B4 (de) Integrierter Schaltkreischip mit zumindest zwei Schaltungskernen und zugehöriges Verfahren zum Testen
DE4110151C2 (de) Integrierte Schaltungsvorrichtung
DE69713084T2 (de) Verfahren und vorrichtung zur erzeugung einer programmierbaren verzögerung
DE3702408C2 (de)
EP0144078A2 (de) Verfahren und Anordnung zum Prüfen einer Schaltung nach der Abfragepfad-Technik
DE69126848T2 (de) Integrierte Halbleiterschaltung
DE602004009329T2 (de) Verfahren und system zum selektiven maskieren von testantworten
DE69220709T2 (de) Prüfmustererzeugungseinrichtung für sequentielle Logikschaltung einer integrierten Schaltung und Verfahren dazu
DE102004009693A1 (de) Technik zum Kombinieren eines Abtasttests und eines eingebauten Speicherselbsttests
DE69217524T2 (de) Testschaltung, vorgesehen in digitalen logischen Schaltungen
DE69720157T2 (de) System und Verfahren zur Prüfung elektronischer Geräte
DE2902375A1 (de) Logikbaustein fuer integrierte digitalschaltungen
DE602005002931T2 (de) Prüfung eines Testobjekts mit Abtastung vom Taktsignal und vom Datensignal
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE69411259T2 (de) Automatisches Entwurfsverfahren für digitale elektronische Schaltkreise
DE102006011706B4 (de) Halbleiter-Bauelement, sowie Halbleiter-Bauelement-Test-Verfahren
DE3817143C2 (de)
DE4030790C2 (de)
DE10112560A1 (de) Verfahren und Vorrichtung zum Prüfen von Schaltungsmodulen
DE69128116T2 (de) Flash-A/D-Wandler mit Prüfschaltung
DE3486064T2 (de) Logische schaltung mit eingebauter selbsttestfunktion.
DE69430304T2 (de) Anordnung zum testen von verbindungen mit pulling-widerständen
DE69925392T2 (de) Abtastprüfung von Vorrichtungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110619

R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee