CN88101687A

CN88101687A - 双重二进制编码信号解码器

Info

Publication number: CN88101687A
Application number: CN88101687.XA
Authority: CN
Inventors: 莫斯坦尼亚·兰纳比; 菲利普·沙·林比亚
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1987-03-06
Filing date: 1988-03-05
Publication date: 1988-12-07
Also published as: ES2042708T3; FI880984A; FI880984A0; JPS63276988A; FR2612025A1; DE3881729D1; CN1010270B; FR2612025B1; EP0283077A1; DE3881729T2; US4860310A; EP0283077B1

Abstract

解码装置，对传输信道输出端接收的经过数字信号的双重编码调制的信号进行解码，包括：(A)确定和构成二进制通道的第一级，它包括(a)第一、第二和第三贮存存贮器，分别贮存相应状态概率P(Y/0)，P(Y/1)，P(Y/2)，以便在传送双重二进制信号X＝0，1或2时接收预定的双重二进制信号Y；(b)第一和第二两状态概率选择贮存电路；(c)一电路，构成二进制通道，并选出这两通道中最可能的通道；(B)阻止选择和贮存电路中的容量溢出的第二级，与电路输入端构成反馈环。

Description

本发明涉及一个解码装置，该装置对在传输信道输出端接收的已经过二进制数字信号序列的双重二进制编码的信号进行解码。这种双重二进制信号解码器特别适用于按照所谓的D2-MAC制式制作的电视信号接收机。

在电视中，彩色信号的引入是在将称为色差信号或色度信号加到亮度信号Y中去的时候实现的。但从测试这样获得的视频信号的频谱可看出亮度信号和色度信息成分是混合在一起的，这就导致大家所知道的交叉亮度信号和交叉色度信号等干扰。

最近提出的MAC传输制式避免了这个缺点，这种新制式其目的就是要确保一套信息成份：模拟的（亮度和色度）和数字的（声音、同步信号、其它的注释或副标题成份……）播送都在一个传输信道的频带限制范围内，它对这些不同的信息成份在电视行中采用了时分复用，例如下面的方法：

-数字信息成份：10μs;

-色度信号：17.5μs;

-亮度信号：35μs。

在MAC制式中有若干种方案。法国采用的叫做D2-MAC方案作为广播的制式，其中比特流速率约为10mbit/S，並且采用双重二进制编码。不幸的是在困难的接收情况下，（例如在要求低信噪比的卫星通信中）这种D2-MAC制式的性能受到使用这种制式的传输系统的声频选择的限制。经测试确实表明：对于在幅度调制线路上存在13dB左右的信噪比时，在该传输系统接收端的数字信号解码器将受其影响，其误码率为10^-3，这就认为声音的接收受到了限制，而图象仍然认为可以接收的。

本发明的目的就是要提供一种双重二进制信号解码器，它可以克服上述缺点以提高D2-MAC制式的性能。

为此，本发明是关于一个在开头段落所定义的解码装置，其特征在于它包括：

（A）确定和构成二进制通道的第一级，它包括：

（a）分别存储状态概率P（Y/0）、P（Y/1）、P（Y/2）的第一、第二和第三个存储器，在KT瞬间，其中K是连续的数字取样点的序号，当双重二进制信号X＝0，1或2在传输信道上流被传输时，接收双重二进制信号Y，为了取得相应的概率，所说的贮存存贮器由接收到的信号Y並联地写入地址。

（b）对于两种状态概率的第一和第二选择和贮存电路，在（K+1）T瞬间它相应于两个最可能的二进制序列或通道，第一个电路设在第一和第二个贮存存贮器的输出端，而第二个电路设在第二和第三个贮存存贮器的输出端;

（c）一个电路，用于进一步构成如此选出的二进制通道並选择这两个中最可能的通道;

（B）第二级电路，它阻止在第一级中所说的选择和贮存电路中贮存容量的溢出，它设置在这两个电路的输出端以形成一个反馈环回到所说电路的输入端。

事实上，在所述的二进制通道的确定和构成工作过程完成几个循环后，所说的选择和概率贮存电路的贮存装置並不是足以包含接收到的信息成分的，那么所提出的反馈环就解决了该容量溢出问题，事实上，在根据本发明的装置中，由于工作过程是在相关联的值基础上而不是在相互独立的值的基础上完成的，所说的反馈环在所说的贮存装置中实现了正量相减以避免容量的溢出。

通过模拟和实际操作所进行的测试表明这样的结构是非常成功的，它比那些常规的解码器更优越。

按照本发明进一步的更优越的解码装置的实施例，所说的二进制通道确定和构成及其特征为：

（1）其中第一个和第二个选择和状态概率贮存电路包括：

（b₁）第一个和第二个乘法器以及第三个和第四个乘法器，它们在其第一输入端接受概率贮存存贮器的输出，並分别计算参量P（Y/0）·LI（0，K）和P（Y/1）·LI（1，K）或者P（Y/1）·LI（0，K）和P（Y/2）·LI（1，K），其中参量LI（1，K）和LI（1，K）表示与所说的两个通道相关的概率，这两个通道是由这些相同的选择和贮存电路在先选择的並被加到所说的乘法器的第二个输入端。

（b₂）分别比较第一和第二个以及第三和第四个乘法器输出值的第一和第二个比较器，其目的是分别选出在第一和第二个乘法器以及第三和第四个乘法器输出端所出现的两个概率中较大的一个。

（b₃）分别对应于如此选择的所说的相关概率的第一个和第二个存贮寄存器，其输出端又反馈到乘法器的第二个输入端。

（2）二进制通道再构成电路包括：

（c₁）两个移位寄存器，分别用于贮存与被选择和贮存电路选出的两个概率相对应的两个二进制序列。

（c₂）第三个比较器，分别用于比较由选择和贮存电路选出的两个概率贮存寄存器的输出信号，其目的是从这两个概率中选出较大的一个。並且两个二进制序列中的一个被贮存到与之对应的那个移位寄存器中。

在该实施例的一种变型中，概率用十进制对数代替，这就使得用加法器代替乘法器成为可能。

在这两种情况下，阻止贮存容量溢出的第二级依次包括如下：

（d）一个连接到用于选择的第三个比较器输出端的开关电路，在这个比较器的控制下，两个概率中的一个被每个选择和贮存电路优先选出;

（e）一个电路，用于计算由所说的开关电路选择的概率的系数;

（f）一组三个並联的减法器，分别设置在状态概率贮存存贮器的输出端与选择和贮存电路中相应的乘法器或加法器的输入端之间，因此这种解码装置的可靠性得到保证，而在这种工作速率上没有任何不利影响。

参考下面的附图给出了非限制性的例子。通过这些描述，本发明的细节和优点将变得更明显：

-图1示出了双重二进制编码器的基本原理图;

-图2a示出了在这种编码器输出端的一种可能的双重二进制序列，图2b、2c示出了两种不可能的序列;

-图3示出了按照本发明解码器的一种实施例;

-图4示出了双重二进制编码器在传输中的连续状态。

在描述本发明的解码器之前，应注意到在传输线的传输部分即传输信道的上流的双重二进制编码器的原理，是基于将二进制编码信号的两个连续的比特加在一起的操作过程。如此形成的双重二进制信号然后通过受附加噪声干扰的传输信道。这种干扰产生的影响表现在接收端的正确双重二进制数字信号会被一个在传输电平上下波动的信号所取代。

在图1中所示编码器的输出端，信号X（K），其中K是双重二进制数字取样点的序号，它是等于0或1的连续二进制取样点a（K-1）和a（K）相加的结果，而其本身的值可为0、1或2。因此，a（K-1）和a（K）值与X（K）值之间的对应关系如下：每对a（K-1）、a（K）之值00，01，10，11分别对应于X（K）之值00，1，1，和2。

图2a示出了在编码器输出端的一种可能的序列，而图2b和2c为对比地显示了两种不可能的例子，因为a（K）、a（K-1）数据组不可能不经过01值而直接从11值变到00值，也不可能不经过10值而直接从01值变到11值。

现在，将详细描述按照本发明的解码器。如图3所示，该解码器包括两类电路。第一组电路形成第一级100，以确定和构成最可能的序列估测的二进制通道，即具有最大概率的二进制通道。第二组电路形成第二级200，它阻止贮存容量的溢出。解码器设在传输通道（未显示）的输出端，在它的输入端的传输信号用X（K）表示。在信号的输出端由解码器接收的信号用Y（K）表示。由于在传输中应用了双重二进制编码，因此，这里X（K）正如前面所提到的，等于0，1或2。

已经证实，相应于每一个传输的数字信号所接收到的信号在传输过程中已受到干扰，並且在这些数字电平上下波动。为了确定与接收到的信号Y（K）对应的传输信号（0，1或2），常规的解码器应用的是双阈值比较原理。因为Y（K）比低阈值还低，所以这种常规的解码器要分别确定传输的信号是0，1还是2。在这种解码器中，显然其比较的结果完全与连续接收到的信号无关，这就是说对于一个传输取样点X（K），考虑到对应关系，实际接收的是值Y（K），所作的决定不影响对于取样点X（K+1）所作的决定，在接收端值Y（K+1）与X（K+1）对应。这样所产生的效果是使得检测例如从0到2的转换成为可能，而已经提到的某些状态永远不会出现。因此，常规的解码器没有利用确实存在传输符号之间的相依性。

根据本发明的解码器优越地使用了双重二进制信号中的冗长度，並且应用Viterbi算法使它本身更适合判断传输的双重二进制取样点的较好序列X（D），作为接收到的双重二进制信号Y（D）序列的一个函数。这里较好的序列必须理解为那些最可能的序列，这就是说，一个序列其连续的二进制取样点……X（K-1），X（K），X（K+1），等等……具有最大的概率，它们所导致的接收序列为……Y（K-1），Y（K），Y（K+1），等等……。

我们知道Viterbi算法是基于比较与所判断序列相结合的概率原理。为此，对每一个接收到的信号Y，三个概率P（Y/0），P（Y/1），P（Y/2）都要考虑到，它们分别代表有效接收Y对应的所散发的双重二进制取样X是0，1还是2的概率。另外，图4显示了在传输中双重二进制编码器的连续状态。如果a（K），a（K+1），等等……是编码器输入端连续的二进制取样，那么相应的编码器状态S（K），S（K+1），S（K+2）等等……指定为超前的二进制取样值a（K-1），a（K），a（K+1）等等……。网络的交点叫做状态，而交点之间的转移叫做实际传输的双重二进制取样。

在时刻（K-1）T时，其中T是每个符号的宽度，两个序列或二进制通道都不被考虑，其中之一到达具有概率α的A，而另一个到达具有概率β的B。在时刻KT时，信号Y（K）被解码器所接收。然后相应的状态概率P（Y/0），P（Y/1），P（Y/2）被计算。包括a（K）的解码器的寄存器只能设两种状态：0或1。在时刻KT，例如交点D只能通过两种不同的方法达到，即：

（a）由B点开端，紧接着是一高电平（寄存器a（K）中的内容保持为1）的通道，该通道的概率为β×P（Y/2）;

（b）由A点开端，然后通向D的通道（寄存器a（K）中的内容设置为1），该通道的概率为α×P（Y/1）（因为在目前的情况下，二进制符号是不相关的随机变化值，而且噪声取样也被解相关，所以概率可以相乘）。

这样求出的二种概率α·P（Y/1）和β·P（Y/2），只有较大的那个被保存起来，它对应于到达D点的最大可能的通道。到达C点的两个二进制通道，使用类似的方法：

（a）由B点开端，然后导向C点的通道（寄存器a（K）的内容设置为0），其概率为β·P（Y/1）;

（b）由A点开端，紧接着提供一个电平（寄存器a（K）的内容的内容设置为0）的通道，其概率为α·P（Y/0）。同样，在这种情况下，只有概率最大的那个通道才被保存下来。

两个完整的二进制通道能这样逐步从网络的交点到交点构成。最后，作一个决定以选择如此建立起来的两个通道中具有最大概率的那一个。如果传输的序列是无限地保留在存贮器中，Viterbi算法是最理想的。在实际应用中，考虑到双重二进制编码的特征，将发现从一个给定的比特，第五个或第六个比特起，如此建立起来的两个二进制通道几乎都是相同的，它避免了在决定之前需要很大的信息贮存量。

如果寄存器151和153选择得足够大，那么它们输出的比特，即它们最老的比特，都有相同的值，並且电路135可以省略。

进行前面所述的过程是通过下列方法实现的。传输信道输出端序列出现的双重二进制信号由可编址的PROM型（可编程只读存贮器）的第一、第二和第三只读存贮器101，102，103接收。PROM存贮器101到103分别包含前面所知的概率P（Y/0），P（Y/1）和P（Y/2），它们是由有关的通道传输特性，例如传输噪声、交叉符号干扰等等所决定的。在这种情况下，最好是在这些存贮器中贮存概率的十进制对数来代替概率本身的值，以便可以用加法器来代替所说的存贮器下流的乘法器。

在所描述的最佳实施例中，紧接着由接收到的双重二进制信号编写地址的PROM存贮器101到103是第一到第四个加法器111至114。加法器111和112计算Log₁₀（P（Y/0）·LI（0，K））和Log₁₀（P（Y/1）·LI（0，K））以及Log₁₀（P（Y/2）·LI（1，K）），相当于乘法器的功能。在这些表达式中，LI（0，K）和LI（1，K）之值是先前选择通道的概率，並被保存在上述的两个寄存器内。

第一个比较器121将加法器111的输出信号与加法器112的输出信号进行比较，而第二个比较器123将加法器113的输出信号与加法器114的输出信号进行比较。比较器121作出的比较结果用来控制，以选择两个概率P（Y/0）·LI（0，K）和P（Y/1）·LI（1，K）（其中之一是最高的）中的一个，以及选择相应的二进制通道，而以类似的方法，比较器123作出的比较结果用于控制，以选择两个概率P（Y/1）·LI（0，K）和P（Y/2）·LI（1，K）中的一个以及相应的二进制通道。然后，由比较器121控制指令所选择的概率存入前面所提到的寄存器141和143中的寄存器141，从现在起，寄存器141中所说的概率是LI（0，K+1）值，寄存器141如此又转回到加法器111和113两个输入端之一，作为操作过程的一个新的开始。同样，由比较器123所选择的概率存入另一个寄存器143中，其中的值成为LI（1，K+1），而且它也如此转回到加法器112和114的两个输入端之一。

这种最大可能的二进制通道的双重确定允许这两个通道适当的再构成，示为幸存的通道，实际上，移位寄存器151和153存贮构成通道的二进制序列，更具体地说，是用前面描述的截尾方法即从给定的比特数开始，两个通道几乎肯定会相互合拢。在上述操作的每一个循环中，0被加在终止于网络的节点0的幸存通道上，而1被加在终止于网络节点1的幸存通道上。同时，在各个寄存器151和153的另一个端子上，最老的比特被取出来。

这两个最老的比特中相应于最高概率的那个被选出，以构成所判断的输出信号。通过比较器125的二个输入端分别接收寄存器141和143的存数，这种选择成为可能。这就是说先前由比较器121和123所选择的概率，並证实取决于两个概率之一是最大的（保存在寄存器141中的那个或者保存在寄存器143中的那个），也适合于从移位寄存器151取出的最老的比特或从移位寄存器153中取出的最老的比特。所选择的这个比特构成该装置的输出信号，並且在每个操作循环中所选出的这些比特的序列构成传输二进制序列的所判断的再构成。

通过比较器121和123，其后通过比较器125所进行的选择实际上是借助于开关电路131、133、135实现的。事实上开关电路131一方面在其第一和第二输入端接收由加法器111和112产生的概率（实际上，如上面所述的，它们的对数被认为是我们讨论的例子）P（Y/0）·LI（0，K）和P（Y/1）·LI（1，K），而另一方面在其第三个输入端接收由比较器121传来的控制指令。由所选概率制定的开关电路131的输出端连接到寄存器141的输入端。

类似地，开关电路133在其第一和第二输入端接收概率P（Y/1）·LI（0，K）和P（Y/2）·LI（1，K），而在第三个输入端接收由比较器123传来的指令，电路123的输出端连接到寄存器143的输入端。这样所选的两种概率传递到比较器125的两个输入端，以确定那一个大。同时，开关电路135在其第一和第二输入端接收来自移位寄存器151和153的两个最老的比特，而在从比较器125的输出信号控制下，135的输出端提供作为本装置输出信号所选择的比特，即对于预定传输比特所判断出的比特。

由比较器121和123所作出比较选择结果不仅要去控制开关电路131和133，而且还要分别控制与后面的开关电路131和133有共同的控制输入的开关电路132和134。开关电路132和134，每个都接收寄存器151的输出以及寄存器153的输出，而且又传送到相应的移位寄存器151或153，其两个输出端中的一个由来自相应的比较器121和123的控制信号选出。

前面所述的装置设置了一个阻止寄存器141和143容量溢出的电路。该电路包括一个开关电路236，它与比较器125是並联的，並且连续接收由比较器121和123选择的相同的两个概率。然后，在比较器125的控制下，开关电路236提供两个概率中的一个，例如最小的那个。为了避免最后提到的寄存器的容量溢出，借助于排列在存贮器的输出端和加法器111至114的输入端之间的三个加法器238，将这些存贮器的输出减去由最后提到的最小的概率值而产生的值。所说的值是所计算的概率系数，例如用计算电路237，在目前情况下，它是一个除法器，将概率除以二、三等等……来获得该系数，无论如何，该系数借助于减法器238，使被减的这个值取决于在开关电路236、计算电路237，以及减法器238本身操作过程中相关信号所产生的延迟量，而且必然随这个延迟量的增大而增大。

Claims

1、信号解码装置，该信号是在传输信道输出端接收到的，是经过对二进制数字信号序列进行双重编码的，其特征在于它包括：

(A)用于确定和构成二进制通道的第一级，它包括：

(a)分别贮存状态概率P(Y/0)、P(Y/1)、P(Y/2)的第一、第2和第三个存贮器，在KT时刻，其中K是连续数字取样点的序号，当双重二进制信号X=0，1或2在传输信道上流被传送时，则接收一个预定的双重二进制信号Y，为了取得相应的概率，所说的贮存存贮器由接收到的信号Y並联地写入地址；

(b)第一和第二个状态概率选择和存贮电路，在(K+1)T时刻，它对应于两个最可能的二进制序列或通道，第一个电路设置在第一和第二个存贮器输出端位置，而第二个电路设置在第二和第三个贮存存贮器输出端位置；

(c)一个电路，用于进一步再构成如此选出的二进制通道並选出这两个中最可能的通道。

(B)第二级电路，它阻止在第一级中所说的选择和贮存电路的贮存容量的溢出，它设置在所说的两个电路的输出端以形成一个反馈环又回到所说电路的输入端。

2、按照权利要求1所述的装置，其特征在于：

（1）第一和第二个选择和状态概率贮存电路包括：

（b₁）第一和第二个乘法器以及第三和第四个乘法器，它们在其第一输入端接受概率贮存存贮器的输出，並分别计算参量P（Y/0）·LI（0，K）和P（Y/1）·LI（1，K）或者P（Y/1）·LI（0，K）和P（Y/2）·LI（1，K），其中参量LI（0，K）和LI（1，K）表示与所说的两个通道相关的概率，这两个通道是由这些相同的选择和贮存电路在先选择的並被加到所说的乘法器的第二个输入端。

（b₂）分别比较第一和第二个以及第三和第四个乘法器输出值的第一和第二个比较器，其目的是分别选出在第一和第二个乘法器以及第三和第四个乘法器输出端所出现的两个概率中较大的那个。

（b₃）分别对应于所说的概率的第一和第二个存贮寄存器，其输出端又反馈到乘法器的第二个输入端。

（2）二进制通道再构成电路包括：

（c₁）两个移位寄存器，分别贮存对应于由选择和贮存电路选择出来的两个概率的两个二进制序列;

（c₂）用于比较分别由选择和贮存电路选出的两个概率贮存寄存器的输出信号的第三个比较器，其目的是从这两个概率中选出较大的，並且在两个二进制序列中的一个被贮存到与之对应的那个移位寄存器中。

3、按照权利要求1所述的装置，其特征在于：

（1）第一个和第二个选择和状态概率贮存电路，包括：

（b₁）第一个和第二个加法器以及第三个和第四个加法器，在其第一个输入端接收概率贮存器的输出信号，並分别计算参量Log₁₀（P（Y/0）·LI（0，K），Log₁₀（P（Y/1）·LI（1，K）），Log₁₀（P（Y/1）·LI（0，K））以及Log₁₀（P（Y/2）·LI（1，K）），其中参量LI（0，K）和LI（1，K）表示与所说两个通道相关的概率，这两个通道是由这些相同的选择和贮存电路在先选择的，並被加到所说的乘法器的第二个输入端。

（b₂）第一以及第二个比较器，分别比较第一个和第二个以及第三个和第四个加法器的输出值，其目的是选择所说的两个相关的概率中较大的那个。

（b₃）第一个和第二个贮存寄存器，贮存所说的分别选择相关的概率的十进制对数，其输出端反馈到乘法器的第二个输入端;

（2）二进制通道再构成电路包括：

（c₁）二个移位寄存器，分别贮存与分别由选择和贮存电路选出的两个概率相对应的二进制序列。

（c₂）第三个比较器，比较贮存分别由选择和贮存电路选出的概率的十进制对数的两个寄存器的输出，其目的是选出这两个概率中较大的那个，以及在所说的移位寄存器中两个二进制序列中与之对应的那个。

4、按照权利要求2或3所述的装置，其特征在于阻止存贮容量溢出的第二级包括：

（d）一个连接到用于选择的第三个比较器输出端的开关电路，在该比较器的控制下，两个概率中的一个被每个选择和贮存电路优先选出;

（e）一个电路，用于计算由所说的开关电路所选出的概率的系数;

（f）一组三个並联的减法器，分别设在状态概率贮存存贮器的输出端与选择和贮存电路中相应的乘法器或加法器输入端之间。