CN2538067Y - 覆晶封装基板 - Google Patents
覆晶封装基板 Download PDFInfo
- Publication number
- CN2538067Y CN2538067Y CN02231636U CN02231636U CN2538067Y CN 2538067 Y CN2538067 Y CN 2538067Y CN 02231636 U CN02231636 U CN 02231636U CN 02231636 U CN02231636 U CN 02231636U CN 2538067 Y CN2538067 Y CN 2538067Y
- Authority
- CN
- China
- Prior art keywords
- substrate
- ground
- power
- pad
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 229910000679 solder Inorganic materials 0.000 claims abstract description 52
- 239000010410 layer Substances 0.000 claims description 42
- 238000004806 packaging method and process Methods 0.000 claims description 21
- 239000000835 fiber Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 2
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
一种覆晶封装基板，其具有一基板、至少一信号接合垫、至少一电源/接地接合垫及图案化的一焊罩层，其中信号接合垫及电源/接地接合垫均配置于基板上，而焊罩层则是覆盖于上述的基板，并具有至少一第一开口及至少一第二开口，其中第一开口暴露出信号接合垫的顶面及侧面，形成一“焊罩定义型(Solder Mask Define，SMD)”接合垫结构，而第二开口则暴露出电源/接地焊垫的部分顶面，形成一“非焊罩定义型(Non－Solder Mask Define，NSMD)”接合垫结构。
Description
技术领域
本实用新型是有关于一种基板，且特别是有关于一种可应用于覆晶封装用的覆晶封装基板。
背景技术
覆晶技术(Flip Chip，FC)主要是利用面矩阵(Area Array)的排列方式，将芯片(die)的多个焊垫配设于芯片的主动表面(activesurface)上，并在各焊垫上形成凸块(bump)，并使芯片的凸块分别连接至承载器(carrier)的接合垫(bonding pad)。由于覆晶技术(FC)具有缩小封装面积、提高封装密度及缩短信号传输路径等优点，故被广泛地应用在芯片封装领域，特别是应用在高脚位(High Pin Count)的芯片封装领域。
覆晶技术通常是利用一硬式的覆晶封装基板作为芯片的承载器，其中覆晶封装基板主要是由多层图案化线路层及多层绝缘层交互叠合而成，并以多个导电插塞分别贯穿上述的绝缘层，而电性连接上述的线路层。此外，覆晶封装基板的顶面配设有许多接合垫，使得芯片的主动表面上的凸块可连接至芯片载板的顶面上的接合垫。依照焊罩(Solder Mask)覆盖接合垫的程度不同，公知的覆晶封装基板的接合垫可分为“焊罩定义型(Solder Mask Defined，SMD)”及“非焊罩定义型(Non-Solder Mask Defined，NSMD)”两种型态。
请参考图1，其为公知的一种“非焊罩定义型(NSMD)”接合垫结构的剖示图。覆晶封装基板100a主要是由多层图案化线路层及多层绝缘层102a(仅绘示其一)相互交错叠合而成，并经由多个贯穿绝缘层的导通插塞，而电性连接这些图案化线路层。在覆晶封装基板100a的表层的图案化线路层形成多个接合垫104a，用以作为覆晶封装基板100a对应于芯片110的信号接点、电源接点或接地接点。
请同样参考图1，芯片110的主动表面112配设有多个焊垫(pad)114，而各个焊垫114上更分别配置有一凸块116。就覆晶封装基板100a而言，焊罩层106覆盖于表层的图案化线路层，并利用开口106a暴露出接合垫102a的顶面及侧面，因而形成一“非焊罩定义型(NSMD)”的接合垫104a，使得凸块116的下缘将接合并包覆接合垫104a的顶面及侧面。接着，请参考图2，其为公知的一种“焊罩定义型(SMD)”接合垫结构的剖示图。与图1的“非焊罩定义型(NSMD)”的接合垫104a相较之下，覆晶封装基板100b的焊罩层106b则并未完全暴露出接合垫104b的顶面及侧面，而仅暴露出接合垫104b的部分顶面，因而形成“焊罩定义型(SMD)”的接合垫104b，其中开口108b的尺寸大小将决定接合垫104b的接合面积。
实用新型内容
本实用新型的目的在于提出一种同时具有“焊罩定义型(SolderMask Define，SMD)”及“非焊罩定义型(Non-Solder Mask Define，NSMD)”接合垫结构的覆晶封装基板，用以缩小部分接合垫的间距，并同时提高覆晶封装基板的电气效能(electrical performance)。
基于本实用新型的上述目的，本实用新型提出一种覆晶封装基板，其具有一基板、至少一信号接合垫、至少一电源/接地接合垫及图案化的一焊罩层，其中信号接合垫及电源/接地接合垫均配置于基板上，而焊罩层则是覆盖于上述的基板，并具有至少一第一开口及至少一第二开口，其中第一开口暴露出信号接合垫的顶面及侧面，形成一“焊罩定义型”接合垫结构，而第二开口则暴露出电源/接地焊垫的部分顶面，形成一“非焊罩定义型”接合垫结构。
附图说明
图1为公知的一种“非焊罩定义型(NSMD)”接合垫结构的剖示图；
图2为公知的一种“焊罩定义型(SMD)”接合垫结构的剖示图；
图3为本实用新型的较佳实施例的一种覆晶封装基板的剖示图；
图4为本实用新型的较佳实施例的一种覆晶封装基板，其部分布局结构的示意图。
100a、100b：覆晶封装基板 102a、102b：绝缘层
104a、104b：接合垫 106a、106b：焊罩层
108a、108b：开口 110：芯片
112：主动表面 114：焊垫
116：凸块 200：覆晶封装基板
202：基板 204a：信号接合垫
204b：电源/接地接合垫 206：焊罩层
208a：第一开口 208b：第二开口
210：芯片 212：主动表面
214a：信号焊垫 214b：电源/接地焊垫
216a：信号凸块 216b：电源/接地凸块
302：信号接合垫 304：电源/接地接合垫
306：片状导电结构
具体实施方式
由于集成电路(IC)芯片利用芯片的主动表面上的多个焊垫，作为芯片与外界电性连接的媒介，并依照功能上的不同，可将焊垫区分为信号焊垫、电源焊垫及接地焊垫，而配置于焊垫上的凸块则对应为信号凸块、电源凸块及接地凸块。值得注意的是，通过电源焊垫及接地焊垫的电流相对大于通过信号焊垫的电流，即通过电源凸块及接地凸块的电流也相对大于通过信号凸块的电流。
此外，就覆晶封装基板的接合垫而言，依照焊罩层的是否覆盖接合垫来作区分，可将覆晶封装基板的接合垫分为“焊罩定义型(SMD)”接合垫与“非焊罩定义型(NSMD)”接合垫，在焊罩层的开口孔径大小相同的情况下，“焊罩定义型(SMD)”接合垫与凸块之间的接合面积将相对较大，因而相对降低凸块与“焊罩定义型(SMD)”接合垫之间的接触电阻，但“焊罩定义型(SMD)”接合垫的缺点则是在于“焊罩定义型(SMD)”接合垫的结构将会占据较大的封装面积，因而无法有效地缩小接合垫的间距。相反地，“非焊罩定义型(NSMD)”接合垫相对占据较小的封装面积，故可缩小“非焊罩定义型(NSMD)”接合垫的间距，但“非焊罩定义型(NSMD)”接合垫的缺点在于凸块与“非焊罩定义型(NSMD)”接合垫之间的接合面积较小，因而无法相对降低凸块与“非焊罩定义型(NSMD)”接合垫之间的接触电阻。
本实用新型的较佳实施例的覆晶封装基板上同时设计有“焊罩定义型(SMD)”接合垫及“非焊罩定义型(NSMD)”接合垫，故可同时兼具两种型态接合垫的优点。请参考图3，其为本实用新型的较佳实施例的一种覆晶封装基板的剖示图。覆晶封装基板200主要是由一基板202、至少一信号接合垫204a及至少一电源/接地接合垫204b所构成，其中基板202例如为一具有内部线路的电路基板，而信号接合垫204a及电源/接地接合垫204b均配置于基板202上，并且覆晶封装基板200更具有一图案化焊罩层206，其覆盖于基板202、信号接合垫204a及电源/接地接合垫204b。此外，焊罩层206更具有第一开口208a及第二开口208b，其中第一开口208a暴露出信号接合垫204a的顶面及侧面，使得信号接合垫204a与第一开口208a之间构成一“非焊罩定义型(NSMD)”的接合垫结构，而第二开口208b暴露出电源/接地接合垫204b的部分顶面，使得电源/接地接合垫204b与第二开口208b之间形成一“焊罩定义型(SMD)”的接合垫结构。值得注意的是，第一开口208a的孔径通常设计等于第二开口208b的孔径。
请同样参考图3，芯片210的主动表面212的信号焊垫214a及电源/接地焊垫214b上分别配置一信号凸块216a及一电源/接地凸块216b，通常芯片210上信号凸块216a及电源/接地凸块216b的体积均大体上相同。因此，当芯片210经由信号凸块216a及电源/接地凸块216b，而接合至覆晶封装基板200上时，信号凸块216a将对应接合的信号接合垫204a，而电源/接地凸块216b则对应接合至电源/接地焊垫214b。值得注意的是，由于信号接合垫204a设计为一“非焊罩定义型(NSMD)”接合垫，所以信号凸块216a的下缘将接合并包覆信号接合垫204a的顶面及侧面。此外，而电源/接地接合垫204b设计为一“焊罩定义型(SMD)”接合垫，所以电源/接地凸块216b的下缘将接合至电源/接地接合垫204b的部分顶面。
请同样参考图3，在第一开口208a的孔径设计等于第二开口208b的孔径的情况之下，由于信号接合垫204a为一“非焊罩定义型(NSMD)”接合垫结构，而电源/接地接合垫204b为一“焊罩定义型(SMD)”接合垫结构，因此，当信号凸块216a及电源/接地凸块216b分别接合至信号接合垫204a及电源/接地接合垫204b时，信号凸块216a与信号接合垫204a之间的接合面积将小于电源/接地凸块216b与电源/接地接合垫204b之间的接合面积。此外，由于信号凸块216a的下缘需向下包覆信号接合垫204a的侧面，因而使得信号凸块216a的形状约略向下拉伸，而电源/接地凸块216b则无须向下包覆电源/接地接合垫204b的侧面，并受到第二开口208b的向上推挤，使得电源/接地凸块216b的形状约略向外延伸。因此，在芯片210接合至覆晶封装基板200之后，将使得信号凸块216a的横截面积相对小于电源/接地凸块216b的横截面积，所以具有较大的横截面积的电源/接地凸块216b将可承受较大的电流通过。此外，由于电源/接地凸块216b通常为锡铅凸块，因此，当电源/接地凸块216b具有较大的横截面积时，锡铅凸块(即电源/接地凸块216b)所受的电子迁移(electro-migration)的影响较小，使得锡原子及铅原子不容易分别朝向锡铅凸块(即电源/接地凸块216b)的上下两端移动，因而在锡铅凸块(即电源/接地凸块216b)的水平横截面处产生一过渡界面，故可增加芯片210于信号传输于锡铅凸块(即电源/接地凸块216b)的可靠度。
请同样参考图3，由于基板202的表层通常是一层绝缘层，而信号接合垫204a及电源/接地接合垫204b配置其上，为了避免信号接合垫204的下缘的绝缘层，其于温度循环测试(Temperature CycleTest，TCT)时产生裂缝，故基板202的表层所使用的绝缘层，其材质必须为含有纤维的绝缘材料，例如含有纤维的树脂(BT pre-preg)，用以预防基板202的表层的绝缘层的裂缝不断向下延伸，而破坏基板202内部的线路。
请同时参考图3、图4，其中图4为本实用新型的较佳实施例的一种覆晶封装基板，其部分布局结构的示意图。如图4所示，电源/接地接合垫304均分别以成对或多对的方式分布，其中绝大部分的电源/接地接合垫304分别由一片状导电结构306所构成，并利用图3的焊罩层206的第一开口208b，在片状导电结构306的表面定义出“焊罩定义型(SMD)”接合垫结构，用以与图3的电源/接地凸块216b相接合。此外，信号接合垫302则是单独分布，并利用图3的焊罩层206的第一开口208a，暴露出信号接合垫302的顶面及底面。
本实用新型的较佳实施例的覆晶封装基板主要包括一基板、至少一信号接合垫、至少一电源/接地接合垫及一焊罩层，其中信号接合垫及电源/接地接合垫均配置于电路基板上，而焊罩层则覆盖于上述的基板，并具有至少一第一开口及至少一第二开口，其中第一开口暴露出信号接合垫的顶面及侧面，形成一“焊罩定义型(SMD)”接合垫结构，而第二开口则暴露出电源/接地焊垫的部分顶面，形成一“非焊罩定义型(NSMD)”接合垫结构。因此，在第一开口及第二开口的孔径大小相同的情况下，信号接合垫横截面积将小于电源/接地接合垫的横截面积，在芯片的主动表面上的信号凸块及电源/接地凸块将分别对应接合至信号接合垫及电源/接地接合垫之后，信号凸块与信号接合垫的接合面积将小于电源/接地凸块与电源/接地接合垫的接合面积。
综上所述，本实用新型的覆晶封装基板分别利用“非焊罩定义型(NSMD)”接合垫结构作为信号接合垫，并利用“焊罩定义型(SMD)”接合垫结构来作为电源/接地接合垫。由于经过信号凸块及信号接合垫的电流较小，故可利用“非焊罩定义型(NSMD)”接合垫结构来缩短信号接合垫的间距，并可对应缩短信号凸块的间距，借以提高芯片的主动表面上可配设的信号凸块或电源/接地凸块的数量。此外，由于电源/接地凸块与“焊罩定义型(SMD)”电源/接地接合垫之间的接合面积较大，故在“非焊罩定义型(NSMD)”的电源/接地接合垫上的电源/接地凸块的横截面积较大，如此将可承受较大的电流通过，并且受到电子迁移的影响也相对较小。
Claims (10)
1.一种覆晶封装基板，其特征是，该覆晶封装基板包括：
一基板；
至少一信号接合垫，配置于该基板上；
至少一电源/接地接合垫，配置于该基板上，其中该信号接合垫的横截面积小于该电源/接地接合垫的横截面积；以及
图案化的一防焊层，覆盖于该基板上，并具有至少一第一开口及至少一第二开口，其中该第一开口暴露出该信号接合垫的顶面及侧面，而该第二开口暴露出该电源/接地接合垫的部分顶面。
2.如权利要求1所述的覆晶封装基板，其特征是，更包括图案化的一线路层，其配置于该基板上，而该信号接合垫及该电源/接地接合垫由该线路层所构成。
3.如权利要求1所述的覆晶封装基板，其特征是，该第一开口的孔径等于该第二开口的孔径。
4.如权利要求1所述的覆晶封装基板，其特征是，该基板为一电路基板。
5.如权利要求1所述的覆晶封装基板，其特征是，该基板具有至少一绝缘层，其特征是，该绝缘层位于该基板的表层，且该绝缘层的材质为含有纤维的绝缘材料。
6.一种覆晶封装结构，其特征是，该结构包括：
一覆晶封装基板，包括：
一基板，
至少一信号接合垫，配置于该基板上，
至少一电源/接地接合垫，配置于该基板上，其中该信号接合垫的横截面积小于该电源/接地接合垫的横截面积，以及
图案化的一防焊层，覆盖于该基板上，并具有至少一第一开口及至少一第二开口，其中该第一开口暴露出该信号接合垫的顶面及侧面，而该第二开口暴露出该电源/接地接合垫的部分顶面；
一芯片，具有一主动表面、至少一信号凸块及至少一电源/接地凸块，其中该信号凸块及该电源/接地凸块均配置于该主动表面，且该信号凸块及该电源/接地凸块分别接合至该信号接合垫及该电源/接地接合垫。
7.如权利要求6所述的覆晶封装结构，其特征是，更包括图案化的一线路层，其配置于该基板上，而该信号接合垫及该电源/接地接合垫由该线路层所构成。
8.如权利要求6所述的覆晶封装结构，其特征是，该第一开口的孔径等于该第二开口的孔径。
9.如权利要求6所述的覆晶封装结构，其特征是，该基板为一电路基板。
10.如权利要求6所述的覆晶封装结构，其特征是，该基板具有至少一绝缘层，其中该绝缘层位于该基板的表层，且该绝缘层的材质为含有纤维的绝缘材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02231636U CN2538067Y (zh) | 2002-04-24 | 2002-04-24 | 覆晶封装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02231636U CN2538067Y (zh) | 2002-04-24 | 2002-04-24 | 覆晶封装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2538067Y true CN2538067Y (zh) | 2003-02-26 |
Family
ID=33707305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02231636U Expired - Lifetime CN2538067Y (zh) | 2002-04-24 | 2002-04-24 | 覆晶封装基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2538067Y (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100416806C (zh) * | 2003-08-20 | 2008-09-03 | 日月光半导体制造股份有限公司 | 具有区域凸块的覆晶封装结构、覆晶基板及覆晶组件 |
| CN100463130C (zh) * | 2004-05-20 | 2009-02-18 | 威盛电子股份有限公司 | 倒装芯片封装工艺 |
| CN100473259C (zh) * | 2004-04-13 | 2009-03-25 | 纬创资通股份有限公司 | 电路板组装方法与结构及用以组装该结构的工装用具 |
| CN100511665C (zh) * | 2006-11-21 | 2009-07-08 | 日月光半导体制造股份有限公司 | 具有非焊罩定义金属球垫的基板结构 |
| CN102254869A (zh) * | 2010-05-20 | 2011-11-23 | 台湾积体电路制造股份有限公司 | 集成电路装置 |
| US9437490B2 (en) | 2013-11-18 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
| CN107548230A (zh) * | 2016-06-24 | 2018-01-05 | 南亚电路板股份有限公司 | 印刷电路板及其制作方法 |
| CN107613666A (zh) * | 2017-07-28 | 2018-01-19 | 青岛海尔智能技术研发有限公司 | 一种qfn芯片pcb封装方法及pcb板 |
| TWI620295B (zh) * | 2013-11-18 | 2018-04-01 | 台灣積體電路製造股份有限公司 | 半導體元件及其製造方法 |
| CN107994002A (zh) * | 2014-12-30 | 2018-05-04 | 日月光半导体制造股份有限公司 | 半导体衬底及具有半导体衬底的半导体封装结构 |
| CN111316433A (zh) * | 2017-10-05 | 2020-06-19 | 德州仪器公司 | 半导体装置中的成形互连凸块 |
-
2002
- 2002-04-24 CN CN02231636U patent/CN2538067Y/zh not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100416806C (zh) * | 2003-08-20 | 2008-09-03 | 日月光半导体制造股份有限公司 | 具有区域凸块的覆晶封装结构、覆晶基板及覆晶组件 |
| CN100473259C (zh) * | 2004-04-13 | 2009-03-25 | 纬创资通股份有限公司 | 电路板组装方法与结构及用以组装该结构的工装用具 |
| CN100463130C (zh) * | 2004-05-20 | 2009-02-18 | 威盛电子股份有限公司 | 倒装芯片封装工艺 |
| CN100511665C (zh) * | 2006-11-21 | 2009-07-08 | 日月光半导体制造股份有限公司 | 具有非焊罩定义金属球垫的基板结构 |
| CN102254869A (zh) * | 2010-05-20 | 2011-11-23 | 台湾积体电路制造股份有限公司 | 集成电路装置 |
| TWI620295B (zh) * | 2013-11-18 | 2018-04-01 | 台灣積體電路製造股份有限公司 | 半導體元件及其製造方法 |
| US9437490B2 (en) | 2013-11-18 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
| CN107994002A (zh) * | 2014-12-30 | 2018-05-04 | 日月光半导体制造股份有限公司 | 半导体衬底及具有半导体衬底的半导体封装结构 |
| CN107548230A (zh) * | 2016-06-24 | 2018-01-05 | 南亚电路板股份有限公司 | 印刷电路板及其制作方法 |
| CN107613666A (zh) * | 2017-07-28 | 2018-01-19 | 青岛海尔智能技术研发有限公司 | 一种qfn芯片pcb封装方法及pcb板 |
| CN107613666B (zh) * | 2017-07-28 | 2021-06-22 | 青岛海尔智能技术研发有限公司 | 一种qfn芯片pcb封装方法及pcb板 |
| CN111316433A (zh) * | 2017-10-05 | 2020-06-19 | 德州仪器公司 | 半导体装置中的成形互连凸块 |
| US12183703B2 (en) | 2017-10-05 | 2024-12-31 | Texas Instruments Incorporated | Leadframes in semiconductor devices |
| US12191273B2 (en) | 2017-10-05 | 2025-01-07 | Texas Instruments Incorporated | Pre-molded leadframes in semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7960842B2 (en) | Structure of high performance combo chip and processing method | |
| KR101198411B1 (ko) | 패키지 온 패키지 기판 | |
| CN2538067Y (zh) | 覆晶封装基板 | |
| US9324633B2 (en) | Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same | |
| US20100116539A1 (en) | Circuit board including solder abll land having hole and semiconductor package having the circuit board | |
| JP2009141169A (ja) | 半導体装置 | |
| US8120148B2 (en) | Package structure with embedded die and method of fabricating the same | |
| US20060091524A1 (en) | Semiconductor module, process for producing the same, and film interposer | |
| US7759795B2 (en) | Printed circuit board having reliable bump interconnection structure, method of fabricating the same, and semiconductor package using the same | |
| JP2006501661A (ja) | 集積回路を接続するための基板 | |
| CN1326432C (zh) | 无焊垫设计的高密度电路板及其制造方法 | |
| CN101483970B (zh) | 线路板 | |
| CN2672857Y (zh) | 倒装芯片封装基板 | |
| CN101281894B (zh) | 半导体组件承载结构及其叠接结构 | |
| US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
| CN1922767A (zh) | 用于连接掩埋信号线和电器件的互连结构及方法 | |
| CN107039390A (zh) | 半导体封装 | |
| CN2896793Y (zh) | 应用非信号贯孔排列的线路板 | |
| KR20090044496A (ko) | 스택 패키지 | |
| JP4654971B2 (ja) | 積層型半導体装置 | |
| CN100392849C (zh) | 封装体及封装体模块 | |
| CN101483163B (zh) | 窗口型球格阵列封装构造及其基板 | |
| CN1363952A (zh) | 晶圆级封装制作工艺及其晶片结构 | |
| TWI860506B (zh) | 電子封裝件及其封裝基板與製法 | |
| CN2710308Y (zh) | 线路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |
Expiration termination date: 20120424 Granted publication date: 20030226 |