CN214956854U - 芯片封装结构 - Google Patents
芯片封装结构 Download PDFInfo
- Publication number
- CN214956854U CN214956854U CN202023318021.8U CN202023318021U CN214956854U CN 214956854 U CN214956854 U CN 214956854U CN 202023318021 U CN202023318021 U CN 202023318021U CN 214956854 U CN214956854 U CN 214956854U
- Authority
- CN
- China
- Prior art keywords
- chip
- metal layer
- metal
- bump
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 97
- 239000002184 metal Substances 0.000 claims abstract description 97
- 238000002955 isolation Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 239000005022 packaging material Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 abstract description 7
- 230000017525 heat dissipation Effects 0.000 abstract description 4
- 230000002035 prolonged effect Effects 0.000 abstract description 4
- 239000002699 waste material Substances 0.000 abstract description 4
- 238000005538 encapsulation Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000001464 adherent effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- -1 gold tin copper aluminum Chemical compound 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型提供的芯片封装结构，提供一带有Bump金属凸点的芯片，将芯片的背面电镀一层第一金属层，所述芯片的至少一个侧壁上电镀一层第二金属层，所述第一金属层与所述第二金属层连接，对电镀好的芯片进行塑封形成塑封体，并引出引脚，第一引脚与Bump金属凸点连接，第二引脚与第二金属层连接。在同样大小的封装体空间内，能够使空间利用率最大化，第二金属层采用贴壁式设置，能够大大降低空间的浪费，从而在同样大小的封装体空间内，能够封装更大尺寸的芯片。反之，同样大小的芯片，采用本实用新型所提供的的封装结构，能够大大缩小封装尺寸。另外，将所述第一金属层与所述第二金属层均暴露在外，能够提高芯片的散热效率，从而延长其使用寿命。
Description
技术领域
本实用新型涉及半导体封装技术领域，尤其涉及芯片封装结构。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片(Die)，然后将切割好的晶片用胶水贴装到相应的基板(引线框架)架的小岛上，再利用超细的金属(金锡铜铝)导线或者导电性树脂将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead),并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检 Incoming、测试Test和包装Packing等工序，最后入库出货。
在WB封装时，芯片的Bump凸点与框架上的引脚点位置之间通过金属线进行连接，这种连接，在同样大小的封装体内，必然会浪费很大的空间，如图1所示，图中A 部分均为浪费的空间，从而降低了同样尺寸大小的封装体内的空间利用率，即同样尺寸的封装体内，此种封装体内的芯片尺寸必然大大降低。
实用新型内容
本实用新型提供了一种芯片封装结构，能够大大增大封装体的空间利用率。
本实用新型所采取的技术方案如下：
芯片封装结构，提供一带有Bump金属凸点的芯片，芯片上的具有Bump金属凸点的面为有源面，与其对立的面为背面，将芯片的背面电镀一层第一金属层，所述芯片的至少一个侧壁上电镀一层第二金属层，所述第一金属层与所述第二金属层连接，对电镀好的芯片进行塑封形成塑封体，并引出第一引脚和第二引脚，第一引脚与Bump 金属凸点连接，第二引脚与第二金属层连接。
进一步的，所述第二金属层与所述侧壁之间设有隔离层。
进一步的，所述第二金属层与所述侧壁之间设有隔离层。
进一步的，所述第一金属层与第二金属层的材质相同或者不同，第一金属层与所述第二金属层可同时电镀或者分开时段电镀。
进一步的，所述第一金属层与第二金属层为Cu、Ni、Sn、Ag或Au中的一种。
进一步的，所述第一引脚和第二引脚均处于有源面的位置。
进一步的，所述第一金属层与所述第二金属层均暴露在外。
进一步的，所述芯片上的其他未设置有第二金属层的侧壁均采用封装料进行塑封。
本实用新型与现有技术相比较，本实用新型的有益效果如下：通过将芯片的背面电镀一层第一金属层，所述芯片的至少一个侧壁上电镀一层第二金属层，所述第一金属层与所述第二金属层连接，对电镀好的芯片进行封装，并引出第一引脚和第二引脚，第一引脚与Bump金属凸点连接，第二引脚与第二金属层连接，在同样大小的封装体空间内，能够使空间利用率最大化，第二金属层采用贴壁式设置，能够大大降低空间的浪费，从而在同样大小的封装体空间内，能够封装更大尺寸的芯片。反之，同样大小的芯片，采用本实用新型所提供的的封装结构，能够大大缩小封装尺寸。
另外，将所述第一金属层与所述第二金属层均暴露在外，能够提高芯片的散热效率，从而延长其使用寿命。
附图说明
图1为背景技术中所提出的封装体的结构示意图；
图2为本实用新型芯片封装结构的结构示意图；
图3～图8为本实用新型芯片封装结构的工艺流程图；
图9为本实用新型实用新型芯片封装结构中的第二金属层贴壁处理和非贴壁处理的对比图。
具体实施方式
下面将结合具体的实施方式来说明本实用新型的内容，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。
本实用新型所提到的方向用语，例如：上、下、左、右、前、后、内、外、正面、背面、侧面等，仅是参考附图的方向，以下通过参考附图描述的实施方式及使用的方向用语是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。此外，本实用新型提供的各种特定的工艺和材料的例子，都是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图2，图2为本实用新型芯片封装结构的结构示意图。
芯片封装结构，提供一带有Bump金属凸点11的芯片10，芯片10上的具有Bump 金属凸点11的面为有源面，与其对立的面为背面，将芯片10的背面电镀一层第一金属层20，所述芯片10的至少一个侧壁10a上电镀一层第二金属层30，所述第一金属层20与所述第二金属层30连接，对电镀好的芯片10进行塑封形成塑封体40，并引出第一引脚a、第二引脚b，第一引脚a与Bump金属凸点11连接，第二引脚b与第二金属层30连接。
所述第二金属层30与所述侧壁10a之间设有隔离层c，在另外的技术方案中，也可不设置所述隔离层c，直接进行第二金属层30贴壁式设置，优选的，所述隔离层c 为导热性能好的材料且为不导电材料。
所述第一金属层20与第二金属层30的材质相同或者不同，第一金属层20与所述第二金属层30可同时电镀或者分开时段电镀，在材质相同时，直接可以同时进行电镀，提高生产效率。
所述第一金属层20与第二金属层30为Cu、Ni、Sn、Ag或Au中的一种。
所述第一引脚a、第二引脚b均处于有源面的位置，所述第一金属层20与所述第二金属层30均暴露在外，提高芯片10的散热性能，所述芯片10上的其他未设置有第二金属层30的侧壁10a均采用封装料进行塑封，提高密封性，保护芯片10，延长芯片10 的使用寿命。
本实用新型的工艺流程如下：
请参阅图3～图9，其中图3～图8为本实用新型芯片封装结构的工艺流程图，图9为本实用新型实用新型芯片封装结构中的第二金属层贴壁处理和非贴壁处理的对比图。
第一步：如图3所示，将带有Bump金属凸点11的芯片10放置在基板d上；
第二步：如图4所示，将芯片10进行塑封，形成塑封体40；
第三步：如图5所示，对塑封体40进行研磨或者蚀刻，暴露出Bump金属凸点11；
第四步：如图6所示，撤除基板d；
第五步：如图7所示，将芯片10的背面电镀一层第一金属层20，所述芯片10的至少一个侧壁10a上电镀一层第二金属层30，所述第一金属层20与所述第二金属层 30连接，本实施例中，第二金属层30与芯片10的侧壁10a之间的塑封体40即为隔离层c，在其他实施例中，可以将此处的隔离层c撤除，将第二金属层30直接与芯片10 的侧壁10a贴合，使在同样大小尺寸的空间内，尽可能增大封装芯片10的尺寸，如图 9所示，很明显，同尺寸的封装体中，第二金属层30直接与芯片10的侧壁10a贴合的芯片尺寸要增大很多。
第六步：如图8所示，在芯片10的有源面上进行电镀形成铜第一引脚a和第二引脚b，分别与Bump金属凸点11和第二金属层30连接。
本实用新型的有益效果如下：通过将芯片的背面电镀一层第一金属层，所述芯片的至少一个侧壁上电镀一层第二金属层，所述第一金属层与所述第二金属层连接，对电镀好的芯片进行封装，并引出第一引脚a和第二引脚b，第一引脚a与Bump金属凸点连接，第二引脚b与第二金属层连接，在同样大小的封装体空间内，能够使空间利用率最大化，第二金属层采用贴壁式设置，能够大大降低空间的浪费，从而在同样大小的封装体空间内，能够封装更大尺寸的芯片。反之，同样大小的芯片，采用本实用新型所提供的的封装结构，能够大大缩小封装尺寸。
另外，将所述第一金属层与所述第二金属层均暴露在外，能够提高芯片的散热效率，从而延长其使用寿命。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (8)
1.芯片封装结构，其特征在于，提供一带有Bump金属凸点(11)的芯片(10)，芯片(10)上的具有Bump金属凸点(11)的面为有源面，与其对立的面为背面，将芯片(10)的背面电镀一层第一金属层(20)，所述芯片(10)的至少一个侧壁(10a)上电镀一层第二金属层(30)，所述第一金属层(20)与所述第二金属层(30)连接，对电镀好的芯片(10)进行塑封形成塑封体(40)，并引出第一引脚(a)和第二引脚(b)，第一引脚(a)与Bump金属凸点(11)连接，第二引脚(b)与第二金属层(30)连接。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第二金属层(30)与所述侧壁(10a)之间设有隔离层(c)。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述隔离层(c)可直接为塑封芯片(10)的塑封体(40)。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述第一金属层(20)与第二金属层(30)的材质相同或者不同，第一金属层(20)与所述第二金属层(30)可同时电镀或者分开时段电镀。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述第一金属层(20)与第二金属层(30)为Cu、Ni、Sn、Ag或Au中的一种。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述第一引脚(a)和第二引脚(b)均处于有源面的位置。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述第一金属层(20)与所述第二金属层(30)均暴露在外。
8.根据权利要求7所述的芯片封装结构，其特征在于，所述芯片(10)上的其他未设置有第二金属层(30)的侧壁(10a)均采用封装料进行塑封。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023318021.8U CN214956854U (zh) | 2020-12-31 | 2020-12-31 | 芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023318021.8U CN214956854U (zh) | 2020-12-31 | 2020-12-31 | 芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214956854U true CN214956854U (zh) | 2021-11-30 |
Family
ID=79116878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202023318021.8U Active CN214956854U (zh) | 2020-12-31 | 2020-12-31 | 芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214956854U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466830A (zh) * | 2020-12-31 | 2021-03-09 | 合肥祖安投资合伙企业(有限合伙) | 芯片封装结构 |
-
2020
- 2020-12-31 CN CN202023318021.8U patent/CN214956854U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466830A (zh) * | 2020-12-31 | 2021-03-09 | 合肥祖安投资合伙企业(有限合伙) | 芯片封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101859713B (zh) | 先进四方扁平无引脚封装结构及其制造方法 | |
| US9087827B2 (en) | Mixed wire semiconductor lead frame package | |
| US7799611B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| TWI286375B (en) | Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same | |
| CN100485917C (zh) | 电镀于封胶内的无外引脚半导体封装构造的制造方法 | |
| US20050218499A1 (en) | Method for manufacturing leadless semiconductor packages | |
| CN110429075B (zh) | 高密度多侧面引脚外露的封装结构及其生产方法 | |
| CN101131982A (zh) | 半导体器件无脚封装结构及其封装工艺 | |
| US20100029046A1 (en) | Integrated circuit package system with concave terminal | |
| CN111755397A (zh) | 多基岛引线框架的封装结构及其封装方法 | |
| CN214956854U (zh) | 芯片封装结构 | |
| CN215008217U (zh) | Mos管高速高可靠性dfn封装引线框架及mos管 | |
| CN112349673A (zh) | 一种基于键合线连接的超薄封装件及其制作工艺 | |
| CN103824820B (zh) | 引线框区域阵列封装技术 | |
| CN110890284A (zh) | 一种芯片堆叠封装结构及其工艺方法 | |
| US20010042776A1 (en) | Method of wire bonding for small clearance | |
| CN112563233B (zh) | 一种平面封装件及其生产方法 | |
| CN112466830A (zh) | 芯片封装结构 | |
| US8106489B1 (en) | Integrated circuit package and packaging method | |
| CN207834270U (zh) | 一种封装结构 | |
| CN112490208A (zh) | 具有电感的芯片封装结构 | |
| CN217883965U (zh) | 一种适用于u盘的闪存封装结构 | |
| CN110690191A (zh) | 一种双面芯片封装结构及封装方法 | |
| CN216413073U (zh) | 一种内置基板的引线框架 | |
| CN217641396U (zh) | 一种微型led芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |