CN212845494U - 电连接装置 - Google Patents
电连接装置 Download PDFInfo
- Publication number
- CN212845494U CN212845494U CN202021425138.3U CN202021425138U CN212845494U CN 212845494 U CN212845494 U CN 212845494U CN 202021425138 U CN202021425138 U CN 202021425138U CN 212845494 U CN212845494 U CN 212845494U
- Authority
- CN
- China
- Prior art keywords
- sample
- electrical connection
- region
- conductive
- connecting piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
Abstract
本实用新型提供一种电连接装置，能够放置在动态抓点机台内，所述电连接装置包括：基板，包括承载区及电连接区，所述承载区用于放置样品；一个或多个导电件，设置在所述电连接区，所述导电件用于与所述样品的焊盘电连接；接口装置，分别与所述导电件及测试设备电连接，用于将所述样品与测试设备电连接。本实用新型的优点在于，样品的焊垫通过导电件及接口装置与测试设备电连接，从而避免使用探针卡将所述样品的焊垫与测试设备电连接，避免了探针卡的损坏，提高了工作效率，降低成本。
Description
技术领域
本实用新型涉及集成电路测试领域，尤其涉及一种电连接装置。
背景技术
一般来说，集成电路在研制、生产和使用过程中失效不可避免，随着人们对产品质量和可靠性要求的不断提高，失效分析工作也显得越来越重要，通过芯片失效分析，可以帮助集成电路设计人员找到设计上的缺陷、工艺参数的不匹配或设计与操作中的不当等问题。
目前，失效分析在对晶圆级或者封装级样品做动态抓点(dynamic hotspot)时，通常都是将样品设置在动态抓点机台内，并借助于探针卡(probe card)扎在芯片的焊盘(pad)上，然后将探针卡连出到测试机端，在某一操作条件下做动态抓点。
对于封装级样品，通常需要先用一定的方法将目标芯片取出，再将其固定于某一衬底上，再扎针测试。但是，某些芯片(例如，3D NAND芯片)的焊盘较多，在固定到衬底上，如果固定的不水平，手动下针时很难保证这些焊盘同时都有良好的接触，比如有的焊盘还没有扎上而另一些焊盘已经扎得很深，因而有一定的风险会损坏探针卡。另外，对于内部有多颗裸片的封装级样品，取出后的单颗裸片很薄因而有一定的翘曲，即使固定到衬底上依然改善甚微，则手动下针时也会存在有的焊盘还没有扎上而另一些焊盘已经扎得很深的情况。
实用新型内容
本实用新型所要解决的技术问题是，提供一种电连接装置，其能够替代探针卡。
为了解决上述问题，本实用新型提供了一种电连接装置，能够放置在动态抓点机台内，所述电连接装置包括：基板，包括承载区及电连接区，所述承载区用于放置样品；一个或多个导电件，设置在所述电连接区，所述导电件用于与所述样品的焊盘电连接；接口装置，分别与所述导电件及测试设备电连接，用于将所述样品与测试设备电连接。
进一步，所述接口装置包括：第一连接件，设置在所述电连接区，所述第一连接件包括多个连接单元，所述连接单元与所述导电件一一对应电连接；转接装置，设置有第二连接件及第三连接件，所述第二连接件与所述第三连接件电连接，所述第一连接件能够与所述第二连接件电连接，所述第三连接件能够与所述测试设备电连接，以将所述样品与测试设备电连接。
进一步，所述连接单元为接线插孔，转接装置为多个连接线，所述连接线的一端具有插头，作为所述第二连接件，所述连接线的另一端具有插孔或者插头，作为所述第三连接件。
进一步，所述连接单元为接线插头，转接装置为多个连接线，所述连接线的一端具有插孔，作为所述第二连接件，所述连接线的另一端具有插孔或者插头，作为所述第三连接件。
进一步，所述第一连接件为金手指，所述第二连接件为与所述金手指连接的插槽，所述第三连接件为金手指或者能够与金手指连接的插槽。
进一步，所述转接装置为柔性线路板。
进一步，所述样品与所述导电件之间能够通过导电引线电连接。
进一步，所述导电件的排序与所述焊盘的排序相同。
进一步，所述承载区具有一孔，当所述样品设置在所述基板的背面时，所述孔至少暴露出所述样品的待测试区域。
进一步，所述电连接区包括第一区域及第二区域，所述第一区域及所述第二区域分别设置在所述承载区的两端，所述接口装置对应所述第一区域设置，所述导电件设置在所述第二区域。
本实用新型的优点在于，样品的焊垫通过导电件及接口装置与测试设备电连接，从而避免使用探针卡将所述样品的焊垫与测试设备电连接，避免了探针卡的损坏，提高了工作效率，降低成本。
附图说明
图1是本实用新型电连接装置的第一具体实施方式的结构示意图；
图2是本实用新型电连接装置的第一具体实施方式上设置样品的示意图；
图3是本实用新型电连接装置的第二具体实施方式的结构示意图；
图4是本实用新型电连接装置的第三具体实施方式上设置样品的示意图；
图5是本实用新型电连接装置的第四具体实施方式的结构示意图；
图6是在本实用新型电连接装置的第四具体实施方式上设置样品的示意图。
具体实施方式
下面结合附图对本实用新型提供的电连接装置的具体实施方式做详细说明。
本实用新型提供一种电连接装置，用于在失效分析中作为电连接载体，将样品与测试设备电连接，从而避免使用探针卡将样品与测试设备电连接。本实用新型电连接装置能够置于动态抓点机台内，以在对芯片进行电测试时对芯片的目标层进行动态抓点。
图1是本实用新型电连接装置的第一具体实施方式的结构示意图，图2是本实用新型电连接装置上设置样品的示意图。请参阅图1及图2，本实用新型电连接装置包括基板100、多个导电件110及接口装置120。
所述基板100包括承载区101及电连接区102。所述承载区101用于放置样品200。所述电连接区102用于将样品与测试设备(附图中未绘示)电连接。在本具体实施方式中，所述基板100包括但不限于印刷电路板(PCB)。
所述导电件110设置在所述电连接区102。所述导电件110用于与所述样品200的焊盘201电连接。在本具体实施方式中，所述导电件110为金属导电条。
所述导电件110与所述样品200需要进行测试的焊盘201一一对应，即一个导电件110与一个焊盘201电连接。其中，所述焊盘201可通过金属引线202与所述导电件110电连接。例如，在需要对样品进行连接时，采用重新打线的方式，将所述焊盘201通过金属引线202与所述导电件110电连接。
进一步，所述导电件110的排序与所述样品200的焊盘201的排序相同，从而使得从所述导电件110的排序即可作为所述样品的焊盘的排序，从而避免测试出现误差。例如，当所述样品的正面朝上放置时，所述焊盘201的排序序号为1～n，则所述导电件110的排序序号也为1～n；当所述样品的背面朝上放置时，所述焊盘201的排序序号为n～1，则所述导电件110的排序序号也为n～1。
所述接口装置120分别与所述导电件110及测试设备电连接，进而将所述样品200与测试设备电连接。
所述接口装置120包括第一连接件及转接装置。
所述第一连接件设置在所述电连接区102。所述第一连接件包括多个连接单元，所述连接单元与所述导电件110一一对应电连接。其中，所述连接单元可通过设置在所述基板100内的导电线路电连接。所述导电线路埋藏在所述基板100中，因此，附图中并未绘示所述导电线路。
转接装置包括第二连接件及第三连接件。所述第二连接件与所述第三连接件电连接。所述第一连接件能够与所述第二连接件电连接，所述第三连接件能够与所述测试设备电连接，以将所述样品200与测试设备电连接。
具体地说，在第一具体实施方式中，所述第一连接件为插孔组121，所述连接单元为接线插孔121A，转接装置为多个连接线122。在图1中仅示意性地绘示一个所述连接线122。所述连接线122的一端具有插头122A，作为所述第二连接件，所述连接线122的另一端具有插孔或者插头122B，作为所述第三连接件。所述插头122A能够插入所述接线插孔121A上，以将所述接线插孔121A与所述连接线122电连接。设置在所述连接线122另一端的插孔或者插头122B能够与测试设备电连接。例如，若设置在所述连接线122另一端结构为插孔，则所述测试设备上设置有插头，以与所述插孔配合，若设置在所述连接线122另一端结构为插头，则所述测试设备上设置有插孔，以与所述插头配合。
进一步，在本实用新型其他具体实施方式中，所述连接单元为接线插头，转接装置为多个连接线，所述连接线的一端具有插孔，作为所述第二连接件，所述连接线的另一端具有插孔或者插头，作为所述第三连接件。
可以理解的是，所述连接线的数量不是定数，其取决于需要与测试设备电连接的芯片的焊盘的数量，或者取决于连接单元的数量。
在本实用新型中，所述样品200的焊垫201通过导电件110及接口装置120与测试设备电连接，从而避免使用探针卡将所述样品200的焊垫201与测试设备电连接，避免了探针卡的损坏。
在本实用新型第一具体实施方式中，所述连接单元为接线插孔或者插头，所述转接装置为连接线122。而在本实用新型第二具体实施方式中，所述第一连接件为金手指。请参阅图3，其为本实用新型电连接装置的第二具体实施方式的结构示意图，所述第一连接件为金手指123，所述连接单元为金手指上的一个导电单元123A。所述转接装置为柔性线路板124，所述第二连接件与所述第三连接件设置在所述转接装置的两端。所述柔性线路板可为现有的柔性电路板(Flexible Printed Circuit简称FPC)，其是以聚酰亚胺或聚酯薄膜为基材制成的一种具有高度的可靠性、良好的可挠性的印刷电路板。其中，所述第二连接件为与所述金手指123连接的插槽124A，所述第三连接件为金手指124B，所述测试设备上设置有与其对应的插槽。或者，在本实用新型另一具体实施方式中，所述第三连接件为插槽，所述测试设备上设置有与其对应的金手指。
在第二具体实施方式中，设置在所述转接装置两端的插槽124A及金手指124B通过设置在所述柔性线路板内的导电线路实现电连接。
在第二具体实施方式中，所述电连接区102设置在所述承载区101的一端，而在本实用新型另一具体实施方式中，所述电连接区102设置在所述承载区101的两端。
图4是本实用新型电连接装置的第三具体实施方式上设置样品的示意图。请参阅图4，所述电连接区102包括第一区域102A及第二区域102B，所述第一区域102A及所述第二区域120B分别设置在所述承载区101的两端。在本具体实施方式中，所述第一区域102A设置在所述承载区101的下方，所述第二区域102B设置在所述承载区101的上方。所述接口装置对应所述第一区域102A设置，所述导电件110设置在所述第二区域102B。具体地说，在所述第一区域102A设置有金手指123，柔性线路板124与所述金手指123电连接。基板100内的导电线路穿过所述承载区101而将所述导电件110与所述金手指123电连接。所述样品200的所述焊盘201朝向所述第二区域102B设置，以便于与所述导电件110通过打线等方式电连接。
可以理解的是，在第三具体实施方式中，所述导电件110的排序与所述样品200的焊盘201的排序相同，从而使得从所述导电件110的排序即可作为所述样品的焊盘的排序，从而避免测试出现误差。
实用新型人发现，在对样品进行动态抓点时，可能会需要从样品的正面或者背面进行抓点，若样品的正面或者背面被基板100遮挡，则无法进行动态抓点。例如，当样品200的正面朝上设置在基板100上时，样品200的背面被基板100遮挡，无法进行抓点，当样品的背面朝上设置在基板100上时，样品200的正面被基板100遮挡，无法进行抓点。因此，本实用新型还提供了第四具体实施方式。
图5是本实用新型电连接装置的第四具体实施方式的结构示意图，图6是在所述电连接装置上设置样品的示意图。请参阅图5及图6，所述基板100的承载区101具有孔101A，当所述样品200设置在所述基板100的背面时，所述孔101A至少暴露出所述样品200的待测试区域。在本具体实施方式中，所述基板100的背面是指所述基板100未设置导电件110的表面。
所述孔101A的面积至少大于所述样品200的待测试区域的面积，以暴露出所述样品200的待测试区域。例如，在本具体实施方式中，所述样品200的全部表面均为待测试区域，则所述孔101A的面积大于所述样品200的面积，以暴露出所述样品200。
在本具体实施方式中，由于所述孔101A的面积大于所述样品200的面积，则所述样品200无法直接固定在基板100上，因此，可通过塑封体300将样品200固定在基板100上。具体地说，在所述样品200的边缘具有塑封体300，所述塑封体300为样品200在封装工艺步骤中形成的保护所述样品200的结构，所述塑封体300的面积大于所述孔101A的面积，则当将所述样品200设置在所述基板100的背面后，可将塑封体300与所述基板100的背面粘贴，进而固定所述样品200。
在本具体实施方式中，由于所述样品待测试区域的正面及背面均未被所述基板100遮挡，可实现对正面或者背面的动态抓点。例如，在图6中，所述样品200的待测试区域的正面朝上，暴露于所述孔101A，待测试区域的背面背离所述基板100，即所述样品200的待测试区域的正面及背面均未被基板100遮挡。对于只能单侧抓点的动态抓点机台而言，当需要正面抓点时，动态抓点机台自所述孔101A对样品200的待测试区域正面进行抓点，当需要背面抓点时，则可翻转所述基板，使所述样品200的待测试区域的背面朝上，动态抓点机台对待测试区域背面进行抓点；对于能够双侧抓点的动态抓点机台而言，当需要正面抓点时，动态抓点机台自所述孔101A对样品200的待测试区域正面进行抓点，当需要背面抓点时，所述样品200的待测试区域的背面也并未被遮挡，动态抓点机台对待测试区域背面直接进行抓点，从而实现对正面或者背面的动态抓点。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
Claims (11)
1.一种电连接装置，能够放置在动态抓点机台内，其特征在于，所述电连接装置包括：
基板，包括承载区及电连接区，所述承载区用于放置样品；
一个或多个导电件，设置在所述电连接区，所述导电件用于与所述样品的焊盘电连接；
接口装置，分别与所述导电件及测试设备电连接，用于将所述样品与测试设备电连接。
2.根据权利要求1所述的电连接装置，其特征在于，所述接口装置包括：
第一连接件，设置在所述电连接区，所述第一连接件包括多个连接单元，所述连接单元与所述导电件一一对应电连接；
转接装置，设置有第二连接件及第三连接件，所述第二连接件与所述第三连接件电连接，所述第一连接件能够与所述第二连接件电连接，所述第三连接件能够与所述测试设备电连接，以将所述样品与测试设备电连接。
3.根据权利要求2所述的电连接装置，其特征在于，所述第一连接件与所述导电件之间通过设置在所述基板内的导电线路电连接。
4.根据权利要求2所述的电连接装置，其特征在于，所述连接单元为接线插孔，转接装置为多个连接线，所述连接线的一端具有插头，作为所述第二连接件，所述连接线的另一端具有插孔或者插头，作为所述第三连接件。
5.根据权利要求2所述的电连接装置，其特征在于，所述连接单元为接线插头，转接装置为多个连接线，所述连接线的一端具有插孔，作为所述第二连接件，所述连接线的另一端具有插孔或者插头，作为所述第三连接件。
6.根据权利要求2所述的电连接装置，其特征在于，所述第一连接件为金手指，所述第二连接件为与所述金手指连接的插槽，所述第三连接件为金手指或者能够与金手指连接的插槽。
7.根据权利要求6所述的电连接装置，其特征在于，所述转接装置为柔性线路板。
8.根据权利要求1所述的电连接装置，其特征在于，所述样品与所述导电件之间能够通过导电引线电连接。
9.根据权利要求1所述的电连接装置，其特征在于，所述导电件的排序与所述焊盘的排序相同。
10.根据权利要求1所述的电连接装置，其特征在于，所述承载区具有一孔，当所述样品设置在所述基板的背面时，所述孔至少暴露出所述样品的待测试区域。
11.根据权利要求1所述的电连接装置，其特征在于，所述电连接区包括第一区域及第二区域，所述第一区域及所述第二区域分别设置在所述承载区的两端，所述接口装置对应所述第一区域设置，所述导电件设置在所述第二区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021425138.3U CN212845494U (zh) | 2020-07-17 | 2020-07-17 | 电连接装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021425138.3U CN212845494U (zh) | 2020-07-17 | 2020-07-17 | 电连接装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212845494U true CN212845494U (zh) | 2021-03-30 |
Family
ID=75118120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202021425138.3U Active CN212845494U (zh) | 2020-07-17 | 2020-07-17 | 电连接装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212845494U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113341297A (zh) * | 2021-05-26 | 2021-09-03 | 长江存储科技有限责任公司 | 一种抓点测试系统及方法 |
| CN113866590A (zh) * | 2021-09-03 | 2021-12-31 | 长江存储科技有限责任公司 | 检测件与芯片的检测方法 |
-
2020
- 2020-07-17 CN CN202021425138.3U patent/CN212845494U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113341297A (zh) * | 2021-05-26 | 2021-09-03 | 长江存储科技有限责任公司 | 一种抓点测试系统及方法 |
| CN113866590A (zh) * | 2021-09-03 | 2021-12-31 | 长江存储科技有限责任公司 | 检测件与芯片的检测方法 |
| CN113866590B (zh) * | 2021-09-03 | 2023-09-26 | 长江存储科技有限责任公司 | 检测件与芯片的检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707311B2 (en) | Contact structure with flexible cable and probe contact assembly using same | |
| US6384616B1 (en) | Packaging and interconnection of contact structure | |
| US6184576B1 (en) | Packaging and interconnection of contact structure | |
| KR100395064B1 (ko) | 수직형 프로브 카드 | |
| US6812048B1 (en) | Method for manufacturing a wafer-interposer assembly | |
| US5378981A (en) | Method for testing a semiconductor device on a universal test circuit substrate | |
| KR101493871B1 (ko) | 웨이퍼 검사장치의 인터페이스 구조 | |
| US20040051541A1 (en) | Contact structure with flexible cable and probe contact assembly using same | |
| US5705933A (en) | Resuable carrier for burn-in/testing on non packaged die | |
| US5644247A (en) | Test socket and method for producing known good dies using the test socket | |
| JPH09503577A (ja) | バーンイン用再利用可能ダイ・キャリヤ及びバーンイン処理 | |
| CN212845494U (zh) | 电连接装置 | |
| CN110114683A (zh) | 用于dc参数测试的垂直式超低漏电流探针卡 | |
| US6534710B2 (en) | Packaging and interconnection of contact structure | |
| US4488111A (en) | Coupling devices for operations such as testing | |
| US6292005B1 (en) | Probe card for IC testing apparatus | |
| US6856155B2 (en) | Methods and apparatus for testing and burn-in of semiconductor devices | |
| US20030030462A1 (en) | Tester for semiconductor device | |
| CN113030703A (zh) | 一种双界面智能卡模块开短路的测试装置 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JPS601574A (ja) | プリント配線板検査用治具回路板 | |
| EP0654672B1 (en) | Integrated circuit test apparatus | |
| CN101135706A (zh) | 晶片测试模块 | |
| US6323670B1 (en) | PCB adapter for IC chip failure analysis | |
| US7352197B1 (en) | Octal/quad site docking compatibility for package test handler |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |