[go: up one dir, main page]

CN212183486U - 误差放大器、电路和电压调节器 - Google Patents

误差放大器、电路和电压调节器 Download PDF

Info

Publication number
CN212183486U
CN212183486U CN201922146701.7U CN201922146701U CN212183486U CN 212183486 U CN212183486 U CN 212183486U CN 201922146701 U CN201922146701 U CN 201922146701U CN 212183486 U CN212183486 U CN 212183486U
Authority
CN
China
Prior art keywords
pair
transistors
voltage
node
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201922146701.7U
Other languages
English (en)
Inventor
A·古普塔
N·古普塔
P·古普塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV Switzerland
Original Assignee
STMicroelectronics International NV Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV Switzerland filed Critical STMicroelectronics International NV Switzerland
Application granted granted Critical
Publication of CN212183486U publication Critical patent/CN212183486U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本公开的实施例涉及误差放大器、电路和电压调节器。一种电压调节器包括从参考电压和反馈电压产生误差电压的误差放大器。电压电流转换器将误差电压转换为输出电流，而反馈电阻则根据输出电流生成反馈电压。误差放大器包括：接收反馈电压和参考电压的晶体管差分对；在饱和状态下操作并且在输出节点和偏置节点处耦合至晶体管差分对的第一对晶体管；在线性区域操作并在中间节点对处耦合到第一对晶体管的第二对晶体管。补偿电容器耦合到中间节点对中的一个，以补偿误差放大器的寄生电容。输出节点处的输出是参考电压和反馈电压之间的差的函数。

Description

误差放大器、电路和电压调节器
技术领域
本申请涉及电压调节器领域，并且更特别地涉及采用增益、带宽和偏置电流解耦合的误差放大器设计的输出级补偿电压调节器。
背景技术
近年来，手持式电池供电的电子设备(例如，平板电脑和智能手机)已得到广泛使用，使用率不断提高，并且定期添加附加功能。
在这样的电子设备中使用的常见类型的电压调节器被称为低压差(LDO)电压调节器，低压差电压调节器可以利用较小的输入进行操作来输出电压差，并且提供很高的效率和散热能力。典型的LDO电压调节器包括误差放大器，误差放大器控制电压电流转换器(例如，场效应晶体管(FET)或双极结型晶体管(BJT))，以使得从输出节点汲取电流或向输出节点提供电流。误差放大器的一个输入接收反馈信号，而另一输入接收参考电压。误差放大器控制电压电流转换器，以保持恒定的输出电压。
在图1A中示出了一个这样的示例电压调节器10。电压调节器10包括误差放大器11，误差放大器11接收参考电压Vref和反馈电压Vfb作为输入。误差放大器11产生的输出Vout_int等于Vref和Vfb之间的差乘以误差放大器11的增益。Vout_Int被馈送到电压电流转换器12，电压电流转换器12基于Vout_Int产生输出电流Iout。Iout流经反馈电路13(例如，电阻分压器)以产生反馈电压Vfb，并流经负载电阻RL 14和负载电容CL以产生输出电压Vout。
误差放大器11的细节在图1B中示出。误差放大器11包括输入晶体管差分对15、尾电流源16和有源负载17。输入晶体管差分对15包括NMOS晶体管N1和N2。NMOS晶体管N1的漏极耦合到偏置节点Nbias，其源极耦合到尾电流源16，并且其栅极耦合来接收反馈电压Vfb。NMOS晶体管N2的漏极耦合到输出节点Nout，其源极耦合到尾电流源16，并且其栅极耦合来接收参考电压Vref。
尾电流源16包括NMOS晶体管N3，NMOS晶体管N3的漏极耦合到NMOS晶体管N1和N2的源极，其源极耦合到接地，并且其栅极耦合到偏置电压Vbias，从而汲取偏置电流Ibias。
有源负载17包括呈电流镜像关系的PMOS晶体管P1和P2，其中P1和P2的源极耦合到电源电压Vsup，P1和P2的栅极彼此相连并连接到偏置节点Nbias，P1的漏极耦合到偏置节点Nbias，并且P2的漏极耦合到输出节点Nout。
NMOS晶体管N1和N2用于在Nout处生成输出，该输出是Vfb和Vref之间的差乘以增益。电流镜像布置中的PMOS晶体管P1和P2充当有源负载。
注意，在输出节点Nout和电源节点Vsup之间形成寄生电容Cpar。为了进行适当的操作，需要进行补偿。因此，补偿电容器Ccomp与补偿电阻器Rcomp串联耦合在电源节点Vsup和输出节点Nout之间，用于在非主极点位置处或附近添加零点。
利用误差放大器11的调节器10因此产生极点
Figure BDA0002302589680000021
Figure BDA0002302589680000022
和
Figure BDA0002302589680000023
以及零点
Figure BDA0002302589680000024
电阻ro1是PMOS晶体管P2的输出电阻。假设CL实质上大于Cpar，则可以通过适当选择Rcomp来潜在地获得期望的(例如，由于设计参数所希望的)带宽扩展或偏置电流Ibias的减小。
为了使得该补偿在工艺、电压和温度(PVT)变化范围内保持预期，Rcomp需要跟踪r01。但是，该跟踪是不可能的，因为Rcomp由多晶硅电阻器工艺形成，而r01由MOS工艺形成。附加地，在多晶硅电阻器工艺和MOS工艺之间，温度系数并不相同。
因此，为了允许生产补偿在PVT变化范围内保持稳定和一致的电压调节器10，需要进一步的发展。
实用新型内容
本公开的实施例目的在于提供至少部分解决现有技术中的上述缺点的电路。
在第一方面，提供了一种误差放大器。所述误差放大器包括：输入晶体管差分对，接收第一电压和第二电压；第一对晶体管，在输出节点和偏置节点处耦合至所述输入晶体管差分对，所述第一对晶体管被配置为在饱和区域中操作；第二对晶体管，在中间节点对处耦合到所述第一对晶体管并被配置为在线性区域中操作；以及补偿电容器，耦合到所述中间节点对中的一个，以补偿所述误差放大器在所述输出节点处的寄生电容；其中所述误差放大器在所述输出节点处的输出是所述第二电压和所述第一电压之间的差的函数。
在一些实施例中，所述第二对晶体管的栅极直接电连接至所述第一对晶体管的栅极，并且还连接至所述第二对晶体管中的一个。
在一些实施例中，所述输入晶体管差分对是n沟道晶体管；其中所述第一对晶体管是p沟道晶体管；并且其中所述第二对晶体管是源极耦合到电源电压且漏极耦合到所述中间节点对的p沟道晶体管。
在一些实施例中，所述寄生电容在所述输出节点与所述电源电压之间；并且其中所述补偿电容器耦合在所述中间节点对中的一个和所述电源电压之间。
在一些实施例中，所述寄生电容在所述输出节点与所述电源电压之间；并且其中所述补偿电容器包括：第一补偿电容器，耦合在所述中间节点对中的第一节点与所述电源电压之间；以及第二补偿电容器，耦合在所述中间节点对中的第二节点与所述电源电压之间。
在一些实施例中，所述寄生电容在所述输出节点与所述电源电压之间；并且其中所述补偿电容器耦合在所述中间节点对之间。
在一些实施例中，所述第二对晶体管具有不同的尺寸，并且所述第一对晶体管具有相同的尺寸。
在一些实施例中，所述第二对晶体管具有相同的第一尺寸，并且所述第一对晶体管具有相同的第二尺寸，所述第一尺寸大于所述第二尺寸。
在一些实施例中，所述第二对晶体管中的一个具有第一尺寸，所述第二对晶体管中的另一个具有与所述第一尺寸不同的第二尺寸，并且所述第一对晶体管具有相同的第三尺寸，所述第一尺寸和所述第二尺寸大于所述第三尺寸。
在第二方面，提供了一种电路。所述电路包括：尾电流源；差分对，包括：第一NMOS晶体管，具有直接电连接到所述尾电流源的源极、直接电连接到偏置节点的漏极以及由第一电压偏置的栅极；以及第二NMOS晶体管，具有直接电连接到所述尾电流源的源极、直接电连接到输出节点的漏极以及由第二电压偏置的栅极；负载电路，包括：第一PMOS晶体管，具有直接电连接至所述偏置节点的漏极、源极以及直接电连接至所述偏置节点的栅极；第二PMOS晶体管，具有直接电连接到所述输出节点的漏极、直接电连接到中间节点的源极以及直接电连接到所述偏置节点的栅极；第三PMOS晶体管，具有直接电连接到所述第一PMOS晶体管的源极的漏极、直接电连接到电源节点的源极以及直接电连接到所述偏置节点的栅极；以及第四PMOS晶体管，具有直接电连接到所述中间节点的漏极、直接电连接到所述电源节点的源极以及直接电连接到所述偏置节点的栅极；以及补偿电容器，直接电连接到所述中间节点。
在一些实施例中，所述补偿电容器直接电连接在所述中间节点与所述电源节点之间。
在一些实施例中，所述补偿电容器直接电连接在所述中间节点与所述第三PMOS晶体管的漏极之间。
在一些实施例中，所述电路还包括附加补偿电容器，所述附加补偿电容器直接电连接在所述电源节点与所述第三PMOS晶体管的漏极之间。
在一些实施例中，所述第三PMOS晶体管和所述第四PMOS晶体管具有相同的宽度和长度。
在一些实施例中，所述第三PMOS晶体管具有与所述第四PMOS晶体管不同的宽度和长度。
在第三方面，提供了一种电压调节器。所述电压调节器包括：误差放大器，接收参考电压和反馈电压作为输入，并根据所述参考电压和所述反馈电压之间的差来产生误差电压；电压电流转换器，被配置为将所述误差电压转换为输出电流；以及反馈电阻，接收所述输出电流并生成所述反馈电压；其中所述误差放大器包括：输入晶体管差分对，接收所述反馈电压和所述参考电压；第一对晶体管，在输出节点和偏置节点处耦合至所述输入晶体管差分对，所述第一对晶体管被配置为在饱和区域中操作；第二对晶体管，在中间节点对处耦合到所述第一对晶体管，并被配置为在线性区域中操作；以及补偿电容器，耦合到所述中间节点对中的一个，以补偿所述误差放大器在所述输出节点处的寄生电容；其中所述误差放大器在所述输出节点处的输出是所述参考电压和所述反馈电压之间的差的函数。
在一些实施例中，所述第二对晶体管的栅极直接电连接至所述第一对晶体管的栅极，并且还连接至所述第二对晶体管中的一个。
在一些实施例中，所述输入晶体管差分对是n沟道晶体管；其中所述第一对晶体管是p沟道晶体管；并且其中所述第二对晶体管是源极耦合到电源电压且漏极耦合到所述中间节点对的p沟道晶体管。
在一些实施例中，所述寄生电容在所述输出节点与所述电源电压之间；并且其中所述补偿电容器耦合在所述中间节点对中的一个和所述电源电压之间。
在一些实施例中，所述寄生电容在所述输出节点与所述电源电压之间；并且其中所述补偿电容器包括：第一补偿电容器，耦合在所述中间节点对中的第一节点与所述电源电压之间；以及第二补偿电容器，耦合在所述中间节点对中的第二节点与所述电源电压之间。
在一些实施例中，所述寄生电容在所述输出节点与所述电源电压之间；并且其中所述补偿电容器耦合在所述中间节点对之间。
在一些实施例中，所述第二对晶体管具有不同的尺寸，并且所述第一对晶体管具有相同的尺寸。
在一些实施例中，所述第二对晶体管具有相同的第一尺寸，并且所述第一对晶体管具有相同的第二尺寸，所述第一尺寸大于所述第二尺寸。
在一些实施例中，所述第二对晶体管中的一个具有第一尺寸，所述第二对晶体管中的另一个具有与所述第一尺寸不同的第二尺寸，并且所述第一对晶体管具有相同的第三尺寸，所述第一尺寸和所述第二尺寸大于所述第三尺寸。
在第四方面，提供了一种误差放大器。所述误差放大器包括：输入级，接收反馈电压和参考电压；线性放大级；饱和放大级，耦合在所述输入级和所述线性放大级之间；以及补偿级，跨所述线性放大级耦合。
在一些实施例中，所述线性放大级耦合在所述饱和放大级与电源电压之间；并且所述误差放大器进一步包括耦合在所述输入级和接地之间的尾电流源。
在一些实施例中，所述补偿级包括与所述补偿级并联耦合的补偿电容器对。
在一些实施例中，所述补偿级包括与所述补偿级并联耦合的单个补偿晶体管。
根据本公开的实施例，电压调节器和误差放大器提供了增益、带宽和偏置电流的有效解耦合，并且所提供的补偿跟踪PVT变化。这提供了更强健的性能，其可以允许使用较小的工艺来构建器件或降低功耗。
附图说明
图1A是现有技术电压调节器的框图。
图1B是图1A的现有技术电压调节器的误差放大器的示意图。
图2是这里所公开的电压调节器的框图。
图3是图2的电压调节器的误差放大器的示意图。
图4是图3的误差放大器的波特图的幅度。
图5是图2的电压调节器的波特图的幅度。
图6是与图2的电压调节器的波特图相关的图2的电压调节器的波特图(幅度和相位)。
图7是图2的电压调节器的误差放大器的变型的示意图。
图8是图2的电压调节器的误差放大器的另一变型的示意图。
具体实施方式
以下公开内容使得本领域技术人员能够制造和使用这里所公开的主题。在不脱离本公开的精神和范围的情况下，这里描述的一般原理可以应用于除以上详述的实施例和应用之外的实施例和应用。本公开不旨在限于所示出的实施例，而是应被赋予与这里公开或建议的原理和特征一致的最宽范围。
图2中示出了电压调节器100。电压调节器100包括误差放大器200，误差放大器200接收参考电压Vref和反馈电压Vfb作为输入。误差放大器200产生的输出Vout_int等于Vref和Vfb之间的差乘以误差放大器200的增益。Vout_Int被馈送到电压电流转换器101，电压电流转换器101基于Vout_Int产生输出电流Iout。Iout流经反馈电阻102以产生反馈电压Vfb，并流经负载电阻103和负载电容CL以产生输出电压Vout。
误差放大器200的细节在图3中示出。误差放大器200包括输入晶体管差分对202、尾电流源201、由电流镜203形成的有源负载以及一对堆叠的晶体管204。一对堆叠的晶体管204用于以低频率将节点NOUT处观察到的输出阻抗升压。
输入晶体管差分对202包括NMOS晶体管MN1和MN2。NMOS晶体管MN1的漏极耦合到偏置节点Nbias，其源极耦合到尾电流源201并且其栅极耦合到Vfb。NMOS晶体管MN2的漏极耦合到输出节点Nout，其源极耦合到尾电流源201，并且其栅极耦合到Vref。
尾电流源201包括NMOS晶体管MN3，NMOS晶体管MN3的漏极耦合到NMOS晶体管MN1和MN2的源极，其源极耦合到接地并且其栅极耦合到偏置电压Vbias，从而汲取偏置电流Ibias。
电流镜203包括PMOS晶体管MP1和MP2，其中MP1和MP2的源极耦合到中间节点Nint2和Nint1，MP1和MP2的栅极彼此连接并且连接到偏置节点Nbias，MP1的漏极耦合到偏置节点Nbias，并且MP2的漏极耦合到输出节点Nout。
一对堆叠的晶体管204包括PMOS晶体管MP3和MP4。PMOS晶体管MP3的源极耦合到电源节点Vsup，其漏极耦合到中间节点Nint2并且其栅极耦合到偏置节点Nbias。PMOS晶体管MP4的源极耦合到电源节点Vsup，其漏极耦合到中间节点Nint1，并且其栅极耦合到偏置节点Nbias。请注意，由于MP3和MP4的栅极耦合到偏置节点Nbias的事实，并且由于MP3和MP4两端的电压降(意味着MP1和MP2的栅极至源极电压小于MP3和MP4的栅极至源极电压)，晶体管MP3和MP4在线性操作区域中操作，而晶体管MP1和MP2在饱和区域中操作。晶体管MN1、MN2和MN3也在饱和区中操作。
在操作中，NMOS晶体管MN1和MN2用于在Nout处生成输出，输出是Vfb和Vref之间的差乘以增益。寄生电容Cpar在输出节点Nout和电源节点Vsupp之间形成并且需要补偿。这样的补偿是适当操作所需要的。然而，如上所述，仅在输出节点Nout和电源节点Vsup之间添加补偿阻抗并不能提供跨PVT的期望跟踪。
为此，晶体管MP3和MP4用于提供与输出节点Nout和偏置节点Nbias解耦合的中间节点Nint1和Nint2。通过在中间节点Nint1和电源电压之间耦合补偿电容Cz，可以提供适当的补偿来使得误差放大器200以及电压调节器100的增益和带宽之间能够解耦合，而无需增加由尾电流源301牵拉的偏置电流。
误差放大器200的DC增益是：gm1*(gmp1*ro1*Rlin+Rlin+ro1)，其中gm1是MN1或MN2的跨导，gmp1是MP2的跨导，ro1是MP2的输出电阻，并且Rlin是MP4的线性电阻。
误差放大器200的所得极点是：
Figure BDA0002302589680000091
和
Figure BDA0002302589680000092
并且误差放大器200的所得零点是：
Figure BDA0002302589680000093
这些在图4所示的误差放大器200的波特图2中示出。可以看出，与诸如图1A-图1B的误差放大器11的现有技术误差放大器的波特图1相反，由补偿电容器Cz添加的极点
Figure BDA0002302589680000094
增加了低频增益。
电压调节器100的DC增益为gm1*ro1*(1+gmp1*Rlin)*gm2*ro2，其中gm1是MN1或MN2的跨导，gmp1是MP2的跨导，ro1是MP2的输出电阻，Rlin是MP4的线性电阻，gm2是电压电流转换器101的跨导，而ro2是电压电流转换器101的输出电阻。
采用误差放大器200的电压调节器100的所得极点为：
Figure BDA0002302589680000095
Figure BDA0002302589680000096
和
Figure BDA0002302589680000097
并且电压调节器100的所得零点为：
Figure BDA0002302589680000098
这些在图5所示的电压调节器100的波特图4中示出。可以看出，误差放大器200的设计所添加的极点
Figure BDA0002302589680000099
和
Figure BDA00023025896800000910
提供了与现有技术电压调节器(例如，图1A的电压调节器10)的波特图3相比更大的低频增益。附加地，在图6的相位图中可以看出，电压调节器100的相位裕度6接近于现有技术电压调节器(例如，图1A的电压调节器10)的相位裕度5，并且单位增益带宽基本相同。
根据上述和图4至图5所示的波特图以及图6所示的相位图，采用误差放大器200设计的电压调节器100的优点显而易见。注意，与图1A-图1B的现有技术设计(其中Rlin由多晶硅电阻器工艺控制，而ro1由MOSFET工艺和工作条件控制)相反，Rlin跟踪由MOSFET工艺和操作条件导致的ro1。这导致在PVT上补偿保持稳定。
附加地，由于gmp1*Rlin跨PVT变化不大，因此该设计可产生接近恒定的极点-零点分离。从数学上可以看出这是因为：
Figure BDA00023025896800000911
其中Vgs2＝Vgs1+Vds2，其中Vgs1是MP2的栅极至源极电压，Vgs2是MP4的栅极至源极电压，而Vds2是MP4的漏极至源极电压。
利用该设计，可以在不影响带宽的情况下提高DC增益。例如，如果1+gmp1*Rlin等于M，则DC增益将提高20*log10(M)。
附加地，可以通过减小ro1将带宽扩展给定的DC增益。例如，如果将1+gmp1*Rlin设置为M，则ro1可以减小1/M，这将极点
Figure BDA0002302589680000101
向右移位相同的量。这可以用于将CL减小M2，从而大大节省了芯片面积。这也可以用于将Ibias减少M。
因此，与图1A和图1B的现有技术设计不同，电压调节器100和误差放大器200提供增益、带宽和偏置电流的有效解耦合，并且所提供的补偿跟踪PVT变化。这提供了更强健的性能，其可以允许使用较小的工艺来构建器件或降低功耗。
现在将描述误差放大器200的设计的变型。如图7所示的是存在两个补偿电容器的变型。因此，图7中的误差放大器200’可以包括耦合在中间节点Nint1和电源节点Vsup之间的第一补偿电容器Cz1以及耦合在中间节点Nint2和电源节点Vsup之间的第二补偿电容器Cz2。该设计增加了第一极点之前的增益。
如图8所示的是误差放大器200”的补偿电容器Cz连接在中间节点Nint1和Nint2之间并且不直接电连接到电源电压Vsup的变型。在这种情况下，Cz的值实际上是图3的设计中Cz的值的一半以及图7中的Cz1和Cz2的值之和的四分之一。这可以帮助减少面积消耗。
在上述误差放大器设计200、200’和200”中的任一个中，根据设计的约束和要求，晶体管MP3和MP4彼此之间可以具有相同或不同的宽度与长度之比。附加地，晶体管MP1和MP2彼此之间可以具有相同或不同的宽度与长度之比，或晶体管MP1和MP2可以具有与MP3和MP4相同或不同的宽度与长度之比。
这里公开了一种误差放大器，包括：接收反馈电压和参考电压的输入晶体管差分对；以及在输出节点和偏置节点处耦合至输入晶体管差分对的第一对晶体管，其中第一对晶体管被配置为在饱和区域中操作。第二对晶体管在中间节点对处耦合到第一对晶体管，并被配置为在线性区域中操作。补偿电容器耦合到中间节点对中的一个，以补偿误差放大器在输出节点处的寄生电容。误差放大器在输出节点处的输出是参考电压和反馈电压之间的差的函数。
第二对晶体管的栅极可以直接电连接到第一对晶体管的栅极，并且进一步连接到第二对晶体管中的一个。
差分输入对晶体管可以是n沟道晶体管，第一对晶体管可以是p沟道晶体管，并且第二对晶体管可以是源极耦合到电源电压而漏极耦合到中间节点对的p沟道晶体管。
寄生电容可以耦合在输出节点和电源电压之间，并且补偿电容器可以耦合在中间节点对中的一个与电源电压之间。
寄生电容可以耦合在输出节点和电源电压之间。补偿电容器可以包括耦合在中间节点对中的第一节点与电源电压之间的第一补偿电容器以及耦合在中间节点对中的第二节点与电源电压之间的第二补偿电容器。
寄生电容可以耦合在输出节点和电源电压之间，并且补偿电容器可以耦合在中间节点对之间。
第二对晶体管可以具有不同的尺寸，而第一对晶体管可以具有相同的尺寸。
第二对晶体管可以具有相同的第一尺寸，并且第一对晶体管可以具有相同的第二尺寸，其中第一尺寸大于第二尺寸。
第二对晶体管中的一个可以具有第一尺寸，第二对晶体管中的另一个可以具有与第一尺寸不同的第二尺寸，并且第一对晶体管可以具有相同的第三尺寸，其中第一尺寸和第二尺寸大于第三尺寸。
这里还公开了一种包括尾电流源和差分对的电路。差分对包括第一NMOS晶体管和第二NMOS晶体管，第一NMOS晶体管具有直接电连接到尾电流源的源极、直接电连接到偏置节点的漏极、由反馈电压偏置的栅极，第二NMOS晶体管具有直接电连接到尾电流源的源极、直接电连接到输出节点的漏极以及由参考电压偏置的栅极。负载电路包括：第一PMOS晶体管，具有直接电连接至偏置节点的漏极、源极和直接电连接至偏置节点的栅极；第二PMOS晶体管，具有直接电连接至输出节点的漏极、直接电连接到中间节点的源极和直接电连接到偏置节点的栅极；第三PMOS晶体管，具有直接电连接到第一PMOS晶体管的源极的漏极、直接电连接到电源节点的源极以及直接电连接到偏置节点的栅极；以及第四PMOS晶体管，具有直接电连接到中间节点的漏极、直接电连接到电源节点的源极以及直接电连接到偏置节点的栅极。补偿电容器直接电连接到中间节点。
补偿电容器可以直接电连接在中间节点和电源节点之间。
补偿电容器可以直接电连接在中间节点与第三PMOS晶体管的漏极之间。
附加补偿电容器可以直接电连接在电源节点和第三PMOS晶体管的漏极之间。
第三和第四PMOS晶体管可以具有相同的宽度和长度。
第三PMOS晶体管可以具有与第四PMOS晶体管不同的宽度和长度。
这里还公开了一种电压调节器，包括：误差放大器，接收参考电压和反馈电压作为输入，并根据参考电压和反馈电压之间的差产生误差电压：电压电流转换器，被配置为将误差电压转换为输出电流；以及接收输出电流并生成反馈电压的反馈电阻。误差放大器可以包括：接收反馈电压和参考电压的输入晶体管差分对；在输出节点和偏置节点处耦合至输入晶体管差分对的第一对晶体管，其中第一对晶体管被配置为在饱和区域中操作；在中间节点对处耦合到第一对晶体管并被配置为在线性区域中操作的第二对晶体管；以及耦合到中间节点对中的一个以补偿误差放大器在输出节点处的寄生电容的补偿电容器。误差放大器在输出节点处的输出是参考电压和反馈电压之间的差的函数。
第二对晶体管的栅极可以直接电连接到第一对晶体管的栅极，并且进一步连接到第二对晶体管中的一个。
差分输入对晶体管可以是n沟道晶体管，第一对晶体管可以是p沟道晶体管，并且第二对晶体管可以是源极耦合到电源电压而漏极耦合到中间节点对的p沟道晶体管。
寄生电容可以在输出节点和电源电压之间，并且补偿电容器可以耦合在中间节点对中的一个和电源电压之间。
寄生电容可以在输出节点和电源电压之间。补偿电容器可以包括耦合在中间节点对中的第一节点与电源电压之间的第一补偿电容器以及耦合在中间节点对中的第二节点与电源电压之间的第二补偿电容器。
寄生电容可以在输出节点和电源电压之间，并且其中补偿电容器可以耦合在中间节点对之间。
第二对晶体管可以具有不同的尺寸，而第一对晶体管可以具有相同的尺寸。
第二对晶体管可以具有相同的第一尺寸，并且第一对晶体管可以具有相同的第二尺寸，其中第一尺寸大于第二尺寸。
第二对晶体管中的一个可以具有第一尺寸，第二对晶体管中的另一个可以具有与第一尺寸不同的第二尺寸，并且第一对晶体管可以具有相同的第三尺寸，其中第一尺寸和第二尺寸大于第三尺寸。
这里公开了一种方法方面。方法是在差分放大器中提供DC增益和带宽之间的独立性的方法，并且包括：将负载耦合到差分输入对晶体管，使得使负载的输出节点与负载的中间节点解耦合；以及在饱和区域中操作负载的第一对晶体管，并且在线性区域中操作负载的第二对晶体管。方法还包括将补偿电容器耦合到中间节点，以将第二极点和附加零点添加到差分放大器的传递函数，其中第二极点用于增加差分放大器的低频增益。传递函数具有第一极点和零点，但在没有补偿电容器的情况下，不具有第二极点和附加零点。
这里还公开了一种误差放大器，包括：接收反馈电压和参考电压的输入级、线性放大级、耦合在输入级和线性放大级之间的饱和放大级以及耦合在线性放大级两端的补偿级。
在某些情况下，线性放大级可以耦合在饱和放大级和电源电压之间，并且尾电流源可以耦合在输入级和接地之间。
补偿级可以包括与补偿级并联耦合的补偿电容器对，或者可以包括与补偿级并联耦合的单个补偿晶体管。
尽管已关于有限数量的实施例描述了本公开，但是受益于本公开的本领域技术人员将理解，可以设想不脱离如这里公开的本公开的范围的其他实施例。因此，本公开的范围应仅由所附权利要求书限制。

Claims (28)

1.一种误差放大器，其特征在于，包括：
输入晶体管差分对，接收第一电压和第二电压；
第一对晶体管，在输出节点和偏置节点处耦合至所述输入晶体管差分对，所述第一对晶体管被配置为在饱和区域中操作；
第二对晶体管，在中间节点对处耦合到所述第一对晶体管并被配置为在线性区域中操作；以及
补偿电容器，耦合到所述中间节点对中的一个，以补偿所述误差放大器在所述输出节点处的寄生电容；
其中所述误差放大器在所述输出节点处的输出是所述第二电压和所述第一电压之间的差的函数。
2.根据权利要求1所述的误差放大器，其特征在于，所述第二对晶体管的栅极直接电连接至所述第一对晶体管的栅极，并且还连接至所述第二对晶体管中的一个。
3.根据权利要求1所述的误差放大器，其特征在于，所述输入晶体管差分对是n沟道晶体管；其中所述第一对晶体管是p沟道晶体管；并且其中所述第二对晶体管是源极耦合到电源电压且漏极耦合到所述中间节点对的p沟道晶体管。
4.根据权利要求3所述的误差放大器，其特征在于，所述寄生电容在所述输出节点与所述电源电压之间；并且其中所述补偿电容器耦合在所述中间节点对中的一个和所述电源电压之间。
5.根据权利要求3所述的误差放大器，其特征在于，所述寄生电容在所述输出节点与所述电源电压之间；并且其中所述补偿电容器包括：
第一补偿电容器，耦合在所述中间节点对中的第一节点与所述电源电压之间；以及
第二补偿电容器，耦合在所述中间节点对中的第二节点与所述电源电压之间。
6.根据权利要求3所述的误差放大器，其特征在于，所述寄生电容在所述输出节点与所述电源电压之间；并且其中所述补偿电容器耦合在所述中间节点对之间。
7.根据权利要求3所述的误差放大器，其特征在于，所述第二对晶体管具有不同的尺寸，并且所述第一对晶体管具有相同的尺寸。
8.根据权利要求3所述的误差放大器，其特征在于，所述第二对晶体管具有相同的第一尺寸，并且所述第一对晶体管具有相同的第二尺寸，所述第一尺寸大于所述第二尺寸。
9.根据权利要求3所述的误差放大器，其特征在于，所述第二对晶体管中的一个具有第一尺寸，所述第二对晶体管中的另一个具有与所述第一尺寸不同的第二尺寸，并且所述第一对晶体管具有相同的第三尺寸，所述第一尺寸和所述第二尺寸大于所述第三尺寸。
10.一种电路，其特征在于，包括：
尾电流源；
差分对，包括：
第一NMOS晶体管，具有直接电连接到所述尾电流源的源极、直接电连接到偏置节点的漏极以及由第一电压偏置的栅极；以及
第二NMOS晶体管，具有直接电连接到所述尾电流源的源极、直接电连接到输出节点的漏极以及由第二电压偏置的栅极；
负载电路，包括：
第一PMOS晶体管，具有直接电连接至所述偏置节点的漏极、源极以及直接电连接至所述偏置节点的栅极；
第二PMOS晶体管，具有直接电连接到所述输出节点的漏极、直接电连接到中间节点的源极以及直接电连接到所述偏置节点的栅极；
第三PMOS晶体管，具有直接电连接到所述第一PMOS晶体管的源极的漏极、直接电连接到电源节点的源极以及直接电连接到所述偏置节点的栅极；以及
第四PMOS晶体管，具有直接电连接到所述中间节点的漏极、直接电连接到所述电源节点的源极以及直接电连接到所述偏置节点的栅极；以及
补偿电容器，直接电连接到所述中间节点。
11.根据权利要求10所述的电路，其特征在于，所述补偿电容器直接电连接在所述中间节点与所述电源节点之间。
12.根据权利要求10所述的电路，其特征在于，所述补偿电容器直接电连接在所述中间节点与所述第三PMOS晶体管的漏极之间。
13.根据权利要求10所述的电路，其特征在于，还包括附加补偿电容器，所述附加补偿电容器直接电连接在所述电源节点与所述第三PMOS晶体管的漏极之间。
14.根据权利要求10所述的电路，其特征在于，所述第三PMOS晶体管和所述第四PMOS晶体管具有相同的宽度和长度。
15.根据权利要求10所述的电路，其特征在于，所述第三PMOS晶体管具有与所述第四PMOS晶体管不同的宽度和长度。
16.一种电压调节器，其特征在于，包括：
误差放大器，接收参考电压和反馈电压作为输入，并根据所述参考电压和所述反馈电压之间的差来产生误差电压；
电压电流转换器，被配置为将所述误差电压转换为输出电流；以及
反馈电阻，接收所述输出电流并生成所述反馈电压；
其中所述误差放大器包括：
输入晶体管差分对，接收所述反馈电压和所述参考电压；
第一对晶体管，在输出节点和偏置节点处耦合至所述输入晶体管差分对，所述第一对晶体管被配置为在饱和区域中操作；
第二对晶体管，在中间节点对处耦合到所述第一对晶体管，并被配置为在线性区域中操作；以及
补偿电容器，耦合到所述中间节点对中的一个，以补偿所述误差放大器在所述输出节点处的寄生电容；
其中所述误差放大器在所述输出节点处的输出是所述参考电压和所述反馈电压之间的差的函数。
17.根据权利要求16所述的电压调节器，其特征在于，所述第二对晶体管的栅极直接电连接至所述第一对晶体管的栅极，并且还连接至所述第二对晶体管中的一个。
18.根据权利要求16所述的电压调节器，其特征在于，所述输入晶体管差分对是n沟道晶体管；其中所述第一对晶体管是p沟道晶体管；并且其中所述第二对晶体管是源极耦合到电源电压且漏极耦合到所述中间节点对的p沟道晶体管。
19.根据权利要求18所述的电压调节器，其特征在于，所述寄生电容在所述输出节点与所述电源电压之间；并且其中所述补偿电容器耦合在所述中间节点对中的一个和所述电源电压之间。
20.根据权利要求18所述的电压调节器，其特征在于，所述寄生电容在所述输出节点与所述电源电压之间；并且其中所述补偿电容器包括：
第一补偿电容器，耦合在所述中间节点对中的第一节点与所述电源电压之间；以及
第二补偿电容器，耦合在所述中间节点对中的第二节点与所述电源电压之间。
21.根据权利要求18所述的电压调节器，其特征在于，所述寄生电容在所述输出节点与所述电源电压之间；并且其中所述补偿电容器耦合在所述中间节点对之间。
22.根据权利要求18所述的电压调节器，其特征在于，所述第二对晶体管具有不同的尺寸，并且所述第一对晶体管具有相同的尺寸。
23.根据权利要求18所述的电压调节器，其特征在于，所述第二对晶体管具有相同的第一尺寸，并且所述第一对晶体管具有相同的第二尺寸，所述第一尺寸大于所述第二尺寸。
24.根据权利要求18所述的电压调节器，其特征在于，所述第二对晶体管中的一个具有第一尺寸，所述第二对晶体管中的另一个具有与所述第一尺寸不同的第二尺寸，并且所述第一对晶体管具有相同的第三尺寸，所述第一尺寸和所述第二尺寸大于所述第三尺寸。
25.一种误差放大器，其特征在于，包括：
输入晶体管差分对，接收反馈电压和参考电压；
第一对晶体管，被配置为在线性区域中操作；
第二对晶体管，耦合在所述输入晶体管差分对和所述第一对晶体管之间，所述第二对晶体管被配置为在饱和区域中操作；以及
补偿电容器，耦合到所述第一对晶体管与所述第二对晶体管之间的节点。
26.根据权利要求25所述的误差放大器，其特征在于，所述第一对晶体管耦合在所述第二对晶体管与电源电压之间；并且所述误差放大器进一步包括耦合在所述输入晶体管差分对和接地之间的尾电流源。
27.根据权利要求25所述的误差放大器，其特征在于，所述补偿电容器与所述第一对晶体管中的一个晶体管并联耦合。
28.根据权利要求27所述的误差放大器，其特征在于，还包括另一补偿电容器，所述另一补偿电容器与所述第一对晶体管中的另一个晶体管并联耦合。
CN201922146701.7U 2018-12-06 2019-12-04 误差放大器、电路和电压调节器 Withdrawn - After Issue CN212183486U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862776198P 2018-12-06 2018-12-06
US62/776,198 2018-12-06
US16/694,028 2019-11-25
US16/694,028 US11016519B2 (en) 2018-12-06 2019-11-25 Process compensated gain boosting voltage regulator

Publications (1)

Publication Number Publication Date
CN212183486U true CN212183486U (zh) 2020-12-18

Family

ID=70970849

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201922146701.7U Withdrawn - After Issue CN212183486U (zh) 2018-12-06 2019-12-04 误差放大器、电路和电压调节器
CN201911226669.1A Active CN111290467B (zh) 2018-12-06 2019-12-04 工艺补偿的增益提升电压调节器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201911226669.1A Active CN111290467B (zh) 2018-12-06 2019-12-04 工艺补偿的增益提升电压调节器

Country Status (2)

Country Link
US (1) US11016519B2 (zh)
CN (2) CN212183486U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111290467A (zh) * 2018-12-06 2020-06-16 意法半导体国际有限公司 工艺补偿的增益提升电压调节器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112684841B (zh) * 2019-10-18 2022-04-01 圣邦微电子（北京）股份有限公司 高电源抑制比的低压差线性稳压器
CN113804319B (zh) * 2021-10-15 2024-08-27 南方电网数字电网研究院有限公司 温度传感器及集成电路
CN115993863B (zh) * 2021-10-19 2025-06-17 上海艾为电子技术股份有限公司 一种低压差线性稳压器及其误差放大器
CN114489213B (zh) * 2022-02-09 2023-03-10 广芯电子技术（上海）股份有限公司 线性稳压电路
CN116185114A (zh) * 2022-12-30 2023-05-30 圣邦微电子（北京）股份有限公司 低压差线性稳压器的补偿电路、芯片和电子设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908566A (en) 1989-02-22 1990-03-13 Harris Corporation Voltage regulator having staggered pole-zero compensation network
US5966005A (en) 1997-12-18 1999-10-12 Asahi Corporation Low voltage self cascode current mirror
US6518737B1 (en) * 2001-09-28 2003-02-11 Catalyst Semiconductor, Inc. Low dropout voltage regulator with non-miller frequency compensation
US6465994B1 (en) 2002-03-27 2002-10-15 Texas Instruments Incorporated Low dropout voltage regulator with variable bandwidth based on load current
DE10249162B4 (de) 2002-10-22 2007-10-31 Texas Instruments Deutschland Gmbh Spannungsregler
US6977490B1 (en) 2002-12-23 2005-12-20 Marvell International Ltd. Compensation for low drop out voltage regulator
US6960907B2 (en) 2004-02-27 2005-11-01 Hitachi Global Storage Technologies Netherlands, B.V. Efficient low dropout linear regulator
US7180370B2 (en) * 2004-09-01 2007-02-20 Micron Technology, Inc. CMOS amplifiers with frequency compensating capacitors
FR2881537B1 (fr) 2005-01-28 2007-05-11 Atmel Corp Regulateur cmos standard a bas renvoi, psrr eleve, bas bruit avec nouvelle compensation dynamique
US7768351B2 (en) * 2008-06-25 2010-08-03 Texas Instruments Incorporated Variable gain current input amplifier and method
US8115463B2 (en) 2008-08-26 2012-02-14 Texas Instruments Incorporated Compensation of LDO regulator using parallel signal path with fractional frequency response
IT1392262B1 (it) * 2008-12-15 2012-02-22 St Microelectronics Des & Appl "regolatore lineare di tipo low-dropout con efficienza migliorata e procedimento corrispondente"
US8754620B2 (en) * 2009-07-03 2014-06-17 Stmicroelectronics International N.V. Voltage regulator
CN102279612A (zh) * 2011-05-11 2011-12-14 电子科技大学 一种低压差线性稳压器
CN102707755B (zh) * 2012-05-30 2016-12-14 西安航天民芯科技有限公司 一种内置补偿电容的线性电压调整器
US8786268B2 (en) 2012-06-28 2014-07-22 Linear Technology Corporation Current mode voltage regulator with auto-compensation
CN103199807B (zh) * 2013-03-26 2015-09-09 电子科技大学 基于反相器输入结构的分裂补偿两级运算放大器
US9223329B2 (en) * 2013-04-18 2015-12-29 Stmicroelectronics S.R.L. Low drop out voltage regulator with operational transconductance amplifier and related method of generating a regulated voltage
US9671803B2 (en) 2013-10-25 2017-06-06 Fairchild Semiconductor Corporation Low drop out supply asymmetric dynamic biasing
US9369099B1 (en) * 2014-12-10 2016-06-14 Qualcomm Incorporated Low power operational transconductance amplifier
CN105807834B (zh) * 2014-12-29 2018-05-08 意法半导体(中国)投资有限公司 具有软启动和电流限制电路的n沟道输入对电压调节器
CN105739585B (zh) * 2016-02-19 2017-08-25 武汉市聚芯微电子有限责任公司 一种用于射频电路的低功耗ldo电路
US11016519B2 (en) * 2018-12-06 2021-05-25 Stmicroelectronics International N.V. Process compensated gain boosting voltage regulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111290467A (zh) * 2018-12-06 2020-06-16 意法半导体国际有限公司 工艺补偿的增益提升电压调节器

Also Published As

Publication number Publication date
CN111290467A (zh) 2020-06-16
CN111290467B (zh) 2021-12-10
US11016519B2 (en) 2021-05-25
US20200183439A1 (en) 2020-06-11

Similar Documents

Publication Publication Date Title
CN212183486U (zh) 误差放大器、电路和电压调节器
CN103309384B (zh) 具可调适米勒补偿的电压调节器
US20190004553A1 (en) Ripple pre-amplification based fully integrated low dropout regulator
CN106774614B (zh) 一种运用超级跨导结构的低压差线性稳压器
US7893670B2 (en) Frequency compensation scheme for stabilizing the LDO using external NPN in HV domain
US8222877B2 (en) Voltage regulator and method for voltage regulation
WO2021035707A1 (zh) 一种低压差稳压器
CN110096086B (zh) 电压调节器装置
JP5527056B2 (ja) 差動増幅回路およびシリーズレギュレータ
CN111176358B (zh) 一种低功耗低压差线性稳压器
US9134740B2 (en) Low dropout regulator having differential circuit with X-configuration
KR20140089814A (ko) 저전압 강하 레귤레이터
CN102915060A (zh) 低压差线性稳压器
JP2010244255A (ja) 非反転増幅回路及び半導体集積回路と非反転増幅回路の位相補償方法
KR101238173B1 (ko) 고 슬루율과 고 단위 이득 대역폭을 가지는 저 드롭아웃 레귤레이터
CN110058632A (zh) 低压差放大器
CN101419477A (zh) 提供多输出电压的可控低压差线性稳压电路
CN106774590A (zh) 一种高稳定性高电源噪声抑制比的低压差线性稳压电路
CN104298291A (zh) 低压差稳压器
CN107783588B (zh) 一种推挽式快速响应ldo电路
TW201821925A (zh) 穩壓器
CN111290460A (zh) 一种高电源抑制比快速瞬态响应的低压差线性稳压器
CN108762361B (zh) 低压差线性稳压器
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
JP2020087192A (ja) 電源回路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20201218

Effective date of abandoning: 20211210

AV01 Patent right actively abandoned

Granted publication date: 20201218

Effective date of abandoning: 20211210

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned