CN206773360U - 阵列基板、显示面板及显示装置 - Google Patents
阵列基板、显示面板及显示装置 Download PDFInfo
- Publication number
- CN206773360U CN206773360U CN201720236870.8U CN201720236870U CN206773360U CN 206773360 U CN206773360 U CN 206773360U CN 201720236870 U CN201720236870 U CN 201720236870U CN 206773360 U CN206773360 U CN 206773360U
- Authority
- CN
- China
- Prior art keywords
- region
- array base
- base palte
- light
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本申请公开了一种阵列基板、显示面板及显示装置。阵列基板包括衬底基板、设置在衬底基板一侧的多个薄膜晶体管,以及设置在薄膜晶体管与衬底基板之间的遮光结构;薄膜晶体管包括有源层,有源层包括重掺杂区、轻掺杂区和沟道区;遮光结构向有源层的正投影至少覆盖薄膜晶体管的轻掺杂区、沟道区、部分重掺杂区;遮光结构的边缘包括倾角区,有源层包括形成在倾角区上方的过渡区;过渡区位于重掺杂区。本申请的方案通过优化遮光结构,使得有源层的过渡区位于薄膜晶体管的重掺杂区,从而具有较多晶界的过渡区远离薄膜晶体管的轻掺杂区和沟道区,可以降低由于过渡区与轻掺杂区交叠造成的漏电流,从而改善显示面板的显示亮度变暗的现象。
Description
技术领域
本公开一般涉及显示技术,尤其涉及一种阵列基板、显示面板及显示装置。
背景技术
通常液晶显示面板中主要包括阵列基板、彩膜基板和液晶层。其中阵列基板包括多个薄膜晶体管、多个像素电极以及每个像素电极对应的存储电容。每一个薄膜晶体管用于向其对应的像素电极的存储电容提供电压信号以驱动该像素电极对应的液晶旋转一定角度从而使得显示面板显示图像。
在显示面板加电工作时,每一个薄膜晶体管打开时向其对应的像素电极提供电压信号;在每一个薄膜晶体管关闭时像素电极对应的存储电容保持该电压信号直至下一次薄膜晶体管再次打开。理想中的薄膜晶体管可以视为一个开关,在其关闭时无漏电流,这样存储电容上的电压信号无损失。而实际中,在薄膜晶体管关闭状态下,由于光线的照射而产生的漏电流会引起存储在存储电容上的电压信号发生损失,从而使得显示面板在显示图像时亮度变暗,影响显示效果。
实用新型内容
鉴于现有技术中的上述缺陷或不足,期望提供一种阵列基板、显示面板及显示装置,旨在解决现有技术中存在的至少一个技术问题。
第一方面,本申请提供了一种阵列基板,阵列基板包括衬底基板、设置在衬底基板一侧的多个薄膜晶体管,以及设置在薄膜晶体管与衬底基板之间的遮光结构;薄膜晶体管包括有源层,有源层包括重掺杂区、轻掺杂区和沟道区;遮光结构向有源层的正投影至少覆盖薄膜晶体管的轻掺杂区、沟道区、部分重掺杂区;遮光结构的边缘包括倾角区,有源层包括形成在倾角区上方的过渡区;过渡区位于重掺杂区。
可选的,阵列基板还包括第一导体层和第二导体层,薄膜晶体管还包括栅极、源极/漏极,其中栅极沿第一方向延伸;栅极设置于第一导体层,且覆盖沟道区的位置;栅极与沟道区之间设置有栅极绝缘层;源极/漏极设置于第二导体层,且覆盖部分重掺杂区;栅极与源/漏极之间设置有绝缘层。
可选的,重掺杂区包括源极区和漏极区,有源层包括多个过渡区;至少一个过渡区位于源极区和/或至少一个过渡区位于漏极区。
可选的,重掺杂区包括第一重掺杂区和第二重掺杂区,第一重掺杂区和第二重掺杂区分别位于沟道区的相对两侧;遮光结构包括第一部分和第二部分,第一部分向有源层的投影覆盖部分第一重掺杂区、部分第二重掺杂区及沟道区,第二部分向有源层的投影覆盖部分第二重掺杂区;第一部分具有沿第一方向的第一宽度,第二部分具有沿第一方向的第二宽度;其中,第二宽度小于第一宽度。
可选的,第二宽度为K,沟道区具有沿第一方向的第三宽度L;其中K-L≥2μm。
可选的,遮光结构倾角区的倾角θ满足:16°<θ<26°。
可选的,过渡区的晶粒的尺寸小于重掺杂区内、过渡区之外的区域内的晶粒的尺寸。
可选的,所述遮光结构的厚度T满足:300nm<T<1500nm。
第二方面,本申请提供了一种显示面板,该显示面板包括上述阵列基板,显示面板还包括与所述阵列基板相对设置的彩膜基板,以及设置在所述阵列基板与所述彩膜基板之间的液晶层。
第三方面,本申请提供了一种显示装置,包括上述显示面板。
本申请的方案,通过优化遮光结构,使得有源层的过渡区位于薄膜晶体管的重掺杂区,从而具有较多晶界的有源层的过渡区远离薄膜晶体管的轻掺杂区和沟道区,可以降低由于过渡区与轻掺杂区交叠造成的漏电流,从而可以改善由于漏电流引起的存储电容上的电压信号损失造成的显示面板显示亮度变暗的现象。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1示出了现有阵列基板的一种结构示意图;
图2示出了图1所示薄膜晶体管的过渡区的局部平面放大示意图;
图3示出了图1所示阵列基板中薄膜晶体管的一种平面结构示意图;
图4A示出了本申请实施例提供的一种阵列基板的截面结构示意图;
图4B示出了图4A所示阵列基板中薄膜晶体管的平面结构示意图及薄膜晶体管与遮光结构的相对位置关系示意图;
图5示出了本申请实施例提供的另一种阵列基板中薄膜晶体管的平面结构示意图及薄膜晶体管与遮光结构的相对位置关系示意图;
图6示出了本申请实施例提供的一种显示面板的结构示意图;
图7示出了本申请实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关实用新型,而非对该实用新型的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与实用新型相关的部分。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
请结合图1,图1示出了现有阵列基板的一种结构示意图。。
现有阵列基板100包括衬底基板10、设置在衬底基板10一侧的薄膜晶体管以及设置在薄膜晶体管与衬底基板10之间的遮光结构12。
薄膜晶体管包括有源层,有源层包括重掺杂区131、轻掺杂区132 和沟道区133。
此外,在遮光结构12与薄膜晶体管之间设置有缓冲层11。在薄膜晶体管与衬底基板10之间设置遮光结构12的目的是为了避免光线从衬底基板10远离薄膜晶体管的一侧入射到薄膜晶体管有源层的沟道区133以及轻掺杂区132中。若有光线入射到有源层的沟道区或轻掺杂区中,薄膜晶体管中将会有较大的漏电流流过。
另一方面,在制作工艺过程中,往往可以在衬底基板一侧先形成多个遮光结构;然后在遮光结构远离衬底基板的一侧形成缓冲层11;再在缓冲层11远离衬底基板的一侧形成一层用于制作薄膜晶体管有源区的多晶硅层;接着在多晶硅层中形成多个薄膜晶体管的有源层 13。由于多个遮光结构12是分离的,这就使得在遮光结构12之上形成缓冲层11时,缓冲层11或者与衬底基板10接触,或者与遮光结构 12接触。使得缓冲层11与多晶硅层靠近的表面形成段差。这样在形成多晶硅层时,多晶硅层在缓冲层11表面存在段差的附近形成了一个过渡区134。
请参考图2,图2示出了图1所示薄膜晶体管的过渡区的局部平面放大示意图。
如图2所示,多晶硅层的过渡区134中的晶粒尺寸小于多晶硅其他区域的晶粒尺寸。这样使得在多晶硅的过渡区中的晶格缺陷较多。晶格缺陷较多就意味着容易受光激发形成电子空穴对,若多晶硅层的过渡区位于轻掺杂区或轻掺杂区与重掺杂区的交界处,形成的电子空穴对容易发生电离而形成漏电流。
在实际制作阵列基板的过程中,由于制作工艺的偏差,常常在图 1所示的阵列基板中形成图3所示的薄膜晶体管结构。图3示出了图1 所示阵列基板中薄膜晶体管的一种平面结构示意图
如图3所示,遮光结构12覆盖薄膜晶体管有源层13的部分重掺杂区131、部分轻掺杂区132和沟道区133。也就是说,有源层13中的轻掺杂区中形成有过渡区134。这样结构的薄膜晶体管由于在其过渡区134中的晶格缺陷较多,且在可以受到衬底基板一侧入射光线照射的轻掺杂区中,因此过渡区134中的晶格缺陷容易受光激发形成电子空穴对。在轻掺杂区中的电子空穴对容易发生电离形成较大的漏电流,会引起与该薄膜晶体管对应的存储电容上所存储的电压信号降低,造成显示面板显示亮度变暗。
针对上述现有阵列基板制作过程中出现的问题,本申请实施例对上述遮光结构进行了改进。
请结合图4A和图4B,图4A示出了本申请实施例提供的一种阵列基板的截面结构示意图;图4B示出了图4A所示阵列基板中薄膜晶体管的平面结构示意图及薄膜晶体管与遮光结构的相对位置关系示意图。
本实施例提供的阵列基板200包括衬底基板20、设置在衬底基板 20一侧的多个薄膜晶体管,以及设置在所述薄膜晶体管与所述衬底基板20之间的遮光结构22。
薄膜晶体管包括有源层23,有源层23包括重掺杂区231、轻掺杂区232和沟道区233。
在本实施例中,可以将遮光结构22向外扩伸,使得遮光结构22 向有源层23的正投影至少覆盖薄膜晶体管有源层23的轻掺杂区232、沟道区233以及部分重掺杂区231。
遮光结构22的边缘包括倾角区221,有源层包括形成在遮光结构 22倾角区221上方的过渡区234。在本实施例中,上述有源层的过渡区234设置于重掺杂区231中。也就是说,有源层的过渡区234远离轻掺杂区。
进一步地,即使在制作阵列基板的工艺过程中存在制作偏差,在制作偏差允许的范围内,由于遮光结构的扩伸使得有源层中形成的过渡区234仍位于重掺杂区中。
本实施例提供的阵列基板及设置于其上的薄膜晶体管与遮光结构,通过向重掺杂区扩伸遮光结构,使得由于遮光结构而在薄膜晶体管有源层中形成的具有较多晶界的过渡区远离轻掺杂区。这样即便制作阵列基板的工艺过程中有所偏差,有源层中的过渡区仍然处于重掺杂区中。这样一来,可以降低由于过渡区与轻掺杂区交叠而造成的漏电流,从而可以改善薄膜晶体管对应的存储电容上的电压信号由于漏电流发生变化引起的显示图像亮度变暗的现象。
在本实施例的一些可选实现方式中,阵列基板还包括第一导体层和第二导体层。第一导体层可以靠近衬底基板20,第二导体层可以远离衬底基板20。薄膜晶体管还包括栅极25以及源极/漏极27。其中,栅极25设置于第一导体层中。有源极/漏极27设置于第二导体层中。
栅极25可以沿第一方向延伸,且覆盖薄膜晶体管有源区23的沟道区233。
源极/漏极27覆盖部分重掺杂区231。
栅极25与源极/漏极27之间设置有绝缘层26。栅极25与沟道区之间设置有栅极绝缘层24。
在一些应用场景中,上述遮光结构22可以沿与上述第一方向垂直的第二方向扩伸,使得由于遮光结构的存在而在薄膜晶体管有源层中形成的具有较多晶界的过渡区远离轻掺杂区以改善光漏电流。这样,仅在一个方向上扩伸遮光结构,有利于增加像素电极的开口率。
在本实施例的一些可选实现方式中,重掺杂区231可以包括源极区和漏极区,有源层中可以包括多个过渡区234。至少一个过渡区234 位于源极区和/或至少一个过渡区位于漏极区中。其中,源极/漏极27 向有源层23的正投影覆盖上述源极区/漏极区。参见图4B,过渡区234 的一部分位于源极/漏极27所覆盖的源极区/漏极区,这样一来,过渡区234与轻掺杂区232的距离进一步拉远,即使在制备有源层轻掺杂区的工艺中由于制备的误差轻掺杂区偏移,也能够有效的避免过渡区形成于轻掺杂区中。
在本实施例的一些可选实现方式中,遮光结构的厚度T可以设置为如下范围中的任意厚度,300nm<T<1500nm。
在本实施例的一些可选实现方式中,遮光结构22的倾角区221 的与缓冲层接触的表面与衬底基板的表面所形成的倾角θ的取值可以从如下范围中选择:16°<θ<26°。
遮光结构22的厚度T越大,有源层的过渡区234的厚度与有源层其他区域的厚度差异越大;遮光结构的倾角区221的倾角θ越大,则有源层的过渡区234的厚度与有源层其他区域的厚度差异越大。为了使有源层各处的厚度相对平衡,希望遮光结构22的厚度越薄越好。同时,遮光结构22的倾角区的倾角θ的取值越小越好。但另一方面,遮光结构22越厚其遮光效果越好。为了平衡上述遮光结构22的遮光效果与形成各处厚度相对均衡的有源层,可以采用增加遮光结构的厚度的同时,降低遮光结构22与衬底基板20之间的倾角θ的取值。在实际设置遮光结构22的厚度T与遮光结构22倾角区的倾角θ时,综合考虑有源层的各处的均衡性以及漏电流的需求来设置遮光结构22 的厚度T及倾角θ。
在本实施例的一些可选实现方式中,有源层中的过渡区234的晶粒尺寸小于该有源层中的过渡区234之外的重掺杂区231内的晶粒尺寸。
可以理解的是,在本实施例中,图4A可以为图4B沿虚线m1的截面结构示意图。
请继续参考图5,其示出了本申请实施例提供的另一种阵列基板中薄膜晶体管的平面结构示意图及薄膜晶体管与遮光结构的相对位置关系示意图。
与图4A所示阵列基板相同,本实施例提供的阵列基板300包括衬底基板、设置在衬底基板一侧的多个薄膜晶体管以及设置在薄膜晶体管与衬底基板之间的遮光结构。阵列基板300还包括第一导体层和第二导体层。
如图5所示,本实施例提供的阵列基板中的薄膜晶体管包括有源层33,有源层33包括重掺杂区331、轻掺杂区332、沟道区333。
薄膜晶体管还包括栅极35及源极/漏极37。可选的,栅极35可以沿第一方向延伸。其中,栅极35设置于第一导体层中;源极/漏极设置于第二导体层中。
栅极35覆盖有源层33的沟道区333的位置。源极/漏极37覆盖部分重掺杂区的位置。
本实施例提供的阵列基板300中,与图4A所示阵列基板相同,遮光结构同样向重掺杂区扩伸。遮光结构向有源层33的投影至少覆盖薄膜晶体管有源层33的轻掺杂区332、沟道区333以及部分重掺杂区。这样,有源层33中由于遮光结构而形成的过渡区334位于重掺杂区中以使由于遮光结构的存在而使有源层形成的过渡区远离轻掺杂区和沟道区以降低光漏电流(薄膜晶体管由于光照而形成的漏电流简称为光漏电流),从而改善显示面板由于薄膜晶体管的光漏电流而引起的显示亮度变暗的现象。
与图4A和图4B所示实施例不同的是,如图5所示,重掺杂区包括第一重掺杂区331和第二重掺杂区331’。第一重掺杂区331和第二重掺杂区331’分别位于沟道区333的相对两侧。
在一些应用场景中,第一重掺杂区331和第二重掺杂区331’可以沿第二方向分别设置在沟道区333的相对两侧。其中,第二方向可以与第一方向互相垂直。
遮光结构包括第一部分321和第二部分322。遮光结构的第一部分321向有源层33的正投影覆盖部分第一重掺杂区331、部分第二重掺杂区331’、轻掺杂区332及沟道区333。遮光结构的第二部分322 向有源层33的正投影覆盖部分第二重掺杂区331。
在本实施例的一些可选实现方式中,遮光结构的第一部分321具有沿第一方向的第一宽度P,遮光结构的第二部分322具有沿第一方向的第二宽度K。其中遮光结构的第二部分322沿第一方向的第二宽度K小于遮光结构的第一部分321沿第一方向的第一宽度P。
在本实施例的一些可选实现方式中,有源层33的沟道区333具有沿第一方向的第三宽度L,则遮光结构的第二部分322沿第一方向的第二宽度K与有源层33的沟道区333沿第一方向的第三宽度L之间满足如下关系:K-L≥2μm。这样可以保证遮光结构完全遮住衬底基板一侧透过的光线以避免该光线入射进入或者散射进入沟道区以及轻掺杂区中。
在本实施例中,可以通过将遮光结构设置成两部分,遮光结构的第一部分321沿第一方向的宽度P大于遮光结构的第二部分322沿第一方向的宽度K。在既能较好的起到遮光效果,又能使由于遮光结构在有源层中形成的过渡区远离有源层的轻掺杂区和沟道区的同时,还可以保证使用该阵列基板的显示面板有着较大的开口率。
请继续参考图6,其示出了本申请实施例提供的一种显示面板的结构示意图。
如图6所示,显示面板400包括阵列基板41、与阵列基板41相对设置的彩膜基板42以及设置在阵列基板与彩膜基板之间的液晶层 43。其中阵列基板41可以为图4A和图4B所示的阵列基板或包括图 5所示薄膜晶体管的阵列基板。这样的显示面板在加电工作时,由于其上的薄膜晶体管在关闭状态下的光漏电流较小,有利于改善该显示面板400由于薄膜晶体管的光漏电流而造成的显示亮度变暗的现象。
请继续参考图7,其示出了本申请实施例提供的一种显示装置的结构示意图。
如图7所示,显示装置500为手机,该显示装置500可以包括图 6所示的液晶显示面板。当显示装置500包括图6所示的液晶显示面板时,该显示装置还可以包括背光源,其中背光源设置在图6所示显示面板的阵列基板41远离彩膜基板42的一侧。
此外,本领域技术人员可以明白,本申请的显示装置除了包括图 6所示的显示面板之外,还可以包括其它的一些公知的结构,例如用于驱动显示面板的驱动电路。为了不模糊本申请的重点,将不再对这些公知的结构进行进一步的描述。需要说明的是,本申请显示装置不限于图7所示的手机,还可以为电脑、电视机、智能穿戴设备等装置。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本申请中所涉及的实用新型范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离所述实用新型构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (10)
1.一种阵列基板,其特征在于,所述阵列基板包括衬底基板、设置在所述衬底基板一侧的多个薄膜晶体管,以及设置在所述薄膜晶体管与所述衬底基板之间的遮光结构;
所述薄膜晶体管包括有源层,所述有源层包括重掺杂区、轻掺杂区和沟道区;
所述遮光结构向所述有源层的正投影至少覆盖所述薄膜晶体管的轻掺杂区、沟道区、部分重掺杂区;
所述遮光结构的边缘包括倾角区,所述有源层包括形成在所述倾角区上方的过渡区;所述过渡区位于所述重掺杂区。
2.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括第一导体层和第二导体层,所述薄膜晶体管还包括栅极、源极/漏极,其中所述栅极沿第一方向延伸;
所述栅极设置于所述第一导体层,且覆盖所述沟道区的位置;所述栅极与所述沟道区之间设置有栅极绝缘层;
所述源极/漏极设置于所述第二导体层,且覆盖部分所述重掺杂区;所述栅极与所述源极/漏极之间设置有绝缘层。
3.根据权利要求2所述的阵列基板,其特征在于,所述重掺杂区包括源极区和漏极区,所述有源层包括多个过渡区;
至少一个过渡区位于所述源极区和/或至少一个过渡区位于所述漏极区。
4.根据权利要求3所述的阵列基板,其特征在于,所述重掺杂区包括第一重掺杂区和第二重掺杂区,所述第一重掺杂区和所述第二重掺杂区分别位于所述沟道区的相对两侧;
所述遮光结构包括第一部分和第二部分,
所述第一部分向所述有源层的投影覆盖部分第一重掺杂区、部分第二重掺杂区及沟道区,所述第二部分向所述有源层的投影覆盖部分第二重掺杂区;
所述第一部分具有沿所述第一方向的第一宽度,所述第二部分具有沿所述第一方向的第二宽度;
其中,所述第二宽度小于所述第一宽度。
5.根据权利要求4所述的阵列基板,其特征在于,
所述第二宽度为K,所述沟道区具有沿第一方向的第三宽度L;其中
K-L≥2μm。
6.根据权利要求1-5任意一项所述的阵列基板,其特征在于,所述遮光结构倾角区的倾角θ满足:16°<θ<26°。
7.根据权利要求6所述的阵列基板,其特征在于,所述过渡区的晶粒的尺寸小于所述重掺杂区内、所述过渡区之外的区域内的晶粒的尺寸。
8.根据权利要求6所述的阵列基板,其特征在于,所述遮光结构的厚度T满足:300nm<T<1500nm。
9.一种显示面板,其特征在于,所述显示面板包括权利要求1-8任意一项所述的阵列基板;
所述显示面板还包括与所述阵列基板相对设置的彩膜基板,以及设置在所述阵列基板与所述彩膜基板之间的液晶层。
10.一种显示装置,其特征在于,所述显示装置包括权利要求9所述的显示面板以及背光源,其中所述背光源设置在所述显示面板的阵列基板远离所述彩膜基板的一侧。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720236870.8U CN206773360U (zh) | 2017-03-13 | 2017-03-13 | 阵列基板、显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720236870.8U CN206773360U (zh) | 2017-03-13 | 2017-03-13 | 阵列基板、显示面板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206773360U true CN206773360U (zh) | 2017-12-19 |
Family
ID=60632405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720236870.8U Active CN206773360U (zh) | 2017-03-13 | 2017-03-13 | 阵列基板、显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206773360U (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112071868A (zh) * | 2020-09-18 | 2020-12-11 | 京东方科技集团股份有限公司 | Ltps tft阵列基板及显示装置 |
CN112397579A (zh) * | 2020-10-22 | 2021-02-23 | 云谷(固安)科技有限公司 | 显示面板 |
CN112928127A (zh) * | 2021-01-12 | 2021-06-08 | 武汉华星光电技术有限公司 | 阵列基板 |
CN114002887A (zh) * | 2021-11-01 | 2022-02-01 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
CN114005881A (zh) * | 2021-10-27 | 2022-02-01 | 云谷(固安)科技有限公司 | 薄膜晶体管及其制备方法、像素电路 |
WO2022193063A1 (zh) * | 2021-03-15 | 2022-09-22 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、显示基板及其制作方法和显示装置 |
-
2017
- 2017-03-13 CN CN201720236870.8U patent/CN206773360U/zh active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112071868A (zh) * | 2020-09-18 | 2020-12-11 | 京东方科技集团股份有限公司 | Ltps tft阵列基板及显示装置 |
CN112071868B (zh) * | 2020-09-18 | 2024-09-13 | 京东方科技集团股份有限公司 | Ltps tft阵列基板及显示装置 |
CN112397579A (zh) * | 2020-10-22 | 2021-02-23 | 云谷(固安)科技有限公司 | 显示面板 |
CN112397579B (zh) * | 2020-10-22 | 2022-12-06 | 云谷(固安)科技有限公司 | 显示面板 |
CN112928127A (zh) * | 2021-01-12 | 2021-06-08 | 武汉华星光电技术有限公司 | 阵列基板 |
WO2022193063A1 (zh) * | 2021-03-15 | 2022-09-22 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、显示基板及其制作方法和显示装置 |
CN114005881A (zh) * | 2021-10-27 | 2022-02-01 | 云谷(固安)科技有限公司 | 薄膜晶体管及其制备方法、像素电路 |
CN114002887A (zh) * | 2021-11-01 | 2022-02-01 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
CN114002887B (zh) * | 2021-11-01 | 2022-10-04 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN206773360U (zh) | 阵列基板、显示面板及显示装置 | |
CN206618932U (zh) | 显示面板及显示装置 | |
US5672888A (en) | Thin-film transistor and thin-film transistor array | |
CN105785680B (zh) | 曲面显示面板 | |
TW201300916A (zh) | 畫素結構及其驅動方法 | |
CN104871080B (zh) | 液晶显示器 | |
CN205827023U (zh) | 液晶显示面板以及液晶显示装置 | |
CN105824161A (zh) | 一种液晶显示面板及液晶显示装置 | |
CN107247367A (zh) | 显示面板及显示器 | |
CN104503159B (zh) | 液晶面板及其制备方法 | |
CN106125436A (zh) | 一种阵列基板、显示面板及制作方法 | |
CN106373966B (zh) | 阵列基板、显示面板及显示装置 | |
WO2013086906A1 (zh) | Tft阵列基板及其制作方法和显示装置 | |
TW200411607A (en) | Active matrix substrate, photoelectric apparatus, and electronic machine | |
TW202022465A (zh) | 畫素結構及其製造方法 | |
CN106020544B (zh) | 一种触控显示面板及其制作方法、触控显示装置 | |
CN109856870A (zh) | 显示面板及显示装置 | |
CN107422547A (zh) | 一种显示面板及显示装置 | |
TWI567462B (zh) | 畫素結構及畫素陣列 | |
WO2013037236A1 (zh) | 阵列基板及液晶显示面板 | |
CN104733477B (zh) | 阵列基板及其制作方法、显示面板、显示装置 | |
CN104698699A (zh) | 阵列基板、显示面板、显示装置及其驱动方法 | |
CN109300995A (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 | |
CN206301117U (zh) | 一种液晶显示装置 | |
CN106200151A (zh) | 一种阵列基板及其制备方法、显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |