CN204948436U

CN204948436U - 一种调光控制电路

Info

Publication number: CN204948436U
Application number: CN201520668749.3U
Authority: CN
Inventors: 杨靖; 梅当民; 金学成
Original assignee: INTERNATIONAL GREEN CHIP (TIANJIN) CO Ltd
Current assignee: Howell Analog Integrated Circuit Beijing Co ltd
Priority date: 2015-08-31
Filing date: 2015-08-31
Publication date: 2016-01-06
Anticipated expiration: 2025-08-31

Abstract

本实用新型涉及一种调光控制电路，该电路包括：延迟关闭模块(002)，用于延迟预定时间后，将所述钳位模块(003)彻底关闭；钳位模块(003)，用于将所述主运放模块(001)中的节点电压钳位在预定的电压值上；主运放模块(001)，用于给所述工作环路模块(006)充电；维持环路模块(004)，用于维持所述主运放模块(001)的正常工作；关闭电路模块(005)，用于完成将LED输出电流从正常到关闭的过程；工作环路模块(006)，用于完成将LED输出电流从零到正常的过程。本实用新型能够保证LED输出电流上升、下降时间都较小，提高了整个PWM调光分辨率，而且保证了LED输出电流不会有较大过冲，提高了LED灯珠的使用寿命。

Description

一种调光控制电路

技术领域

本实用新型涉及LED背光驱动电路设计领域，尤其涉及一种调光控制电路

背景技术

LED背光，是指用于液晶显示屏幕的照明，由于其具有功耗低，调整比高，响应迅速快，寿命长等特点，在逐渐取代传统的CCFL(冷阴极管)背光源。LED驱动电路就是能够保证LED恒流输出，及高调光比等的控制电路。目前该类产品的国内市场基本上被国外产品所占领，因此研究和设计该驱动控制电路对实现该类产品的国产化，促进产业的发展有着现实的意义。

随着电子产品的发展，要求电子显示屏幕的调光范围越来越宽，这里所说的调光指PWM(数字)调光，如图1所示为PWM调光时序图，PWM为外部输入的方波信号，LED输出电流波形。在PWM调光控制中，时间量TR则表示输出电流由0转换到目标电流所需的时间，时间量TF代表输出电流从目标电流转换回0所需的时间。在大多数的情况下，调光频率愈低，对比度就愈高，这是因为这些固定延迟只会占用少部分的调光周期。但是调光频率太低又会可能引起音频噪声，影响电子产品的应用，所以一般调光频率在正常使用时会大于20KHz，那么要提高调光比，只能尽可能的减小TR、TF时间。至于上限则取决于最低对比度的要求，对比度一般被表示成最低导通时间的倒数。

如图2所示为传统PWM调光驱动电路，在图2中画出了两种传统PWM调光控制方式。示例1，PWM信号直接控制运放AMP的工作状态，PWM为“高”时候，AMP正常工作，由运放对调整管N1栅极充电，使得整个环路建立起来，当AMP“正”“负”输入电压相等时，调整管N1达到正常的设定电流，而LED串和调整管N1串联，所以LED也达到要求的电流；当PWM为“低”时，AMP不工作，AMP输出下拉到“地”电位，从而关闭调整管N1。由于AMP的驱动能力有限，所以输出电流的TR及TF时间都较长。而示例2，为通过控制开关S1、S2对调整管栅极进行充放电，这种形式TR、TF时间都可以做到很小，但是AMP脱离出了整个加速环路之外，会造成LED输出电流有较大过冲，容易造成LED的损坏。所以市场上国内的背光驱动类产品调光比都较小。

实用新型内容

本实用新型的目的是针对现有技术存在的上述不足，提供一种调光控制电路。本实用新型需要设计具有快速响应的PWM(数字)调光，能够让LED输出电流从零到正常，以及从正常电流到零都有较快的响应时间，而且能够使PWM具有较大的调光比，且能够保证LED输出电流过冲电流较小。

为了实现上述目的，本实用新型提供一种调光控制电路，该电路包括：延迟关闭模块002，用于延迟预定时间后，将所述钳位模块003彻底关闭；钳位模块003，用于将所述主运放模块001中的节点电压钳位在预定的电压值上；主运放模块001，用于给所述工作环路模块006充电；维持环路模块004，用于维持所述主运放模块001的正常工作；关闭电路模块005，用于完成将LED输出电流从正常到关闭的过程；工作环路模块006，用于完成将LED输出电流从零到正常的过程。

优选地，所述主运放模块001分别与所述工作环路模块006和所述维持环路模块004分别构成反馈环路。

优选地，所述维持环路模块004包括第二N型MOS管N2、第三电阻R3以及第一控制开关S1；其中，第二N型MOS管N2的漏极连接外部输入电压源VN1，其栅极连接所述主运放模块001的输出端，其源极连接第三电阻R3的一端以及第一控制开关S1的一端；第三电阻R3的另一端接地GND；第一控制开关S1另一端与主运放模块001的负输入端相连。

优选地，所述关闭电路模块005包括第三控制开关S3、第四控制开关S4以及第四电阻R4；其中，第四控制开关S4的一端与主运放模块001的输出端相连，另一端与第三控制开关S3的一端相连；第三控制开关S3的另一端与第四电阻R4的一端相连；第四电阻R4的另一端接地GND。

优选地，所述工作环路模块006包括第一N型MOS管N1、第二电阻R2以及第二控制开关S2；其中，第一N型MOS管N1的漏极与LED串相连，实现第一N型MOS管N1和LED的串联，其栅极与关闭电路模块005中第三控制开关S3以及第四控制开关S4连接点相连，其源极与第二电阻R2的一端以及第二控制开关S2的一端相连；第二控制开关S2的另一端与主运放模块001的负输入端相连；第二电阻R2的另一端接地GND。

优选地，所述主运放模块001，主运放为两级折叠共源共栅运放，其频率补偿形式为米勒补偿，其第二级运放的输入管的栅极连接所述钳位模块003的输出端。

优选地，所述延迟关闭模块002包括第一反相器021、第二反相器022、与非门023、第一D触发器024以及第二D触发器025；其中，PWM输入信号与第一反相器021的输入端相连，第一反相器021的输出端与第二反相器022的输入端相连；第二反相器022的输出端与第一D触发器024的数据输入D端以及与非门023的一端相连；时钟输入CLK与第一D触发器024以及第二D触发器025的CLK端相连；EN为芯片使能输入连接与非门023的另一端，与非门023输出端与第一D触发器024以及第二D触发器025的复位RSET端相连；第一D触发器024的Q端与第二D触发器025的输入D端相连，第二D触发器025的Q端输出为延迟关闭模块002的输出。

优选地，所述钳位模块003包括第二P型MOS管P2、第三P型MOS管P3以及第四P型MOS管P4；其中，第二P型MOS管P2的源极接输入电源VDD，其栅极接延迟关闭模块002的输出端，此处定义线名SHUT，其漏极接第三P型MOS管P3的源极；第三P型MOS管P3的栅漏连接第四P型MOS管P4的源极；第四P型MOS管P4栅漏短接一起作为钳位模块的输出端，此处定义为VPD；该VPD连接所述主运放模块001的第二级输入管第八P型MOS管P8的栅极。

本实用新型能够保证LED输出电流从零到正常的上升以及从正常到零的下降时间都较小，提高了整个PWM调光分辨率；将加速电路融合到主运放控制中，保证了LED输出电流不会有较大过冲，提高了LED灯珠的使用寿命。

附图说明

为了更清楚说明本实用新型实施例的技术方案，下面将对实施例描述中所需使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是PWM调光时序示意图；

图2是现有技术的PWM调光示意图；

图3是本实用新型实施例一提供的一种调光控制电路示意图；

图4是本实用新型实施例二提供的一种调光控制电路示意图；

图5是本实用新型实施例二提供的主运放AMP1示意图；

图6是本实用新型实施例二提供的一种调光控制电路的开关时序示意图；

图7是本实用新型实施例二提供的延迟关闭模块示意图；

图8是本实用新型实施例二提供的钳位模块示意图；

图9是本实用新型实施例二提供的PWM延迟关闭模块时序示意图；

图10是本实用新型实施例二提供的PWM调光工作流程示意图；

图11是本实用新型实施例三提供的一种调光控制电路的方法示意图。

具体实施方式

下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。

图3是本实用新型实施例一提供的一种调光控制电路示意图。如图3所示一种调光控制电路，该电路包括：主运放模块001、延迟关闭模块002、钳位模块003、维持环路模块004、关闭电路模块005以及工作环路模块006；其中，延迟关闭模块002，用于延迟预定时间后，将所述钳位模块003彻底关闭；钳位模块003，用于将所述主运放模块001中的节点电压钳位在预定的电压值上；主运放模块001，用于给所述工作环路模块006充电；维持环路模块004，用于维持所述主运放模块001的正常工作；关闭电路模块005，用于完成将LED输出电流从正常到关闭的过程；工作环路模块006，用于完成将LED输出电流从零到正常的过程。

本实施例能够保证LED输出电流从零到正常的上升以及从正常到零的下降时间都较小，提高了整个PWM调光分辨率；将加速电路融合到主运放控制中，保证了LED输出电流不会有较大过冲，提高了LED灯珠的使用寿命。

图4是本实用新型实施例二提供的一种调光控制电路示意图。如图4所示，该电路包括主运放模块001，延迟关闭模块002，钳位模块003，维持环路模块004，关闭电路模块005，工作环路模块006。

具体地，作为本实施例的优选方案，所述维持环路模块004包括第二N型MOS管N2、第三电阻R3以及第一控制开关S1；其中，第二N型MOS管N2的漏极连接外部输入电压源VN1，其栅极连接所述主运放模块001的输出端，其源极连接第三电阻R3的一端以及第一控制开关S1的一端；第三电阻R3的另一端接地GND；第一控制开关S1另一端与主运放模块001的负输入端相连。

具体地，作为本实施例的优选方案，所述关闭电路模块005包括第三控制开关S3、第四控制开关S4以及第四电阻R4；其中，第四控制开关S4的一端与主运放模块001的输出端相连，另一端与第三控制开关S3的一端相连；第三控制开关S3的另一端与第四电阻R4的一端相连；第四电阻R4的另一端接地GND。

具体地，作为本实施例的优选方案，所述工作环路模块006包括第一N型MOS管N1、第二电阻R2以及第二控制开关S2；其中，第一N型MOS管N1的漏极与LED串相连，实现第一N型MOS管N1和LED的串联，其栅极与关闭电路模块005中第三控制开关S3以及第四控制开关S4连接点相连，其源极与第二电阻R2的一端以及第二控制开关S2的一端相连；第二控制开关S2的另一端与主运放模块001的负输入端相连；第二电阻R2的另一端接地GND。

PWM的调光工作过程：PWM为外部输入给驱动电路的方波信号，PWM调光加速模块中的控制开关S1、S2、S3、S4，开关时序与PWM关系可见图6(一种调光控制电路的开关时序示意图)。当PWM信号由“低”变“高”的时候，开关S2，S4导通，开关S1、S3断开。此时所述工作环路模块006与所述主运放模块001构成反馈环路，这时由于LED输出电流为“零”，主运放模块AMP1的负端输入电压接近零，那么主运放会将第二级输入管P8的栅极VPD节点电压拉向“地”电位，但由于钳位模块003的作用，VPD不会下降太“低”，而是会钳位在相对电源(BIASP1-BIASN2-BIASN1-BIASP2)的电压，这样的电压会使得第二级输入管P8管处于电阻区，由第二级输入管P8管对调整管N1栅电容进行充电，由于所设计的第二级输入管P8管子在电阻区时，其等效电阻较小，能够在较短的时间内把调整管N1的栅极电压充高，当调整管N1栅极充电到一定程度后，该调整管N1导通并出现电流，随着调整管N1电流增大，电阻R2上出现电压，主运放AMP1开始进入放大器区工作。由于第二级输入管P8栅源电压最初是被钳位到(BIASP1-BIASN2-BIASN1-BIASP2)电压，而第二级输入管P8进入饱和区其栅源电压远小于该电压值，所以随着所述主运放模块001的正常工作会逐渐削弱钳位模块对第二级输入管P8栅源电压的钳位作用，使得第二级输入管P8自动脱离电阻区，减弱充电上拉作用，避免对调整管N1栅极充电过高，造成LED输出电流较大的过冲。所述延迟关闭模块002，是对PWM信号上升沿进行预定时间的延迟，经过预定时间后所述延迟关闭模块002将所述钳位模块003彻底关闭，避免所述钳位模块003对系统造成失调影响，至此完成电流从零到正常的加速过程。

PWM信号为低时候，控制开关S2、S4断开，控制开关S1，S3闭合。由所述维持环路模块004与所述主运放模块001构成的环路，维持着所述主运放模块AMP1的正常工作，使得下一个PWM信号来的时候，所述主运放模块AMP1能够快速响应工作。LED输出电流的关闭，则由关闭电路模块005完成。关闭电路模块005中控制开关S3闭合后，通过电阻R4对调整管N1的栅电容进行放电，从而关闭调整管N1，完成LED电流从正常到关闭的过程。

延迟关闭模块002工作过程：当EN或PWM信号为“低”时，与非门023输出为“高”，D触发器024、D触发器025处于复位状态，Q端输出都为“低”；当EN为“高”后芯片开始正常工作，PWM信号由“低”变“高”后，经过1至2个CLK时钟会使D触发器025的Q端输出为“高”，将所述钳位模块通路关闭，这样相当于所述钳位模块能够正常工作1至2个CLK时钟周期。其时序变化可见图9(PWM延迟关闭模块时序示意图)。

图5是本实用新型实施例二提供的主运放AMP1示意图。如图5所示，该主运放模块001，为传统的两级折叠共源共栅运放，其频率补偿形式为米勒补偿，其主要特征是第二级运放的输入管P8的栅极连接所述钳位模块003的输出，第二级运放的输入管P8的栅极线名定义为VPD。

图7是本实用新型实施例二提供的延迟关闭模块示意图。如图7所示，该延迟关闭模块002包括第一反相器021、第二反相器022、与非门023、第一D触发器024以及第二D触发器025。

具体地，作为本实施例的优选方案，所述延迟关闭模块002包括第一反相器021、第二反相器022、与非门023、第一D触发器024以及第二D触发器025；其中，PWM输入信号与第一反相器021的输入端相连，第一反相器021的输出端与第二反相器022的输入端相连；第二反相器022的输出端与第一D触发器024的数据输入D端以及与非门023的一端相连；时钟输入CLK与第一D触发器024以及第二D触发器025的CLK端相连；EN为芯片使能输入连接与非门023的另一端，与非门023输出端与第一D触发器024以及第二D触发器025的复位RSET端相连；第一D触发器024的Q端与第二D触发器025的输入D端相连，第二D触发器025的Q端输出为延迟关闭模块002的输出。

图8是本实用新型实施例二提供的钳位模块示意图。如图8所示该钳位模块003包括第二P型MOS管P2，第三P型MOS管P3，第四P型MOS管P4。

具体地，作为本实施例的优选方案，第二P型MOS管P2的源极接输入电源VDD，其栅极接延迟关闭模块002的输出端，此处定义线名SHUT，其漏极接第三P型MOS管P3的源极；第三P型MOS管P3的栅漏连接第四P型MOS管P4的源极；第四P型MOS管P4栅漏短接一起作为钳位模块的输出端，此处定义为VPD；该VPD连接所述主运放模块001的第二级输入管第八P型MOS管P8的栅极。

图10是本实用新型实施例二提供的PWM调光工作流程示意图。如图10所述PWM调光的具体包括以下步骤：

步骤S101，PWM信号由“低”变“高”的时候，开关S2、S4导通，开关S1、S3断开；此时工作环路模块006与主运放模块001构成反馈环路，这时由于LED输出电流为“零”，主运放AMP1的负端输入电压接近零，那么主运放会将第二级运放的输入管P8的栅极VPD节点电压拉向“地”电位；

步骤S102，由于钳位模块003的作用，VPD不会下降太“低”，而是会钳位在相对电源(BIASP1-BIASN2-BIASN1-BIASP2)的电压，这样的电压会使得第二级运放的输入管P8管处于电阻区，由第二级运放的输入管P8管对调整管N1栅电容进行充电；

步骤S103，由于所设计的第二级运放的输入管P8管子在电阻区时，其等效电阻较小，能够在较短的时间内把调整管N1的栅极电压充高，当调整管N1栅极充电到一定程度后，该调整管N1导通并出现电流，随着调整管N1电流增大，电阻R2上出现电压，主运放AMP1开始进入放大器区工作；

步骤S104，由于第二级运放的输入管P8栅极电压最初被钳位到(BIASP1-BIASN2-BIASN1-BIASP2)电压，而第二级运放的输入管P8进入饱和区后，其栅极电压远小于该电压值，所以随着主运放模块001的正常工作会逐渐削弱钳位模块对第二级运放的输入管P8栅极电压的钳位作用，使得第二级运放的输入管P8自动脱离电阻区，减弱充电上拉作用，避免对调整管N1栅极充电过高，造成LED输出电流较大的过冲；

步骤S105，延迟关闭模块，是对PWM信号上升沿进行一定时间的延迟，经过设定时间后延迟关闭模块002将钳位模块003彻底关闭，避免钳位模块003对系统造成失调影响，至此完成电流从零到正常的加速过程；

具体地，当EN或PWM信号为“低”时，与非门023输出为“高”，D触发器024、D触发器025处于复位状态，Q端输出都为“低”，当EN为“高”后芯片开始正常工作，PWM信号由“低”变“高”后，经过1至2个CLK时钟会使D触发器025的Q端输出为“高”，将钳位模块通路关闭，这样相当于钳位模块能够正常工作1至2个CLK时钟周期；

具体地，当PWM信号输入延迟关闭单元时处于“高”或“低”是不确定的，当PWM信号输入到延迟关闭处于“高”时，经过1至2个CLK时钟会使D触发器025的Q端输出为“高”，也就是定义的SHUT处于“高”位，将钳位模块通路关闭，如图9本发明实施例二提供的PWM延迟关闭模块时序示意图所示；

步骤S106，PWM信号由“高”变“低”后，控制开关S2、S4断开，S1、S3闭合；

步骤S107，由维持环路模块004与主运放模块001构成的环路，维持着主运放AMP1的正常工作，使得下一个PWM信号来的时候，AMP1能够快速响应工作。LED输出电流的关闭，则由关闭电路模块005完成；

步骤S108，关闭电路模块005中控制开关S3闭合后，通过电阻R4对调整管N1的栅电容进行放电；

步骤S109，电阻R4的一段接地，通过电阻R4的放电的时间较短，从而关闭调整管N1，完成LED电流从正常到关闭的过程。

因此，本实施例能够保证LED输出电流从零到正常的上升以及从正常到零的下降时间都较小，提高了整个PWM调光分辨率；将加速电路融合到主运放控制中，保证了LED输出电流不会有较大过冲，提高了LED灯珠的使用寿命。

图11是本实用新型实施例三提供的一种调光控制电路的方法示意图。如图11所示，调光控制电路的方法包括步骤S111-S116：

在步骤S111，根据输入PWM信号将所述主运放模块AMP1中的节点电压钳位在预定的电压值上；

在步骤S112，根据所述钳位作用后的节点电压，所述主运放模块AMP1给所述工作环路模块充电；

在步骤S113，所述工作环路模块充电后，完成将LED输出电流从零到正常的过程；

在步骤S114，所述LED输出电流正常时，经预定时间延迟后，将所述钳位作用彻底关闭；

在步骤S115，根据输入PWM信号，维持所述主运放模块AMP1的正常工作；

在步骤S116，所述主运放模块AMP1正常工作的同时，完成将LED输出电流从正常加速关闭的过程。

优选地，作为本实例的一种可能实现方式，所述根据输入PWM信号将所述主运放模块AMP1中的节点电压钳位在预定的电压值上步骤包括：输入PWM信号为“高”时，让在加速阶段主运放模块AMP1的第二输入管栅源电压恒定，不受输入电源VDD等变化影响。

优选地，作为本实例的一种可能实现方式，所述根据所述钳位作用后的节点电压，所述主运放模块AMP1给所述工作环路模块充电步骤包括：所述主运放模块AMP1的第二级输入管栅源电压在PWM调光转换过程中受钳位后的栅极VPD节点电压控制。

优选地，作为本实例的一种可能实现方式，所述工作环路充电后，保证主运放正负输入端电压相等；所述LED输出电流正常时，削弱对第二级输入管P8栅极节点电压的钳位作用，延迟后彻底关闭钳位作用。

优选地，作为本实例的一种可能实现方式，所述根据输入PWM信号，维持所述主运放模块AMP1的正常工作步骤包括：当PWM调光关闭LED输出电流时，能够保持所述主运放模块AMP1的正常工作，避免其偏离太多的工作状态。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益结果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims

1.一种调光控制电路，其特征在于，所述电路包括：主运放模块(001)、延迟关闭模块(002)、钳位模块(003)、维持环路模块(004)、关闭电路模块(005)以及工作环路模块(006)；延迟关闭模块(002)与钳位模块(003)相连，钳位模块(003)同时又与主运放模块(001)相连，关闭电路模块(005)与维持环路模块(004)以及主运放模块(001)构成环路，关闭电路模块(005)与工作环路模块(006)以及主运放模块(001)构成环路；其中，

延迟关闭模块(002)，用于延迟预定时间后，将所述钳位模块(003)彻底关闭；

钳位模块(003)，用于将所述主运放模块(001)中的节点电压钳位在预定的电压值上；

主运放模块(001)，用于给所述工作环路模块(006)充电；

维持环路模块(004)，用于维持所述主运放模块(001)的正常工作；

关闭电路模块(005)，用于完成将LED输出电流从正常到关闭的过程；

工作环路模块(006)，用于完成将LED输出电流从零到正常的过程。

2.根据权利要求1所述的电路，其特征在于，所述主运放模块(001)分别与所述工作环路模块(006)和所述维持环路模块(004)分别构成反馈环路。

3.根据权利要求1或2所述电路，其特征在于:

所述维持环路模块(004)包括第二N型MOS管(N2)、第三电阻(R3)以及第一控制开关(S1)；其中，

第二N型MOS管(N2)的漏极连接外部输入电压源(VN1)，其栅极连接所述主运放模块(001)的输出端，其源极连接第三电阻(R3)的一端以及第一控制开关(S1)的一端；第三电阻(R3)的另一端接地(GND)；第一控制开关(S1)另一端与主运放模块(001)的负输入端相连；

所述关闭电路模块(005)包括第三控制开关(S3)、第四控制开关(S4)以及第四电阻(R4)；其中，

第四控制开关(S4)的一端与主运放模块(001)的输出端相连，另一端与第三控制开关(S3)的一端相连；第三控制开关(S3)的另一端与第四电阻(R4)的一端相连；第四电阻(R4)的另一端接地(GND)；

所述工作环路模块(006)包括第一N型MOS管(N1)、第二电阻(R2)以及第二控制开关(S2)；其中，

第一N型MOS管(N1)的漏极与LED串相连，实现第一N型MOS管(N1)和LED的串联，其栅极与关闭电路模块(005)中第三控制开关(S3)以及第四控制开关(S4)连接点相连，其源极与第二电阻(R2)的一端以及第二控制开关(S2)的一端相连；第二控制开关(S2)的另一端与主运放模块(001)的负输入端相连；第二电阻(R2)的另一端接地(GND)。

4.根据权利要求1或2所述的电路，其特征在于：

所述主运放模块(001)，主运放为两级折叠共源共栅运放，其频率补偿形式为米勒补偿，其第二级运放的输入管的栅极连接所述钳位模块(003)的输出端。

5.根据权利要求1或2所述的电路，其特征在于：

所述延迟关闭模块(002)包括第一反相器(021)、第二反相器(022)、与非门(023)、第一D触发器(024)以及第二D触发器(025)；其中，

PWM输入信号与第一反相器(021)的输入端相连，第一反相器(021)的输出端与第二反相器(022)的输入端相连；第二反相器(022)的输出端与第一D触发器(024)的数据输入D端以及与非门(023)的一端相连；时钟输入CLK与第一D触发器(024)以及第二D触发器(025)的CLK端相连；EN为芯片使能输入连接与非门(023)的另一端，与非门(023)输出端与第一D触发器(024)以及第二D触发器(025)的复位RSET端相连；第一D触发器(024)的Q端与第二D触发器(025)的输入D端相连，第二D触发器(025)的Q端输出为延迟关闭模块(002)的输出；

所述钳位模块(003)包括第二P型MOS管(P2)、第三P型MOS管(P3)以及第四P型MOS管(P4)；其中，

第二P型MOS管(P2)的源极接输入电源(VDD)，其栅极接延迟关闭模块(002)的输出端，此处定义线名SHUT，其漏极接第三P型MOS管(P3)的源极；第三P型MOS管(P3)的栅漏连接第四P型MOS管(P4)的源极；第四P型MOS管(P4)栅漏短接一起作为钳位模块的输出端，此处定义为VPD；该VPD连接所述主运放模块(001)的第二级输入管第八P型MOS管(P8)的栅极。