CN204256589U - 一种确定系统间全局时钟的结构 - Google Patents

Abstract

一种确定系统间全局时钟的结构，在系统间需要统一时间基准时，基准时钟源发出标定信号，记录发出时间T_d(0)，各系统收到标定信号后，记录到达时间T_a(n)，同时各发出返回信号给基准时钟源的信号记录单元并记录发出时间T_b(n)，同样由于距离不同，信号记录单元依次记录返回信号的到达时间T_d(n)，则确定系统与基准时钟源的时间延时Delay(n)，当需要所有系统有完全统一的时间基准时，将获取对应的Delay(n)的发送至各系统，每个系统确定自己本地时钟与基准时钟源零点偏差T_c(n)，并将T_c(n)作为校正参数让自己的系统时钟进行校正，从而使得所有系统中的本地时钟都有完全一致的时钟基准。

Description

一种确定系统间全局时钟的结构

技术领域

本实用新型属于时间测试测量技术领域，涉及一种基准时间确定结构，尤其是全局时间的确定结构。

背景技术

全局时钟可应用在多个领域中，独立系统之间只有实现全局时钟的同步，让各个独立系统的时钟达到一致的时钟基准时，才能完成阵列的协同工作，保证系统间具有一致的测量条件，故有必要提供一种系统间全局时钟的确定结构。

现有的系统间全局时钟确定往往采用通过多个系统之间的时间戳通信的方法和结构来获取各自时钟的计时基准再进一步进行校准，这种形式在通信领域中被广泛采用，虽然其能够实现系统间的时间同步，但是这种同步结构或方法仅局限在利用现成通信协议(能将时间基准打包成时间戳)达到精度不高的全局时钟同步，如ms或者亚ms或者us或者亚us级别，精度最终依赖于时钟的速度即翻转频率，不会达到比时钟周期更短的同步精度。在诸如核探测领域、在飞行时间应用领域，多个独立系统之间往往需要完全一致的时间基准来满足精准的时间测量，完全同步的全局时间要求精度非常高，要求达到ns至ps级别，往往小于系统时钟的时钟周期，全局时钟的布局需要考虑系统间的各自时钟由于上电顺序不同带来的细微差异，所以传统的方法则无法满足要求。

实用新型内容

本实用新型的目的在于提供一种确定系统间全局时钟的结构，在多个系统需要全局统一时间基准时，通过简单网络将各个系统连接，然后通过系统之间的通信以及信号记录单元来确定各个系统的时钟相位差值，同时利用各个时钟相位差值对各系统进行校准，从而达到各系统中的所有时钟都有完全一致的时钟基准。

为达到上述目的，本实用新型的解决方案是：

一种确定系统间全局时钟的结构，包括通路连接的至少两个系统，还包括一基准时钟源以及与所述基准时钟源相配合的信号记录单元，所述基准时钟源的信号记录单元(即与所述基准时钟源相配合的信号记录单元)与所述基准时钟源通路连接、所述每一个系统均经由所述基准时钟源的信号记录单元和所述基准时钟源通信以确定各系统各种本地时钟与所述基准时钟源之间的零点偏差。

所述基准时钟源的信号记录单元与所述系统之间为双向通信连接。

所述基准时钟源的信号记录单元与所述基准时钟源之间、所述基准时钟源的信号记录单元与所述系统之间、所述系统之间为有线连接。

所述各系统分别设有本地时钟以及与所述本地时钟通路连接的本地信号记录单元。

优选的，所述本地信号记录单元与所述本地时钟双向通信有线连接。

优选的，以其中一系统内的本地时钟作为基准时钟源。

所述信号记录单元的最小时间测量刻度小于所述基准时钟源或本地时钟的时钟周期的1/2。

所述信号记录单元包括一控制器以及与所述控制器通信连接以接受所述控制器驱动的时间转换器，所述时间转换器的时间精度在1ns以内。

所述时间转换器为TDC(时间数字转换器)或者TAC(时间模拟转换器)，所述TDC或者TAC的时间精度在100ps以内。

所述系统之间依次通信连接以形成线状网络结构，且至少设置一条线状网络结构，所述基准时钟源的信号记录单元与所述每个线状网络结构中的一系统之间通信连接。

优选的，所述基准时钟源的信号记录单元和所述每一个线状网络结构中位于端点处的一系统之间通信连接。

优选的，所述系统之间为双向通信连接。

优选的，设置一条所述线状网络。

所述各系统分别直接与所述基准时钟源的信号记录单元之间通信连接以形成星状网络结构。

由于采用上述方案，本实用新型的有益效果是：

1、本实用新型所公开的一种确定系统间全局时钟的结构，在独立工作时，各系统可依赖自己的时钟进行工作，在多个系统需要全局统一时间基准时，基准时钟源首先发出标定信号，同时，基准时钟源的信号记录单元开始计时T_d(0)，各个系统由于其离基准时钟源的距离不一致，会先后依次接受到标定信号，各系统收到标定信号后，各个系统内部的信号记录单元记录该标定信号的到达时间T_a(n)，同时各系统立即发送一返回信号(应答回复或者直接电路连接返回标定信号)给基准时钟源的信号记录单元并记录返回信号的发出时间T_b(n)，同样由于距离不同，信号记录单元会先后依次接收到来自各个系统的返回信号，依次记录时间T_d(n)，系统与基准时钟源的时间延时为：Delay(n)＝(T_d(n)-T _d(0))/2或Delay(n)＝(T_d(n)-T_d(0)-Δn)/2，Δn的数值根据应用场合不同采用前述步骤确定；同时可以计算系统与基准时钟源的连线长度为L(n)＝Delay(n)*C，C电信号的传播速度，接近光速，当需要所有系统有完全统一的时间基准时，基准系统将获取对应的Delay(n)的数据发送各系统，每个系统计算自己本地时钟与基准时钟源零点偏差：T_c(n)＝((T_a(n)-Delay(n)-T_d(0))或T_c(n)＝(Delay(n)+T_b(n)-T_d(n))，并将T_c(n)作为校正参数让自己的系统时钟进行校正。(1)如果T_c(n)>0，说明本系统时钟零点早于基准时钟源，则在本系统计时系统中减去该值。(2)如果T_c(n)<0，说明本系统时钟零点晚于基准时钟源，则在本系统计时系统中加上该值。

2、通过高精度信号记录单元的加入，使得时间的同步精度提高。在基准时钟源处设置高精度的信号记录单元，同时系统内本地时钟也分别设有与其配合的信号记录单元，信号记录单元的最小时间测量刻度小于基准时钟源的时钟周期的1/2，可为时间数字转换器(TDC)或者时间模拟转换器(TAC)，由该时间数字转换器(TDC)或者时间模拟转换器(TAC)配合基准时钟源以及各系统内本地时钟来确定每个系统自己本地时钟与基准时钟源零点偏差，可精确确定各系统与基准时钟源之间的时间绝对偏移以形成全局时钟。

3、通过系统之间的时间测量和通信完成各个系统时间系统的归一化校正，免去了专用可靠时钟线的复杂设计。

4、增加系统的扩展性，当系统之间设置为线状网络结构时，可以任意在系统中增加系统，新增的系统只需要完成一次测量就可以保证自己与系统达到一致的时间基准。

附图说明

图1为本实用新型所示的一种确定系统间全局时钟的结构的工作流程图；

图2为系统内时钟源与时钟记录单元的连接关系示意图；

图3为一种确定系统间全局时钟的结构第一实施例的结构示意图；

图4为一种确定系统间全局时钟的结构第二实施例的结构示意图；

图5为一种确定系统间全局时钟的结构第三实施例的结构示意图。

具体实施方式

以下结合附图所示实施例对本实用新型作进一步的说明。

本实用新型公开了一种系统间全局时钟确定的结构，包括至少两个系统、一基准时钟源以及与所述基准时钟源相配合的信号记录单元，上述系统之间通路连接，信号记录单元与基准时钟源通路连接、每一个系统均经由所述基准时钟源的信号记录单元与所述基准时钟源通信以确定各系统各种本地时钟与所述基准时钟源之间的零点偏差。

其中如图2所示，基准时钟源以及所述基准时钟源的信号记录单元可从属于其中一系统中，也可单独外接一基准时钟源以及信号记录单元，以下以基准时钟源以及与信号记录单元从属于其中一系统中对本实用新型所示结构的工资原理进行说明。

多个系统之间可用现成的(或者新建简单的)通信网络连接起来，当各系统上电启动开始工作，系统内的本地时钟开始工作，由于上电时间和各个系统本地时钟起振的差异，各个系统上的本地时钟不是在同一时刻开始，本实用新型所示的系统间全局时钟确定的结构通过信号记录单元、基准时钟源以及各系统内的本地时钟进行相互计时和比较得到各个系统的时钟的相对差值，然后在利用差值将各自的时钟统一到一致的时间基准，完成全局时钟的部署。具体过程如下，选择任意一系统内设置本地时钟以及与本地时钟通路连接的信号记录单元，以该系统的本地时钟作为基准时钟源，信号记录单元为一计时元件，该基准时钟源向网络中其余系统发出一个标定信号，并通过自己的信号记录单元记录标定信号的发出时间T_d(0)，其余系统接收到标定信号后，记录下标定信号的到达时间T_a(n)，同时产生一个返回信号并记录返回信号的发出时间T_b(n)，返回信号到达基准时钟源后，与基准时钟源相配合的信号记录单元记录下返回信号的到达时间T_d(n)，通过测算T_d(n)和T_d(0)则可知道其余系统距离基准系统的距离，也即固定的时间差Delay(n)，基准系统将测算的时间差Delay(n)通过通信网络发送给其他所有系统。同时，各个其余系统通过测定的T_a(n)或T_b(n)与收到的Delay(n)可测算自己的时间零点与基准系统的时钟零点的差值，即时钟基准的差值T_c(n)，各个系统通过该差值T_c(n)校正自己的时钟系统，例如给自己的时钟系统设置对应的延时，从而使整个系统处于完全一致的时钟基准。上述各种差值的计算也可通过其他处理器确定。

本实施例中，上述返回信号可为原标定信号也可为系统自己发出的一个应答信号，当系统采取标定信号返回时，不需要考试时间开销的问题，则Delay(n)＝(T_d(n)-T_d(0))/2；当系统采取应答方式返回信号时，则有一个应答时间的开销，即则Delay(n)＝{(T_d(n)-T_d(0))/2}-Δn，该结构用于对时间精度要求不严格的领域时，信号记录单元可为一常用的计时元件即能有效的实现用于系统间全局时钟的确定，到达时间T_a(n)或发出时间T_b(n)可经由各系统内本地时钟自己独立确定，Δn也为各系统预设值，通过实验和计算确定。

但当本实用新型所示的结果应用于对时间精度要求较高的场合时，则信号记录单元的最小时间测量刻度小于基准时钟源或本地时钟的时钟周期的1/2设置，各系统内需要分别设置了一信号记录单元，各系统内部的信号记录单元以及与基准时钟源相配合的信号记录单元结构相同，包括一控制器以及接受该控制驱动的高精度时间转换器，且各信号记录单元分别与系统内的本地时钟通路连接。这样信号记录单元可以精确测量小于一个时钟周期长度的时间：在高同步要求的全局时钟中，全局时钟频率一般在50MHz以上，时钟周期在20ns以内，甚至频率达到200MHz以上，时钟周期在2ns以内。但是全局时钟在线路上的延时也需要被精确测量，而这种延时随线路长度不同而不同，不会与系统全局时钟保持相同相位，为了精确测量这种延时，需要高精度的时钟测量装置，而不是依赖全局时钟，通过最小测量刻度小于基准时钟的时钟周期的1/2的信号测量装置，能实现诸如线路延时或者相位偏差等更高精度的时间测量。

作为一优选的方案，时间转换器的最小时间测量刻度在1ns以内，本实施例中时间转换器为TDC(时间数字转换器)或者TAC(时间模拟转化器)，TDC或者TAC的时间精度在100ps以内。以TDC为例，其接受控制器控制进行时间值的记录和读取(即记录和调取T(0)和T(n)的值)，由于TDC可以异步计时，也就是对时钟的信号是即时触发，一般来说是电脉冲的跳变沿触发，故不存在通信开销，且TDC能不完全依赖主时钟频率，通过电路延时追赶电路来计时，测量比基准时钟源时钟周期更短的时间长度，计时精度可以达到10ps，故采用此种精度的时间转换单元可精确的实现各系统至基准时钟源时钟零点的测量，使得时间的同步精度在ps级别的要求，从而可应用于对于时间精度要求较高的领域中。

这样设置后，到达时间T_a(n)经由各系统内本地时钟以及与所述本地时钟相配合的高时间精度的本地信号记录单元确定，当确定各系统开始工作时，本地信号记录单元根据各自的本地时钟记录各系统开始工作的时间零点t_a0(n)，当判断标定信号到达时，本地的信号记录单元根据各自的本地时钟记录标定信号(脉冲或时钟信号)的达到时间t_a1(n)，则所述到达时间T_a(n)＝t_a1(n)-t_a0(n)，当判断返回信号发出时，本地的信号记录单元记录脉冲发出时间t_b1(n)，则所述的发出时间T_b(n)＝t_b1(n)-t_a0(n)，这样可保证T_a(n)、T_b(n)与前述T_d(0)、T_d(n)具有同一级别的精度。

若返回信号为应答信号时，则所述Δn＝T_b(n)-T_a(n)；

这样确定的T_a(n)、T_b(n)以及Δn值具有与T_d(0)、T_d(n)同一数量级的精度，从而最终保证时钟零点的精度。

上述与基准时钟源相配合的信号记录单元和各系统之间既可以通过一条线路实现标定信号(应答信号)交互，二者之间也可双向通信连接以实现信号交互。若采用一条线路实现信号往返时，由于所有的系统都是通路连接的，标定信号会被广播发出，信号记录单元和其余的系统都会收到，所以为让其余的系统不会误认为该信号为基准时钟源的信号，需要其余系统的控制器接收到信号后再立即发出信号(信号最好与基准时钟源的标定信号不一样)，若二者双向通信连接时，标定信号的发送和接受区分开来，则无需考虑此种问题，信号的发送与接受更为容易。

此外，考虑到本实用新型所示的结构中，其信号测量是基于电路信号(电脉冲的跳变)来精确获取不同系统的时间延时和偏差，当通过固定媒介的信号传输，其延时和偏差更为确定，为达到全局时钟的精度为ps级别的要求，故基准时钟源与信号记录单元之间，信号记录单元与系统之间，各系统之间均为有线连接。

通过上述分析可知，采用本实用新型所示的一种系统间全局时钟的确定结构，各系统只需满足最终经由信号记录单元与基准时钟源通信连接，即可实现系统间全局时钟的设置，且由于采用时间精度高的信号记录单元实现各系统与基准时钟源之间时钟零点的确定，尤其适合对时间精度要求较高的场合。

以下结合具体实施例对本实用新型所示的确定系统间全局时钟的结构进行说明。

第一实施例中，如图3所示，一种系统间全局时钟的确定结构，包括至少两系统、一基准时钟源以及一与上述基准时钟源相配合的信号记录单元，信号记录单元与基准时钟源通路连接、各系统之间依次双向通信连接以形成线状网络，线状网络可设置多条，信号记录单元与每条线状网络中的一个系统双向通信连接。图3所示实施例中，优选设置一条线性网络，且信号记录单元与位于首部的系统之间双向通信连接，基准时钟源与信号记录单元之间，信号记录单元与位于首部的系统之间，各系统之间均为有线连接。

通过线状网络串联所有系统，在线状网络的一个节点(图3所示实施例为在线状网络的一端以尽量保证各个系统到基准时钟源的距离都不一样。)设置唯一的基准时钟源，同时设置一个高精度的信号记录单元，基准时钟源首先发出标定信号，同时，基准时钟源的信号记录单元开始计时T_d(0)，各个系统由于其离基准时钟源的距离不一致，会先后依次接受到标定信号，各系统收到标定信号后，各个系统内部的信号记录单元记录该标定信号的到达时间T_a(n)，同时各系统立即应答回复或者直接电路连接返回标定信号给基准时钟源的信号记录单元并记录该返回信号的发出时间T_b(n)，同样由于距离不同，信号记录单元会先后依次接收到来自各个系统的应答信号，依次记录时间T_d(n)，系统与基准时钟源的时间延时为：Delay(n)＝(T_d(n)-T_d(0))/2或Delay(n)＝{(T_d(n)-T_d(0))/2}-Δn，Δn的数值根据应用场合不同采用前述步骤确定；同时可以计算系统与基准时钟源的连线长度为L(n)＝Delay(n)*C，C为信号的传播速度，接近于光速，当需要系统间有完全统一的时间基准时，基准系统将获取对应的Delay(n)的数据发送各系统，每个系统计算自己本地时钟与基准时钟源零点偏差：

T_c(n)＝(T_a(n)-Delay(n)-T_d(0))或T_c(n)＝(Delay(n)+T_b(n)-T_d(n))，并将T_c(n)作为校正参数让自己的系统时钟进行校正。

(1)如果T_c(n)>0，说明本系统时钟零点早于基准系统，则在本系统计时系统中减去该值。

(2)如果T_c(n)<0，说明本系统时钟零点晚于基准系统，则在本系统计时系统中加上该值。

考虑到若设置多条线状网络，可能出现多个系统到基准时钟源距离相同的情况，故在此过程中，如果与基准时钟源相配合的信号记录单元收到的应答信号次数少于系统n值(说明至少有两个信号有重叠，这个概率非常低，因为信号记录单元能识别超过10ps的两个信号)，可以对系统分批进行测量，逐一获取。

上述基准时钟源与其余系统之间的测算可以在任意两个系统中进行，具体如图4所示，第二实施例中，系统A中的本地时钟作为基准时钟源，与系统B完成测算，得到系统A与系统B二者之间的时钟偏差，再将系统B作为基准，与系统C完成测算，得到系统B与系统C的之间的时钟偏差，通过第一步确定系统A、B之间的时钟偏差，可计算出时钟系统A与时钟系统C的偏差，依次类推，从而完成整个网上上所有时钟系统的偏差。

第三实施例中，如图5所示，本实用新型所示的一种确定系统间全局时钟的结构，包括至少一基准时钟源，至少两系统以及一与上述基准时钟源相配合的信号记录单元，系统间通路连接，信号记录单元与基准时钟源通路连接，各系统分别与信号记录单元双向通信连接以经由信号记录单元与基准时钟源通信。本实施例中，基准时钟源和各系统之间仍然采取星状网络连接，但基准时钟源和各系统之间增设信号记录单元，各系统本地时钟也可根据时间精度需要增设与本地时钟通路连接的信号记录单元，且各系统分别与信号记录单元双向通信连接，本实施例中，优选的，基准时钟源与信号记录单元之间、信号记录单元与各系统之间为有线连接。

获取全局时钟时，首先是所有的系统上电，各自的时钟都已经工作，然后开始测算各自时钟系统的偏差，任选一个系统的本地时钟作为基准时钟源，基准时钟源向其余系统发出标定信号(该标定信号可以是简单的电脉冲或者是时钟信号)，同时，基准时钟源的信号记录单元开始计时T_d(0)，各个系统由于其离基准时钟源的距离不一致，会先后依次接受到标定信号，各系统收到标定信号后，各个系统内部的信号记录单元记录该标定信号的到达时间T_a(n)，同时各系统立即应答回复或者直接电路连接返回标定信号给基准时钟源的信号记录单元并记录录该返回信号的发出时间T_b(n)，同样由于距离不同，信号记录单元会先后依次接收到来自各个系统的应答信号，依次记录时间T_d(n)，系统与基准时钟源的时间延时为：Delay(n)＝(T_d(n)-T_d(0))/2或Delay(n)＝{(T_d(n)-T_d(0))/2}-Δn，Δn的数值根据应用场合不同采用前述步骤确定；同时可以计算系统与基准时钟源的连线长度为L(n)＝Delay(n)*C，C为光速，当需要系统间需要有完全统一的时间基准时，基准系统将获取对应的Delay(n)的数据发送各系统，每个系统计算自己本地时钟与基准时钟源零点偏差：T_c(n)＝((T_a(n)-Delay(n)-T_d(0))或T_c(n)＝(Delay(n)+T_b(n)-T_d(n))，并将T_c(n)作为校正参数让自己的系统时钟进行校正。

(1)如果T_c(n)>0，说明本系统时钟零点早于基准系统，则在本系统计时系统中减去该值。

(2)如果T_c(n)<0，说明本系统时钟零点晚于基准系统，则在本系统计时系统中加上该值。

同前所述，考虑到采用星状网络时，可能出现多个系统到基准时钟源距离相同的情况，故在此过程中，如果信号记录单元收到的应答信号次数少于系统值(说明至少有两个信号有重叠，这个概率非常低，因为信号记录单元能识别超过10ps的两个信号)，可以对系统分批进行测量，逐一获取。

以下在结合本实用新型的工作流程对工作原理进一步的说明。

如图1所示，当本实用新型所示的确定系统间全局时钟的结构用于例如通信领域等对时间精度要求一般的工作场合时，其工作过程具体包括以下步骤：

(1)确定一时钟源作为基准时钟源，该基准时钟源通过网络覆盖全部系统。首先，确定一时钟源作为基准的时钟源，由上述基准时钟源产生标定信号。

由于各系统内部均有各自的本地时钟，故首先需要确定唯一时钟源作为基准，基准时钟源可任意选择，只需要该基准时钟源满足能够通过网络传输到所有系统(即覆盖所有系统)。基准时钟源可从各系统中选择，也可外置的一时钟源作为基准。本实施例中，选取系统内一本地时钟作为基准时钟源，上述基准时钟源可单独为一时钟控制器，也可包括一时钟控制器以及接受时钟控制器控制的时钟发生器，根据实际需要设置。

(2)所述基准时钟源产生标定信号，所述标定信号被分发至各系统处，记录所述标定信号的发出时间T_d(0)；

如前所述，标定信号由基准时钟源产生，故标定信号既可以由时钟控制器直接发出的一个电脉冲形成，也能为时钟发生器接受所述时钟控制器驱动发出的一段时钟信号。标定信号产生后其需要发送至各系统处，本实施例中，由与基准时钟源相配合的信号记录单元将该标定信号分发至各系统处，其中信号记录单元包括一控制器以及接受该控制驱动的时间转换器，

基准时钟源以及与基准时钟源相配合的信号记录单元属于其中一系统，同时与基准时钟源相配合的信号记录单元接收并记录标定信号的发出时间T_d(0)。

(3)标定信号通过网络到达各系统后，系统依据各自本地时钟记录标定信号到达时间T_a(n)，同时各系统处分别产生一返回信号并记录返回信号的发出时间T_b(n)，接收返回信号并所述记录返回信号到达基准时钟源的到达时间T_d(n)，从而确定所述各系统的绝对偏移Delay(n)；

标定信号发出时间T_d(0)以及返回信号的到达时间T_d(n)可由同一计时元件记录，以保证二者确定的绝对偏移Delay(n)尽量可与计时单元的最小时间单元处于同一级别上，图1所示实施例中，均通过与基准时钟源相配合的信号记录单元接收并记录，具体的信号记录单元中时间转换器接受控制器的驱动记录T_d(0)和T_d(n)的具体数值。

时间步骤(3)中，若不考虑精度问题时，标定信号至各系统的到达时间T_a(n)或返回信号的发出时间T_b(n)可直接由系统根据各自的本地时钟确定并记录，这样到达时间T_a(n)以及T_b(n)的精度与本地时钟相同，到达时间T_a(n)或发出时间T_b(n)也可经由各系统内本地时钟以及与所述本地时钟相配合的本地信号记录单元确定，各系统内的本地信号记录单元结构与上述与基准时钟源相配合的信号记录单元结构相同，当确定各系统开始工作时，本地信号记录单元记录各系统开始工作的时间零点t_a0(n)，当判断标定信号到达时，本地的信号记录单元记录脉冲的达到时间t_a1(n)，则所述到达时间T_a(n)＝t_a1(n)-t_a0(n)；当判断返回信号发出时，本地的信号记录单元记录脉冲发出时间t_b1(n)，则所述的发出时间T_b(n)＝t_b1(n)-t_a0(n)。

各系统处分别产生的返回信号可为各种形式，以下以返回信号为所述各系统分别发出的应答信号或所述标定信号分别返回对该步骤进行说明，应理解，若返回信号为其他形式时，采用本实用新型所示的结构也可实现系统间全局时钟的形成。当标定信号到达所述各系统后，各系统既可以通过直接电路连接返回信号链路，将标定信号返回，也可以通过控制器(如FPGA这种支持异步响应的控制器)接收到标定信号，则立即(不依赖与控制器的主时钟条件下)发出应答信号，然后在记录下到达所述基准时钟源的到达时间T_d(n)，以确定所述各系统的绝对偏移Delay(n)。

(I)若为所述应答信号返回，则Delay(n)＝{(T_d(n)-T_d(0))/2}-Δn，其中Δn为各系统应答反应时间；步骤(I)中，不考虑时间精度问题时，Δn为预设值，可预先通过实验和计算确定；此外Δn也可由各系统内的信号记录单元确定，所述Δn＝T_b(n)-T_a(n)；

(II)若为所述标定信号返回，则Delay(n)＝(T_d(n)-T_d(0))/2；

(4)根据所述绝对偏移Delay(n)以及所述标定信号到达时间T_a(n)或返回信号的发出时间T_b(n)调整所述各系统处的时钟以形成全局时钟：分别确定各自本地时钟与基准时钟源之间的零点偏差T_c(n)＝((T_a(n)-Delay(n)-T_d(0))或T_c(n)＝(Delay(n)+T_b(n)-T_d(n))，并将T_c(n)作为校正参数对各自系统的本地时钟进行校正以形成全局时钟。

从标定信号的发出至到达各系统的过程中，存在T_d(0)+Delay(n)＝T_a(n)-T_c(n)，则T_c(n)＝T_a(n)-T_d(0)-Delay(n)＝{T_a(n)-((T_d(n)+T_d(0))/2-Δn/2}，其中若返回信号为标定信号，则Δn＝0；在返回信号发出至其到达基准时钟源的过程中，存在T_d(n)-Delay(n)＝T_b(n)-T_c(n)，则T_c(n)＝T_b(n)-T_d(n)+Delay(n)＝{T_a(n)-((T_d(n)+T_d(0))/2-Δn/2}，其中若返回信号为标定信号，则Δn＝0。

T_c(n)大小确定后则可将其作为校正参数对各自系统的本地时钟进行校正：

(1)如果T_c(n)>0，说明本系统时钟零点早于基准时钟源，则在本系统的计时系统中减去该值。

(2)如果T_c(n)<0，说明本系统时钟零点晚于基准时钟源，则在本系统计时系统中加上该值，这样保证所有的系统具有完全一致的时间基准。

上述方法中，由基准系统(即本地时钟作为基准时钟源的系统)确定发出标定信号并计算Delay(n)，其余系统确定T_a(n)以及T_b(n)，由于各个系统均具备本地时钟和信号记录单元，所以也可以由其余系统发出标定信号并计算Delay(n)，基准系统测量T_a(n)以及T_b(n)，同时，由于基准系统和其余系统都具备信号处理功能，所以，既可以将测量的Delay(n)发送给对方，也可以将测量的T_a(n)或T_b(n)发送给对方。任何一方只要通过网络获取到了Delay(n)、T_a(n)或T_b(n)、，都可以确定校正参数T_c(n)，并将T_c(n)发送给各个系统进行校正，或上传给整个系统的总处理单元进行全局校正。

采用本实用新型所示的结构，各系统都有自己的本地时钟，在独立工作时，可依赖自己的本地时钟进行工作，在系统间需要全局统一时间基准时，通过上述所示的系统间全局时钟的确定结构，即能够方便快捷的实现系统间全局时钟的统一，可根据需要应用至各领域中。

当本实用新型用于对于时间精度要求较高的场合，其工作过程具体包括以下步骤：

(1)确定一时钟源作为基准时钟源，该基准时钟源通过网络覆盖全部系统。首先，确定一时钟源作为基准时钟源，由上述基准时钟源产生标定信号。

由于各系统内部均有各自的本地时钟，故首先需要确定唯一时钟源作为基准，基准时钟源可任意选择，只需要该基准时钟源满足能够通过网络传输到所有系统(即覆盖所有系统)。基准时钟源可从各系统中选择，也可外置的一时钟源作为基准。本实施例中，上述基准时钟源可单独为一时钟控制器，也可包括一时钟控制器以及接受时钟控制器控制的时钟发生器，根据实际需要设置。

(2)所述基准时钟源产生标定信号，所述标定信号直接或者经由于基准时钟源的信号记录单元被分发至各系统处，基准时钟源的信号记录单元记录所述标定信号的发出时间T_d(0)；

如前所述，标定信号由基准时钟源产生，故标定信号既可以由时钟控制器直接发出的一个电脉冲形成，也能为时钟发生器接受所述时钟控制器驱动发出的一段时钟信号。标定信号产生后其需要发送至各系统处，本实施例中，由与基准时钟源相配合的信号记录单元将该标定信号分发至各系统处，信号记录单元最小时间测量刻度小于基准时钟源的时钟周期的1/2，其包括一控制器以及接受该控制驱动的时间转换器，基准时钟源以及与基准时钟源相配合的信号记录单元可属于其中一系统以便于系统连线布置。在与基准时钟源相配合的信号记录单元将标定信号分发至各系统的同时信号记录单元记录标定信号的发出时间T_d(0)。

(3)标定信号通过网络到达各系统后，系统依据各自本地时钟以及本地信号记录单元记录标定信号到达时间T_a(n)，同时各系统处分别产生一返回信号并依据各自本地时钟以及本地信号记录单元记录返回信号发出时间T_b(n)，基准时钟源的信号记录单元接收返回信号并所述记录返回信号到达基准时钟源的到达时间T_d(n)，从而确定所述各系统的绝对偏移Delay(n)。

标定信号发出时间T_d(0)以及返回信号的到达时间T_d(n)均通过与基准时钟源相配合的高精度信号记录单元接收并记录，具体的信号记录单元中时间转换器接受控制器的驱动记录T_d(0)和T_d(n)的具体数值。由于与基准时钟源相配合的信号记录单元最小时间测量刻度小于基准时钟源的时钟周期的1/2设置，这样信号记录单元可以精确测量小于一个时钟周期长度的时间：在高同步要求的全局时钟中，全局时钟频率一般在50MHz以上，时钟周期在20ns以内，甚至频率达到200MHz以上，时钟周期在2ns以内。但是全局时钟在线路上的延时也需要被精确测量，而这种延时随线路长度不同而不同，不会与系统全局时钟保持相同相位，为了精确测量这种延时，需要高精度的时钟测量装置，而不是依赖全局时钟，通过最小测量刻度小于基准时钟的时钟周期的1/2的信号测量装置，能实现诸如线路延时或者相位偏差等更高精度的时间测量。

作为一优选的方案，其中信号记录单元包括一控制器以及接受该控制驱动的时间转换器，该时间转换器的最小时间测量刻度在1ns以内从而可精确的记录标定信号发出时间T_d(0)以及返回信号的返回时间T_d(n)，从而可用于对于时间精度要求在ps级别的场合。

进一步的，该时间转换器可为TDC(时间数字转换器)或者TAC(时间模拟转换器)，TDC或者TAC的时间精度在100ps以内。以TDC为例，其接受控制器控制读取TDC的计数值(记录的时间值)，由于TDC是异步计时，也就是对时钟的信号是即时触发，一般来说是电脉冲的跳变沿触发，故不存在通信开销，且TDC能不完全依赖主时钟频率，通过电路延时追赶电路来计时，计时精度可以达到10ps，故采用时间精度在100ps以内信号记录单元用于记录信号的发出时间与返回时间，可以满足时间的同步精度在ps级别的要求，从而应用于如扫描成像系统等对于时间精度要求较高的领域中。

标定信号的到达时间T_a(n)以及返回信号的发出时间T_b(n)也经由各系统内本地时钟以及与所述本地时钟相配合的高时间精度的本地信号记录单元确定，各系统内的本地信号记录单元结构与上述与基准时钟源相配合的信号记录单元结构相同，其分别与各自的本地时钟双向通信有线连接，且与基准时钟源的信号记录单元具体相同的最小时间ceil刻度当确定各系统开始工作时，本地信号记录单元依据本地时钟记录各系统开始工作的时间零点t_a0(n)，当判断标定信号到达时，本地的信号记录单元依据本地时钟记录标定信号(脉冲或电信号)的达到时间t_a1(n)，则所述到达时间T_a(n)＝t_a1(n)-t_a0(n)，当判断返回信号发出时，本地的信号记录单元以及本地时钟记录返回信号的发出时间t_b1(n)，则所述的发出时间T_b(n)＝t_b1(n)-t_a0(n)，这样可保证T_a(n)、T_b(n)与前述T_d(0)、T_d(n)具有同一级别的精度。

各系统处分别产生的返回信号可为各种形式，以下以返回信号为所述各系统分别发出的应答信号或所述标定信号分别返回对该步骤进行说明，应理解，若返回信号为其他形式时，采用本实用新型所示的结构也可实现系统间全局时钟的形成。当标定信号到达所述各系统后，各系统既可以通过直接电路连接返回信号链路，将标定信号返回，也可以通过控制器(如FPGA这种支持异步响应的控制器)接收到标定信号，则立即(不依赖与控制器的主时钟条件下)发出应答信号，然后在记录下到达所述基准时钟源的到达时间T_d(n)，以确定所述各系统的绝对偏移Delay(n)。

(I)若为所述应答信号返回，则Delay(n)＝{(T_d(n)-T_d(0))/2}-Δn，其中Δn为各系统应答反应时间；步骤(I)中，考虑时间精度问题，故Δn也需要由各系统内的信号记录单元确定，则所述Δn＝T_b(n)-T_a(n)；

(II)若为所述标定信号返回，则Delay(n)＝(T_d(n)-T_d(0))/2；

(4)根据所述绝对偏移Delay(n)以及所述返回信号到达时间T_a(n)调整所述各系统处的时钟以形成全局时钟：分别确定各自本地时钟与基准时钟源之间的零点偏差T_c(n)＝(T_a(n)-Delay(n)-T_d(0))或T_c(n)＝(Delay(n)+T_b(n)-T_d(n))，并将T_c(n)作为校正参数对各自系统的本地时钟进行校正以形成全局时钟。

从标定信号的发出至到达各系统的过程中，存在T_d(0)+Delay(n)＝T_a(n)-T_c(n)，则T_c(n)＝T_a(n)-T_d(0)-Delay(n)＝{T_a(n)-((T_d(n)+T_d(0))/2-Δn/2}，其中若返回信号为标定信号，则Δn＝0；在返回信号发出至其到达基准时钟源的过程中，存在T_d(n)-Delay(n)＝T_b(n)-T_c(n)，则T_c(n)＝T_b(n)-T_d(n)+Delay(n)＝{T_a(n)-((T_d(n)+T_d(0))/2-Δn/2}，其中若返回信号为标定信号，则Δn＝0。

T_c(n)大小确定后则可将其作为校正参数对各自系统的本地时钟进行校正：

(1)如果T_c(n)>0，说明本系统时钟零点早于基准时钟源，则在本系统的计时系统中减去该值。

(2)如果T_c(n)<0，说明本系统时钟零点晚于基准时钟源，则在本系统计时系统中加上该值，这样保证所有的系统具有完全一致的时间基准。

通过高精度的时间计时单元来确定本结构中所需要确定的各时间参数，不仅可解决系统间全局时钟的同步问题，更进一步的，还使得时间的同步精度提高，可应用于核探测、飞行时间应用等对时间同步精度要求高的领域。

上述的对实施例的描述是为便于该技术领域的普通技术人员能理解和使用本实用新型。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本实用新型不限于上述实施例，本领域技术人员根据本实用新型的揭示，不脱离本实用新型范畴所做出的改进和修改都应该在本实用新型的保护范围之内。

Claims (12)

1.一种确定系统间全局时钟的结构，包括通路连接的至少两个系统，其特征在于：还包括一基准时钟源以及与所述基准时钟源相配合的信号记录单元，所述基准时钟源的信号记录单元与所述基准时钟源通路连接、所述每一个系统均经由所述基准时钟源的信号记录单元和所述基准时钟源通信以确定各系统各种本地时钟与所述基准时钟源之间的零点偏差。

2.根据权利要求1所述确定系统间全局时钟的结构，其特征在于：所述基准时钟源的信号记录单元与所述系统之间为双向通信连接。

3.根据权利要求1所述确定系统间全局时钟的结构，其特征在于：所述基准时钟源的信号记录单元与所述基准时钟源之间、所述基准时钟源的信号记录单元与所述系统之间、所述系统之间为有线连接。

4.根据权利要求1所述确定系统间全局时钟的结构，其特征在于：所述各系统分别设有与所述系统内本地时钟通路连接的本地的信号记录单元，以其中一系统内的本地时钟作为基准时钟源。

5.根据权利要求1至4任一项所述确定系统间全局时钟的结构，其特征在于：所述信号记录单元的最小时间测量刻度小于基准时钟源或本地时钟的时钟周期的1/2。

6.根据权利要求5所述确定系统间全局时钟的结构，其特征在于：所述信号记录单元包括一控制器以及与所述控制器通信连接以接受所述控制器驱动的时间转换器，所述时间转换器的时间精度在1ns以内。

7.根据权利要求6所述确定系统间全局时钟的结构，其特征在于：所述时间转换器为TDC或者TAC，所述TDC或者TAC的时间精度在100ps以内。

8.根据权利要求1至4任一项所述的确定系统间全局时钟的结构，其特征在于：所述系统之间依次通信连接以形成线状网络结构，且至少设置一条线状网络结构，所述基准时钟源的信号记录单元与所述每个线状网络结构中的一系统之间通信连接。

9.根据权利要求8所述确定系统间全局时钟的结构，其特征在于：所述基准时钟源的信号记录单元和所述每一个线状网络结构中位于端点处的一系统之间通信连接。

10.根据权利要求8所述确定系统间全局时钟的结构，其特征在于：所述系统之间为双向通信连接。

11.根据权利要求8所述确定系统间全局时钟的结构，其特征在于：设置一条所述线状网络。

12.根据权利要求1至4任一项所述确定系统间全局时钟的结构，其特征在于：所述各系统分别直接与所述基准时钟源的信号记录单元之间通信连接以形成星状网络结构。