CN203519954U - 阵列基板及显示装置 - Google Patents

Abstract

本实用新型涉及显示技术领域，具体涉及一种阵列基板以及应用该阵列基板的显示装置。该阵列基板包括衬底基板，所述衬底基板上设置有若干像素单元以及用于驱动所述像素单元的驱动电路，所述衬底基板边缘还设置有接地引线以及与所述接地引线电连接的第一静电防护层。本实用新型提供的阵列基板及显示装置中，通过设置接地引线以及第一静电防护层，在有静电冲击时，利用接地引线以及第一静电防护层将静电电荷泄放，从而形成有效的静电冲击防护机制，避免由于静电击穿对驱动电路造成损伤，极大的提升产品的可靠性。

Description

阵列基板及显示装置

技术领域

本实用新型涉及显示技术领域，具体涉及一种阵列基板以及应用该阵列基板的显示装置。

背景技术

平板显示装置相比于传统的阴极射线管显示装置具有轻薄、驱动电压低、没有闪烁抖动以及使用寿命长等优点，其中，液晶显示装置作为一种平板显示装置由于其具有画面稳定、图像逼真、消除辐射、节省空间以及节省能耗等优点，被广泛应用于电视、手机、显示装置等电子产品中，已占据了平面显示领域的主导地位。

液晶显示装置主要包括液晶面板和电路系统等，液晶面板包括相对设置的阵列基板和彩膜基板，阵列基板上设置有多个像素单元，电路系统用于产生控制各像素单元的信号。

现有的液晶显示装置中的每一个像素单元通常包括一个薄膜晶体管TFT（Thin Film Transistor，薄膜晶体管），每个像素单元的薄膜晶体管需要与相应驱动电路相连接，驱动电路为电路系统的一部分，用于为各TFT提供驱动信号。

为了减少液晶显示装置的总尺寸以及制造成本，现有技术中会将部分驱动电路，通常是将相对简单的栅极驱动电路直接制作在阵列基板上，来代替由外接驱动芯片作为驱动电路。该种设置方式可减小显示装置的体积，并且制作工艺简单，提高液晶显示装置的尺寸及降低制作成本。

电子产品的静电防护设计是保证其能够正常工作的必备条件之一。液晶显示装置作为一种电子产品在生产、运输、测试以及使用过程中，要面临很多来自机械设备、人体或者是其它电子设备带来的静电。由于形成在阵列基板上的栅极驱动电路布线密集，外部静电可通过阵列基板和彩膜基板之间的缝隙进入栅极驱动电路，从而对栅极驱动电路造成损伤。

目前行业中，由于客户以及最终消费者对产品防静电要求的提高，防止静电击穿已经成为重要课题。例如，在很多液晶显示装置，诸如手机以及其他用户终端都增加了静电释放ESD（Electro StaticDischarge，静电释放）测试，即利用2KV以上的高压来测试液晶显示装置的静电防护能力。

然而，现有技术中的部分液晶显示装置虽然进行了形状以及信号的添加和改变以防止静电击穿，但在2KV以上的高压测试条件下，依然容易因静电击穿造成的栅极驱动电路损伤，导致画面显示异常，甚至无法正常工作。

实用新型内容

（一）要解决的技术问题

本实用新型的目的在于针对上述问题，提供一种阵列基板，该阵列基板能够对设置在其上的驱动电路进行有效的静电防护，从而提升产品的可靠性；进一步的，本实用新型还提供了一种应用该阵列基板的显示装置。

（二）技术方案

本实用新型技术方案如下：

一种阵列基板，包括衬底基板，所述衬底基板上设置有若干像素单元以及用于驱动所述像素单元的驱动电路，所述衬底基板边缘还设置有接地引线以及与所述接地引线电连接的第一静电防护层。

优选的，所述第一静电防护层覆盖在所述驱动电路上方。

优选的，所述驱动电路包括栅极驱动电路、源极驱动电路和/或公共电极驱动电路。

优选的，所述像素单元包括薄膜晶体管；所述接地引线与所述薄膜晶体管的栅极金属层或者源漏金属层同层设置且材质相同。

优选的，所述像素单元还包括依次设置的栅绝缘层、钝化层以及透明电极层，所述第一静电防护层与所述透明电极层同层设置且材质相同，所述第一静电防护层通过栅绝缘层和钝化层上的过孔与所述接地引线电连接。

本实用新型还提供了一种应用上述任意一种阵列基板的显示装置,该显示装置，包括上述任意一种阵列基板以及与所述阵列基板对盒的对盒基板。

优选的，所述对盒基板上设置有与所述第一静电防护层电连接的第二静电防护层,且所述第二静电防护层与所述第一静电防护层的位置相对应。

优选的，所述对盒基板为彩膜基板。

优选的，所述彩膜基板上还设置有平坦层，所述第二静电防护层位于所述平坦层上方。

优选的，所述第二静电防护层与所述第一静电防护层材质及形状相同。

优选的，所述阵列基板与所述对盒基板通过封框胶粘合，且所述封框胶部分覆盖所述第一静电防护层，所述封框胶覆盖所述第一静电防护层的区域内部设置有导电颗粒物；

所述第一静电防护层与所述第二静电防护层通过所述导电颗粒物电连接。

（三）有益效果

本实用新型提供的阵列基板及显示装置中，通过设置接地引线以及第一静电防护层，在有静电冲击时，利用接地引线以及第一静电防护层将静电电荷泄放，从而形成有效的静电冲击防护机制，避免由于静电击穿造成栅极驱动电路等关键电路产生损伤，极大的提升了产品的可靠性。

附图说明

图1是本实用新型实施例一中阵列基板的局部结构示意图；

图2是图1中阵列基板在A-B方向上的截面结构示意图；

图3是图2中阵列基板的静电泄放路径示意图；

图4是本实用新型实施例二中显示装置的部分截面结构示意图。

图中：10：阵列基板；11：栅极驱动电路；12：接地引线；13：第二过孔；14：第一静电防护层；21：栅绝缘层；22：钝化层；24：透明电极层；31：彩膜基板；32：第二静电防护层；41：封框胶；42：导电颗粒物。

具体实施方式

下面结合附图和实施例，对本实用新型的具体实施方式做进一步描述。以下实施例仅用于说明本实用新型，但不用来限制本实用新型的范围。

本实用新型所提供的阵列基板主要包括衬底基板，所述衬底基板上设置有若干像素单元以及与所述像素单元连接的驱动电路，本实用新型的主要改进点之一在于，还设置了对所述驱动电路进行静电防护的接地结构，所述接地结构包括接地引线以及与所述接地引线电连接的第一静电防护层；所述接地引线以及第一静电防护层均设置在衬底基板的边缘。

本实施例中利用上述接地结构可对驱动电路进行有效的静电冲击防护，通过在阵列基板边缘设置接地引线和第一静电防护层，在静电冲击来临时，也就是说当外部产生的静电电荷通过阵列基板和与其对盒的另一基板之间的缝隙进入时，静电电荷首先会通过边缘的第一静电防护层，然后通过接地引线导走，而不会接触驱动电路，从而可对驱动电路进行静电保护，避免静电击穿驱动电路造成其损伤，因此可提升阵列基板的可靠性。

上述的接地引线和第一静电防护层可采用导电材料制作，例如，C r（铬）、Ti（钛）、Mo（钼）、Al（铝）或Cu（铜）等普通金属及其金属合金材料，还可以是ITO（Indium Tin Oxides，铟锡氧化物）或IZO（Indium Zinc Oxide，铟锌氧化物）等透明金属或其混合物的导电材料。

优选的是，参照图3所示，第一静电防护层14覆盖在驱动电路12上方，当然第一静电防护层14与所述驱动电路12绝缘，此种接地结构可形成对驱动电路的包裹结构，进一步的对驱动电路进行全方位的保护，静电更加不容易接触到驱动电路12，静电电荷通过图3中箭头所示方向，即通过第一静电防护层14以及接地引线12导出，从而进一步的减少静电冲击对驱动电路造成的损伤，即使当静电电压较高时，例如，在利用2KV以上的高压对采用该阵列基板的显示装置进行ESD测试时，该种接地结构可对驱动电路进行更加可靠的保护。

上述实施例中，第一静电防护层也可以设置在驱动电路的邻近位置，或视需求部分或者全部覆盖驱动电路，第一静电防护层的形状也可以为多种，例如，四边形、圆形、椭圆形或其他不规则形状，在此不做限定。第一静电防护层也可以设置成网格状，以起到节省材料成本的目的。

下面结合实施例一和实施例二，对本实用新型加以更详细的说明。

实施例一

本实施例中，阵列基板主要包括衬底基板，衬底基板可以是玻璃基板、石英基板或其他柔性基板等，在衬底基板上设置有若干像素单元，每一个像素单元通常包括一个TFT，TFT通常包括源极、栅极和漏极等，每一个像素单元还可以包括像素电极和公共电极触控电极等，除此之外，还可以在阵列基板上设置触控电极。每个像素单元的TFT需要与相应驱动电路相连，用于为各TFT提供驱动信号。

上述驱动电路主要包括栅极驱动电路、源极驱动电路、公共电极驱动电路和触控驱动电路等驱动电路，各种驱动电路可以采用外接芯片的工艺制作，也可以部分或全部设置在阵列基板上，因此，本实施例中所述的驱动电路可以是上述驱动电路中的任意一种或者多种，只要是设置在阵列基板上即可。

其中，栅极驱动电路用于将扫描信号输出至TFT的栅极，源极驱动电路用于将数据信号输出至数据线以提供给TFT的源极，公共电极驱动电路用于将公共电压输出至公共电极，触控驱动电路用于为具有触控功能的显示装置提供触控驱动信号。

为了方便说明，参照图1和图2所示，本实施例中以应用较为广泛的GOA（Gate Driver on Array，阵列基板栅极驱动）技术，即在阵列基板上设置的是栅极驱动电路为例进行说明。

该阵列基板的衬底基板边缘设置有接地引线12以及与接地引线12连接的第一静电防护层14，接地引线12优选为导电能力较强的金属线；第一静电防护层14覆盖在栅极驱动电路11上方。

现有技术中的像素单元通常包括：依次设置的包括栅线及TFT栅极的栅极金属层（图中未示出）、用于对栅极与有源层以及源漏极金属层间绝缘的栅绝缘层21、包括TFT沟道的有源层（图中未示出）、包括数据线以及TFT源极和漏极的源漏金属层（图中未示出）、起绝缘与平坦作用的钝化层22以及包括像素电极或公共电极的透明电极层24等功能膜层。

本实施例中的接地引线12可以与栅极金属层同层设置且材质相同，或者接地引线12与源漏金属层同层设置且材质相同，或者与其他由导电材料形成的功能膜层同层设置且材质相同，这样就可以在形成栅极金属层、源漏金属层或者上述其他由导电材料形成的功能膜层的同时形成接地引线12以减少工艺步骤，降低工艺难度，节省生产成本。

进一步的优选方案是，上述的第一静电防护层14可以与像素单元的透明电极层24同层设置且材质相同，所述第一静电防护层14通过过孔与所述接地引线12电连接；例如，当接地引线12与栅极金属层同层设置时，通过栅绝缘层21和钝化层22上的过孔13与所述接地引线12电连接。

这样就可以在形成透明电极层24的同时形成第一静电防护层14，并且，可以在形成栅绝缘层和钝化层的时候同时形成过孔13，以实现第一静电防护层14与接地引线12的电连接，并保证第一静电防护层与栅极驱动电路之间的绝缘。该种设置方式可进一步的减少工艺步骤，降低工艺难度，节省生产成本。

实施例二

本实用新型还提供了一种应用上述任意一种阵列基板的显示装置，该显示装置主要包括上述任意一种阵列基板以及与阵列基板相对设置的对盒基板。

该对盒基板可以视显示装置类型的不同而有所不同；例如，在液晶显示装置中，该对盒基板可以是彩膜基板，而在采用有机发光二极管OLED（Organic Light Emitting Diode，有机发光二级管）的显示装置中，该对盒基板可以是封装基板等等。

由于该显示装置所应用的阵列基板上设置有包括接地引线以及第一静电防护层的接地结构，因此可以利用接地结构对设置在阵列基板上的驱动电路进行有效的静电冲击防护，从而避免静电击穿驱动电路造成其损伤，因此可提升显示装置的可靠性和品质。

为了方便说明，本实施例中以液晶显示装置为例进行说明，同时，选择彩膜基板作为该液晶显示装置的对盒基板。

为了进一步增强接地结构的静电防护能力，参照图4所示，本实施例中还在彩膜基板31上设置了第二静电防护层32（当然，第二静电防护层也可以相应的设置在其他类型的对盒基板上），且所述第二静电防护层32与所述第一静电防护层14的位置相对应，第一静电防护层14与第二静电防护层32电连接。

当静电冲击来临时，通过第二静电防护层32、第一静电防护层14以及接地引线12对栅极驱动电路11形成立体式的全方位静电保护，外部静电无法通过阵列基板10和彩膜基板31之间的缝隙进入栅极驱动电路11，从而完全避免了静电冲击对栅极驱动电路11造成损伤。

第二静电防护层32可以与第一静电防护层14材质及形状相同，也可以根据实际需求选择其他材质或者形状的第二静电防护层，在此不做特殊限定。

进一步的，当所述对盒基板为彩膜基板上，彩膜基板上通常设置有平坦层，所述第二静电防护层位于所述平坦层上方。

由于平坦层为位于彩膜基板上的最外层，而第二静电防护层又位于平坦层上，因此，该第二静电防护层为设置于彩膜基板最外层的图形，这样在将阵列基板与彩膜基板对盒后，便于将第一静电保护层与第二静电保护层电连接。

当然，当对盒基板不是彩膜基板时，第二静电防护层也可以不设置在平坦层上方，可根据对盒基板的具体结构设置；并且，第二静电防护层也可以不设置在对盒基板的最外层，只要实现第二静电防护层与第一静电防护层的电连接即可，例如，可以在阵列基板与对盒基板之间单独设置导电结构，利用导电结构构实现两者的电连接。

优选的方案是，参照图4所示，由于阵列基板10与对盒基板31通常采用封框胶41粘合，为了实现第一静电防护层14与第二静电防护层32之间的电连接，可使封框胶41部分覆盖所述第一静电防护层14，所述封框胶41覆盖所述第一静电防护层14的区域内部设置有导电颗粒物42；所述第一静电防护层14与所述第二静电防护层32通过所述导电颗粒物42电连接。

封框胶41中添加的导电颗粒物42可以是外层镀有金或者镍等金属的具有一定弹性的球状树脂颗粒，或其他形式的导电颗粒物。

当然，也可以将阵列基板10与对盒基板31之间设置的隔垫物在位于第一静电防护层14和第二静电防护层32之间的位置采用导电隔垫物，利用导电隔垫物实现第一静电防护层14与第二静电防护层32之间的电连接，而不必单独设置导电结构等等。

上述显示装置可以是：液晶显示面板、电子纸、OLED显示面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。

本实用新型还提供了一种上述阵列基板的制备方法，该方法包括在衬底基板上形成像素单元以及与用于驱动所述像素单元的驱动电路的过程，与现有技术中阵列基板制备方法的主要不同之处在于，该阵列基板制备方法还包括形成接地引线以及第一静电防护层的过程。

较佳的，当上述的驱动电路包括栅极驱动电路、源极驱动电路和/或公共电极驱动电路时，上述形成驱动电路的过程可以包括：

在衬底基板上形成所述栅极驱动电路、源极驱动电路和/或公共电极驱动电路的过程。

上述接地引线可以单独形成，例如，在衬底基板的边缘的制作一层金属层作为接地引线。

优选的方案是，上述接地引线与形成像素单元的过程同时形成，例如，现有技术中的像素单元通常包括依次设置的栅极金属层、栅绝缘层、有源层、源漏金属层、钝化层以及透明电极层等功能膜层，而本实施例中的接地引线可以与栅极金属层同层设置且材质相同，或者接地引线与源漏金属层同层设置且材质相同。

这样就可以在形成栅极金属层或者源漏金属层的同时形成接地引线，可以减少工艺步骤，降低工艺难度，节省生产成本。

下面以在形成栅极金属层的同时形成接地引线为例对本实用新型中的形成接地引线的过程加以详细说明。

本实施例中所提供的形成接地引线过程主要包括：

步骤S11、在衬底基板上沉积金属薄膜；

具体的，可采用磁控溅射或蒸镀等方法在衬底基板上沉积一层金属薄膜；金属薄膜所选用的材料可以为Cr、Ti、Ta、Mo、Al、Cu等金属或金属的合金，也可以为由多层金属薄膜组成的复合薄膜。

步骤S12、通过构图工艺同时形成所述接地引线图案以及薄膜晶体管的栅极金属层图案，或者通过构图工艺同时形成所述接地引线图案以及薄膜晶体管的源漏金属层图案；且所述接地引线图案位于所述衬底基板边缘。

在本实用新型中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本实用新型中所形成的结构选择相应的构图工艺。

例如，上述步骤S12具体过程可以是，

步骤S1211、在金属薄膜上涂布一层光刻胶；

步骤S1212、采用普通掩膜板进行曝光，形成对应接地引线以及栅极金属层的光刻胶保留区域以及对应上述区域之外区域的光刻胶去除区域；

步骤S1213、对光刻胶进行显影处理，显影处理后，光刻胶保留区域的光刻胶厚度没有变化，光刻胶去除区域的光刻胶被去除；

步骤S1214、通过刻蚀工艺去除光刻胶去除区域的金属薄膜；

步骤S1215、最后剥离剩余的光刻胶，留下的金属薄膜即包括栅电极以及栅线的栅极金属层和接地引线。

而对于栅绝缘层、有源层、源漏金属层和钝化层等的形成过程，则与现有技术中的相关工艺大致相同，具体可以包括以下步骤：

步骤S1221、在栅极金属层以及接地引线上形成覆盖整个衬底基板的栅绝缘层；

步骤S1222、采用PECVD（Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积法）或其他方法在栅绝缘层上依次沉积半导体层以及掺杂半导体层；然后采用磁控溅射或蒸镀等方法沉积源漏金属层；

步骤S1223、在源漏金属层上涂覆一层光刻胶；

步骤S1224、通过双色调掩模板曝光，形成对应源电极以及漏电极区域的光刻胶完全保留区域、对应沟道区域的光刻胶半保留区域以及对应上述区域之外区域的光刻胶完全去除区域；

步骤S1225、显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄；然后通过第一次刻蚀工艺去除光刻胶完全去除区域的源漏金属层、掺杂半导体层以及半导体层，形成有源层图案；

步骤S1226、通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属层；

步骤S1227、通过第二次刻蚀工艺去除光刻胶半保留区域的源漏金属层以及掺杂半导体层，并去除部分厚度的半导体层，形成源电极、漏电极以及沟道区域；

步骤S1228、剥离剩余的光刻胶；

步骤S1229、在源电极、漏电极及沟道区域上采用PECVD方法或者其他方式沉积形成钝化层。

与接地引线的形成过程类似，上述第一静电防护层可以单独形成，例如，在阵列基板上增加一层金属层作为第一静电防护层。

上述第一静电防护层也可以在形成像素单元的同时形成，例如，本实施例中的第一静电防护层可以与像素单元的透明电极层同层设置且材质相同，这样就可以在形成透明电极层的同时形成第一静电防护层，此种方法可减少工艺步骤，降低工艺难度，节省生产成本。

因此，本实施例中，以在形成透明电极层的同时形成第一静电防护层为例对本实用新型中的形成第一静电防护层的过程加以详细说明。

本实施例中所提供的形成第一静电防护层的过程主要包括：

步骤S21、在形成有栅绝缘层以及钝化层的衬底基板上通过构图工艺形成过孔图案；

具体的，可以采用双色调掩模板通过构图工艺在钝化层位于漏电极上方的位置开设第一过孔，在钝化层以及栅绝缘层位于接地引线上方的位置开设第二过孔（即为本实用新型中所述过孔13），当然，在接地引线与源漏金属层同层设置且材质相同时，则仅需在钝化层形成过孔即可。

步骤S22、在形成有过孔图案的衬底基板上沉积透明金属薄膜；

具体的，可以采用磁控溅射或蒸镀等方法，在钝化层上沉积一层透明金属薄膜，透明金属薄膜可以采用ITO或IZO单层膜，也可以采用为ITO和IZO复合膜。

步骤S23、通过构图工艺形成透明电极层图案以及所述第一静电防护层图案，且所述第一静电防护层覆盖所述驱动电路上方并通过所述过孔与接地引线电连接。

具体可以包括以下步骤：

步骤S2311、在透明金属薄膜上涂布一层光刻胶；

步骤S2312、采用普通掩膜板进行曝光，形成对应透明电极层和第一静电防护层的光刻胶保留区域以及对应上述区域之外区域的光刻胶去除区域；

步骤S2313、对光刻胶进行显影处理，显影处理后，光刻胶保留区域的光刻胶厚度没有变化，光刻胶去除区域的光刻胶被去除；

步骤S2314、通过刻蚀工艺去除光刻胶去除区域的透明金属薄膜；

步骤S2315、最后剥离剩余的光刻胶，留下的透明金属薄膜为透明电极层以及第一静电防护层，透明电极层通过第一过孔与漏电极连接，第一静电防护层通过第二过孔（即本实用新型中的过孔13）与接地引线连接。

需要说明的是，透明电极层和第一静电防护层之间互相绝缘，从而避免第一静电防护层对显示区域的画面显示造成干扰。

当然，本实施例中的阵列基板制备方法仅仅是制备本实用新型所提供的阵列基板的一种实现方法，实际使用中还可以通过增加或减少构图工艺次数、选择不同的材料或材料组合改变实现方法来实现本实用新型。

本实用新型还提供了一种制备上述任意一种显示装置的方法，该方法包括采用上述实施例提供的方法制备阵列基板的过程、制备与所述阵列基板对盒的对盒基板的过程以及将所述阵列基板与对盒基板对盒的过程。

该显示装置的制备方法中，由于阵列基板的制备过程可以通过上述实施例的阵列基板的制备方法实现，从而得到设置有接地引线以及第一静电防护层的阵列基板。

当对盒基板上没有设置第二静电防护层时，对盒基板的制备方法与现有技术中的制备方法类似。

下面以对盒基板为彩膜基板为例说明制备对盒基板的过程，具体的可以为：

步骤S31、在衬底基板上涂布形成一层黑矩阵光刻胶层；

步骤S32、利用掩模板通过构图工艺形成黑矩阵；

步骤S33、在衬底基板和黑矩阵上形成彩色像素层；

下面以首先制备绿色像素层为例进行说明，具体可以包括以下步骤：

步骤S3311、采用沉积或涂覆等工艺形成绿色像素光刻胶层；

步骤S3312、利用掩模板通过构图工艺形成绿色像素层；

步骤S3313、接着按照相同的方法制作其他颜色像素层；

步骤S3314、彩膜基板上方整体覆盖平坦层。

当彩膜基板上设置有第二静电防护层时，除上述步骤外，本实施例中的彩膜基板的制备方法还包括形成第二静电防护层的过程，具体可以包括：

步骤S41、在所述对盒基板的平坦层上沉积金属薄膜；

具体可以为：

采用磁控溅射或蒸镀的方法，在平坦层上沉积一层金属薄膜，金属薄膜可以采用ITO（Indium Tin Oxides，铟锡氧化物）或IZO（IndiumZinc Oxide，铟锌氧化物）单层膜，也可以采用为ITO和IZO复合膜；显然，此处也可以采用Cr、Ti、Ta、Mo、Al、Cu等金属及其金属合金，也可以为由多层金属薄膜组成的复合薄膜；在此不做特殊限定。

步骤S42、通过构图工艺形成所述第二静电防护层图案，且所述第二静电防护层与所述第一静电防护层的位置相对应；

具体可以包括以下步骤：

步骤S4211、在金属薄膜上涂布一层光刻胶；

步骤S4212、采用普通掩膜板进行曝光，形成对应第二静电防护层的光刻胶保留区域以及对应上述区域之外区域的光刻胶去除区域；

步骤S4213、对光刻胶进行显影处理；显影处理后，光刻胶保留区域的光刻胶厚度没有变化，光刻胶去除区域的光刻胶被去除；

步骤S4214、通过刻蚀工艺去除光刻胶去除区域的金属薄膜；

步骤S4215、最后剥离剩余的光刻胶，留下的金属薄膜即为第二静电防护层。

可以理解的是，当选择彩膜基板之外的基板，例如封装基板作为对盒基板时，对盒基板的制备工艺则可以不包括形成上述彩色像素层图案以及平坦层的步骤。

进一步的，当通过在封框胶中添加导电颗粒物实现第一静电防护层和第二静电防护层之间的电连接时，将阵列基板与对盒基板对盒的过程包括：

步骤S51、在阵列基板周边涂覆封框胶，且封框胶部分覆盖第一静电防护层，封框胶覆盖第一静电防护层的区域内部设置有导电颗粒物；

步骤S52、将阵列基板与对盒基板周边通过封框胶粘合，且第一静电防护层与第二静电防护层通过导电颗粒物电连接。

当然，本实施例中的显示装置制备方法仅仅是制备本实用新型所提供的显示装置的一种实现方法，实际使用中还可以通过增加或减少构图工艺次数、选择不同的材料或材料组合改变实现方法来实现本实用新型。

综上所述，本实用新型实施例所提供的阵列基板及显示装置中，通过设置在阵列基板上接地引线以及第一静电防护层，在对盒基板上设置与第一静电防护层电连接的第二静电防护层，在有静电冲击时，利用接地引线、第一静电防护层以及第二静电防护层形成全方位的静电冲击防护机制，避免由于静电击穿造成驱动电路的损伤，极大的提升了产品的可靠性；并且，上述接地引线以及第一静电防护层可以与制备像素单元的过程同时形成，从而可以避免过多的增加制备方法的难度。

以上实施方式仅用于说明本实用新型，而并非对本实用新型的限制，有关技术领域的普通技术人员，在不脱离本实用新型的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本实用新型的保护范畴。

Claims (11)

1.一种阵列基板，包括衬底基板，所述衬底基板上设置有若干像素单元以及用于驱动所述像素单元的驱动电路，其特征在于，所述衬底基板边缘还设置有接地引线以及与所述接地引线电连接的第一静电防护层。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一静电防护层覆盖在所述驱动电路上方。

3.根据权利要求1所述的阵列基板，其特征在于，所述驱动电路包括栅极驱动电路、源极驱动电路和/或公共电极驱动电路。

4.根据权利要求1所述的阵列基板，其特征在于，所述像素单元包括薄膜晶体管；所述接地引线与所述薄膜晶体管的栅极金属层或者源漏金属层同层设置且材质相同。

5.根据权利要求1-4任意一项所述的阵列基板，其特征在于，所述像素单元还包括依次设置的栅绝缘层、钝化层以及透明电极层，所述第一静电防护层与所述透明电极层同层设置且材质相同，所述第一静电防护层通过栅绝缘层和钝化层上的过孔与所述接地引线电连接。

6.一种显示装置，其特征在于，包括根据权利要求1-5任意一项所述的阵列基板以及与所述阵列基板对盒的对盒基板。

7.根据权利要求6所述的显示装置，其特征在于，所述对盒基板上设置有与所述第一静电防护层电连接的第二静电防护层,且所述第二静电防护层与所述第一静电防护层的位置相对应。

8.根据权利要求6所述的显示装置，其特征在于，所述对盒基板为彩膜基板。

9.根据权利要求8所述的显示装置，其特征在于，所述彩膜基板上还设置有平坦层，所述第二静电防护层位于所述平坦层上方。

10.根据权利要求7-9任意一项所述的显示装置，其特征在于，所述第二静电防护层与所述第一静电防护层材质及形状相同。

11.根据权利要求7所述的显示装置，其特征在于，所述阵列基板与所述对盒基板通过封框胶粘合，且所述封框胶部分覆盖所述第一静电防护层，所述封框胶覆盖所述第一静电防护层的区域内部设置有导电颗粒物；

所述第一静电防护层与所述第二静电防护层通过所述导电颗粒物电连接。

Images