[go: up one dir, main page]

CN203277368U - 封装基板 - Google Patents

封装基板 Download PDF

Info

Publication number
CN203277368U
CN203277368U CN201320296491XU CN201320296491U CN203277368U CN 203277368 U CN203277368 U CN 203277368U CN 201320296491X U CN201320296491X U CN 201320296491XU CN 201320296491 U CN201320296491 U CN 201320296491U CN 203277368 U CN203277368 U CN 203277368U
Authority
CN
China
Prior art keywords
conductive
electrical contact
layer
dielectric layer
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201320296491XU
Other languages
English (en)
Inventor
林俊廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201320296491XU priority Critical patent/CN203277368U/zh
Application granted granted Critical
Publication of CN203277368U publication Critical patent/CN203277368U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种封装基板，包括：具有介电层的板体、形成于该介电层中的多个导电盲孔、形成于该导电盲孔端面上的多个电性接触垫、形成于该介电层上并外露该导电盲孔与电性接触垫的绝缘保护层、以及设于该绝缘保护层所外露的导电盲孔端面上并包覆该电性接触垫的导电塔，通过该电性接触垫的端面宽度小于该导电盲孔的端面的宽度，以增加各该电性接触垫之间的距离，而增加布线空间。

Description

封装基板
技术领域
本实用新型涉及一种封装基板，尤指一种能提升可靠度的封装基板。
背景技术
随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术亦随之开发出不同的封装型态。而针对不同的封装结构，亦发展出各种封装用的封装基板。一般覆晶式封装基板，其基板本体表面具有置晶区，于该置晶区中形成多个电性接触垫，且于该基板本体上形成防焊层，该防焊层具有多个开孔以对应显露该电性接触垫。于置晶制造方法中，于该置晶区上接置半导体芯片，且该半导体芯片以覆晶方式电性连接该电性接触垫。
图1A至图1D为现有封装基板1的制法的剖视示意图。
如图1A所示，提供一板体10，该板体10具有至少一内部线路11与至少一介电层12，且于该介电层12上形成多个盲孔120，使该内部线路11的部分表面外露于该盲孔120。
如图1B所示，于该介电层12上与该盲孔120中形成一导电层13，再于该导电层13上形成阻层14，且该阻层14形成有多个开口区140，令该介电层12上的部分导电层13及该盲孔120外露于该些开口区140。
接着，于该开口区140中电镀形成一线路层15与导电盲孔16。其中，该导电盲孔16形成于该盲孔120中以电性连接该内部线路11。
此外，该线路层15形成于该介电层12上，且该线路层15具有多个导电迹线15a，该导电迹线15a的端处具有圆形电性接触垫150（如图1C’所示），而该电性接触垫150形成于该导电盲孔16的端面16a上，使该导电盲孔16电性连接该线路层15。
如图1C及图1C’所示，移除该阻层14及其下的导电层13。接着，于该介电层12、线路层15上形成一防焊层17，且该防焊层17具有多个开孔170，以令该些电性接触垫150对应外露于该些开孔170，其中，该开孔170为圆孔。
如图1D所示，于该开孔170中形成焊锡材料，以回焊成导电凸块19。
然而，现有封装基板1中，因该电性接触垫150形成有一翼部结构150a，所以该电性接触垫150覆盖整个该导电盲孔16的端面16a，且该电性接触垫150的直径也大于该开孔170的直径，以致于各该电性接触垫150之间的布线空间缩小，不仅无法提升布线密度，且各该导电凸块19之间需保持一定距离以避免桥接，因而无法缩小各该导电凸块19之间的距离，进而无法满足细间距、多接点的需求。
因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。
实用新型内容
鉴于上述现有技术的种种缺失，本实用新型的主要目的为提供一种封装基板，以增加各该电性接触垫之间的距离，而增加布线空间。
本实用新型的封装基板，包括：板体，其具有至少一介电层，且该介电层具有多个盲孔；多个导电盲孔，其分别设于该介电层的盲孔中，且该导电盲孔的端面的高度低于该介电层的表面高度；多个电性接触垫，其分别设于该导电盲孔的端面上，且该电性接触垫的端面宽度小于该导电盲孔的端面的宽度；以及绝缘保护层，其设于该介电层上，且该绝缘保护层具有多个开孔，以令该导电盲孔的端面及电性接触垫外露于该开孔，又该绝缘保护层的开孔的直径小于该导电盲孔的端面的宽度；以及多个导电塔，其分别设于该开孔中所外露的导电盲孔的端面上并包覆该电性接触垫，该导电塔具有相对的底部与端部，该底部包覆该电性接触垫，又该底部的宽度大于该端部的宽度。
前述的封装基板中，该板体还具有形成于该介电层上的线路层。该线路层具有多个导电迹线，且该电性接触垫电性连接该导电迹线的端处。
前述的封装基板中，该电性接触垫的端面长度大于该电性接触垫的端面宽度。
由上可知，本实用新型的封装基板，通过该电性接触垫的端面宽度小于该导电盲孔的端面的宽度，且该电性接触垫的端面长度大于该电性接触垫的端面宽度，使该电性接触垫于单一轴向上不会形成翼部结构，因而能增加各该电性接触垫之间的距离，以增加布线空间，进而能提高布线密度。
附图说明
图1A至图1D为现有封装基板的制法的剖视示意图；其中，图1C’为图1C的局部上视图；
图2A至图2G为本实用新型封装基板的制法的剖视示意图；其中，图2C’及图2G’为图2C及图2G的局部上视图；以及
图2H为图2G的另一实施例。
符号说明
1,2,2’    封装基板
10,20      板体
11,21      内部线路
12,22      介电层
120,220    盲孔
13,23a,23b 导电层
14         阻层
140        开口区
15,25      线路层
15a,25a    导电迹线
150,250    电性接触垫
150a       翼部结构
16,26      导电盲孔
16a,26a    端面
17         防焊层
170,270    开孔
19         导电凸块
22a        表面
24a        第一阻层
240a       第一开口区
24b        第二阻层
240b       第二开口区
27         绝缘保护层
28         金属层
29,29’    导电塔
29a        底部
29b        端部
290        塔柱
291        焊锡材料
t,h        高度
d,w,s      宽度
r          直径
X          端面宽度
Y          端面长度
P          距离。
具体实施方式
以下通过特定的具体实施例说明本实用新型的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本实用新型的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本实用新型可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“第一”、“第二”、及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。
图2A至图2G为本实用新型封装基板2的制法的剖视示意图。
如图2A所示，提供一板体20，该板体20具有至少一内部线路21与至少一介电层22，且于该介电层22上形成多个盲孔220，使该内部线路21的部分表面外露于该盲孔220。
于本实施例中，为该板体20最外侧的制作技术，所以仅绘示最外侧的介电层22。因此，该板体20的整体结构不以图式为限，其可具有多层介电层与多层内部线路，或仅具有一层介电层与一层内部线路。
如图2B所示，于该介电层22的表面22a上与该盲孔220中形成一导电层23a，再于该导电层23a与盲孔220上形成第一阻层24a，且该第一阻层24a形成有多个第一开口区240a，令该介电层22的表面22a上的部分导电层23a及该盲孔220的部分区域外露于该些第一开口区240a，又该第一阻层24a延伸至该盲孔220的部分空间中。
接着，于该第一开口区240a中电镀形成一线路层25与多个导电盲孔26。
于本实施例中，该导电盲孔26形成于该盲孔220中以电性连接该内部线路21。
此外，该线路层25形成于该介电层22的表面22a上，且该线路层25具有多个导电迹线25a与多个电性接触垫250，该导电迹线25a的端处电性连接该电性接触垫250，如图2C’所示，而该多个电性接触垫250分别形成于该导电盲孔26的端面26a上，使该导电盲孔26电性连接该线路层25。
如图2C所示，移除该第一阻层24a及其下的导电层23a。
于本实施例中，因该第一阻层24a延伸至该盲孔220的部分空间中，致使电镀该导电盲孔26后，该导电盲孔26的端面26a的高度h低于该介电层22的表面22a的高度t。由此，使该导电盲孔26的材质不会延伸至该介电层22的表面22a上，所以能降低金属材（如铜）的树枝状电性桥接（dendrite）的问题。
此外，该电性接触垫250的端面宽度X小于该导电盲孔26的端面26a的宽度d，且该电性接触垫250的端面长度Y大于该电性接触垫250的端面宽度X，使该电性接触垫250的端面成为具圆角的长方形，如图2C’所示。因此，该电性接触垫250于单一轴向（即端面宽度X的方向）上不会形成翼部结构，因而可增加各该电性接触垫250之间的距离，以增加布线空间，而能满足细间距、多接点的需求。
如图2D所示，于该介电层22、线路层25与导电盲孔26上形成一绝缘保护层27，且该绝缘保护层27具有多个开孔270，以令该些导电盲孔26的部分表面与电性接触垫250对应外露于该些开孔270。
于本实施例中，该开孔270为圆孔，且该开孔270的直径r小于该导电盲孔26的端面26a的宽度d并大于该电性接触垫250的端面宽度X，使该绝缘保护层27与该电性接触垫250之间形成于单一轴向上非防焊层定义（non solder mask define，NSMD）的设计。
如图2E所示，于该绝缘保护层27、导电盲孔26的部分表面与该些电性接触垫250上形成一导电层23b，以电镀形成一金属层28。
接着，于该金属层28上形成第二阻层24b，且该第二阻层24b形成有外露部分该金属层28的多个第二开口区240b，使该第二阻层24b对应覆盖该导电盲孔26上的金属层28。
如图2F所示，以蚀刻方式移除该第二开口区240b中的金属层28，令保留的金属层28作为导电塔29。
于本实施例中，该导电塔29为设于该绝缘保护层27的开孔270所外露的该导电盲孔26的部分端面26a上并包覆该电性接触垫250，且该导电塔29具有相对的底部29a与端部29b，该底部29a包覆该电性接触垫250。
此外，通过该开孔270的直径r小于该导电盲孔26的端面26a的宽度d，以增加该导电迹线25a与该导电塔29的距离P，所以能避免金属材（如铜）的树枝状电性桥接（dendrite）的问题。
如图2G所示，移除该第二阻层24b及其下的导电层23b，以露出该导电塔29的端部29b，以供结合半导体芯片（图略）。
于本实施例中，利用蚀刻金属层的特性，使该底部29a的宽度w大于该端部29b的宽度s，因而该端部29b不会形成翼部结构于该绝缘保护层27上，所以可增加各该导电塔29之间的距离，如图2G’所示，以满足细间距、多接点的需求。
此外，因该导电塔29不会形成翼部结构，所以于进行温度循环测试（TCT）时，该绝缘保护层27上并无金属材，因而能避免热应力不均所引发的碎裂(Crack)现象。因此，不仅能提升本实用新型的封装基板2的可靠度，且使该封装基板2的测试成功。
于另一实施例中，如图2H所示，于后续制造方法中，以焊锡材料291包覆如上述导电塔29结构的塔柱290，使该导电塔29’由该塔柱290与焊锡材料291所构成。具体地，该焊锡材料291通过印刷技术(SOP)、电镀技术、化学镀技术、喷锡技术或干膜印刷等方式形成。因此，相比于现有纯焊锡材料构成的锡球，该焊锡材料291包覆该塔柱290所构成的接点结构，可降低接点结构的电阻值。
又，该导电塔29（或塔柱290）为上窄下宽的结构，致使该开孔270的直径r能与该导电塔29（或塔柱290）的最大直径相同（即该底部29a的宽度w），所以能增强该导电塔29（或塔柱290）的可靠度，以致于当该焊锡材料291与该导电塔29（或塔柱290）所构成的接点结构进行推拉球测试时，能避免掉球问题。
另外，该导电塔29（或塔柱290）的上窄下宽结构具有较多的表面积，所以能增加该导电塔29（或塔柱290）与该焊锡材料291的接着面积，因而能增加该导电塔29（或塔柱290）与该焊锡材料291间的结合力。
如图2G及图2H所示，本实用新型提供一种封装基板2,2’，包括：一板体20、多个导电盲孔26、多个电性接触垫250、一绝缘保护层27以及多个导电塔29,29’。
所述的板体20具有至少一介电层22，且该介电层22具有多个盲孔220。
所述的导电盲孔26形成于该介电层22的盲孔220中，且该导电盲孔26的端面26a的高度h低于该介电层22的表面22a高度t。
所述的电性接触垫250形成于该导电盲孔26的部分端面26a上，且该电性接触垫250的端面宽度X小于该导电盲孔26的端面26a的宽度d。
所述的绝缘保护层27形成于该介电层22上，且该绝缘保护层27具有多个开孔270，以令该导电盲孔26的部分端面26a及电性接触垫250外露于该开孔270，又该绝缘保护层的开孔的直径r小于该导电盲孔的端面的宽度d。
所述的导电塔29,29’分别设于该开孔270中所外露的该导电盲孔26的端面26a上并包覆该电性接触垫250，该导电塔29（或另一实施例的导电塔29’的塔柱290）具有相对的底部29a与端部29b，该底部29a包覆该电性接触垫250，又该底部29a的宽度w大于该端部29b的宽度s。
于一实施例中，该板体20还具有形成于该介电层22上的线路层25，且该线路层25具有多个导电迹线25a，且该电性接触垫250电性连接该导电迹线25a的端处。
于一实施例中，该电性接触垫250的端面长度Y大于该电性接触垫250的端面宽度X，例如，该电性接触垫的端面成为椭圆形、长方形、具圆角的长方形（如图2C’所示）或操场形等。
综上所述，本实用新型的封装基板，主要通过该电性接触垫的端面宽度小于该导电盲孔的端面的宽度，且该电性接触垫的端面长度大于该电性接触垫的端面宽度，使该电性接触垫于单一轴向上不会形成翼部结构，因而能增加各该电性接触垫之间的距离，以增加布线空间，进而能提高布线密度。
此外，通过该导电盲孔的端面的高度低于该介电层的表面的高度、及增加该导电迹线与该导电塔的距离，以克服检测时金属材（如铜）的树枝状电性桥接的问题，从而能提升可靠度。
上述实施例仅用以例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何本领域技术人员均可在不违背本实用新型的精神及范畴下，对上述实施例进行修改。因此本实用新型的权利保护范围，应如权利要求书所列。

Claims (4)

1.一种封装基板，其包括：
板体，其具有至少一介电层，且该介电层具有多个盲孔；
多个导电盲孔，其分别设于该介电层的盲孔中，且该导电盲孔的端面的高度低于该介电层的表面高度；
多个电性接触垫，其分别设于该导电盲孔的端面上，且该电性接触垫的端面宽度小于该导电盲孔的端面的宽度；以及
绝缘保护层，其设于该介电层上，且该绝缘保护层具有多个开孔，以令该导电盲孔的端面及电性接触垫外露于该开孔，又该绝缘保护层的开孔的直径小于该导电盲孔的端面的宽度；以及
多个导电塔，其分别设于该开孔中所外露的导电盲孔的端面上并包覆该电性接触垫，该导电塔具有相对的底部与端部，该底部包覆该电性接触垫，又该底部的宽度大于该端部的宽度。
2.根据权利要求1所述的封装基板，其特征在于，该板体还具有形成于该介电层上的线路层。
3.根据权利要求2所述的封装基板，其特征在于，该线路层具有多个导电迹线，且该电性接触垫电性连接该导电迹线的端处。
4.根据权利要求1所述的封装基板，其特征在于，该电性接触垫的端面长度大于该电性接触垫的端面宽度。
CN201320296491XU 2013-05-28 2013-05-28 封装基板 Expired - Lifetime CN203277368U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201320296491XU CN203277368U (zh) 2013-05-28 2013-05-28 封装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201320296491XU CN203277368U (zh) 2013-05-28 2013-05-28 封装基板

Publications (1)

Publication Number Publication Date
CN203277368U true CN203277368U (zh) 2013-11-06

Family

ID=49507721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320296491XU Expired - Lifetime CN203277368U (zh) 2013-05-28 2013-05-28 封装基板

Country Status (1)

Country Link
CN (1) CN203277368U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105228341A (zh) * 2014-06-30 2016-01-06 Lg伊诺特有限公司 印刷电路板、封装基板及其制造方法
CN105282968A (zh) * 2014-05-28 2016-01-27 京瓷电路科技株式会社 布线基板的制造方法
TWI581386B (zh) * 2014-06-16 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
CN106817835A (zh) * 2015-11-30 2017-06-09 碁鼎科技秦皇岛有限公司 电路板及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105282968A (zh) * 2014-05-28 2016-01-27 京瓷电路科技株式会社 布线基板的制造方法
TWI581386B (zh) * 2014-06-16 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
CN105228341A (zh) * 2014-06-30 2016-01-06 Lg伊诺特有限公司 印刷电路板、封装基板及其制造方法
CN105228341B (zh) * 2014-06-30 2019-06-28 Lg伊诺特有限公司 印刷电路板、封装基板及其制造方法
CN106817835A (zh) * 2015-11-30 2017-06-09 碁鼎科技秦皇岛有限公司 电路板及其制作方法

Similar Documents

Publication Publication Date Title
US9257379B2 (en) Coreless packaging substrate and method of fabricating the same
US20120032337A1 (en) Flip Chip Substrate Package Assembly and Process for Making Same
TWI525769B (zh) 封裝基板及其製法
TWM459517U (zh) 封裝基板
TW201911508A (zh) 電子封裝件
CN203277368U (zh) 封装基板
US8723319B2 (en) BGA package structure and method for fabricating the same
CN105323948B (zh) 中介基板及其制造方法
US20120161312A1 (en) Non-solder metal bumps to reduce package height
TWI389276B (zh) 封裝基板結構及其製法
TWI405314B (zh) 具有無墊式導電跡線之封裝用基板
TW201009963A (en) Flip-chip package and method thereof
CN102711390B (zh) 线路板制作方法
TWI455271B (zh) 半導體元件結構及其製法
TWM462949U (zh) 封裝基板
CN101360388A (zh) 电路板的电性连接端结构及其制法
TWI520278B (zh) 嵌埋有晶片之封裝結構的製法
CN103208428B (zh) 封装基板及其制法
TWI501366B (zh) 封裝基板及其製法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
TWI419277B (zh) 線路基板及其製作方法與封裝結構及其製作方法
TWI483360B (zh) 封裝基板及其製法
CN101740403B (zh) 封装基板结构及其制作方法
TWI418276B (zh) 導電凸塊無翼部的封裝基板之製法
TWI860506B (zh) 電子封裝件及其封裝基板與製法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20131106