CN201845768U - 一种静电放电防护结构 - Google Patents
一种静电放电防护结构 Download PDFInfo
- Publication number
- CN201845768U CN201845768U CN2010201497818U CN201020149781U CN201845768U CN 201845768 U CN201845768 U CN 201845768U CN 2010201497818 U CN2010201497818 U CN 2010201497818U CN 201020149781 U CN201020149781 U CN 201020149781U CN 201845768 U CN201845768 U CN 201845768U
- Authority
- CN
- China
- Prior art keywords
- film transistor
- virtual
- thin
- protection structure
- electrostatic discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 claims abstract description 24
- 230000003068 static effect Effects 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 24
- 239000004973 liquid crystal related substance Substances 0.000 claims description 15
- 230000009286 beneficial effect Effects 0.000 claims description 10
- 239000010408 film Substances 0.000 claims description 9
- 240000002853 Nelumbo nucifera Species 0.000 claims description 6
- 235000006508 Nelumbo nucifera Nutrition 0.000 claims description 6
- 235000006510 Nelumbo pentapetala Nutrition 0.000 claims description 6
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000013461 design Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 8
- 230000005611 electricity Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000001914 filtration Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本实用新型所揭露的一种静电放电防护结构，静电放电防护结构包括虚拟薄膜晶体管，其中源极与汲极的图案设置选自至少下列之一：无鼻翼的棒状结构、其上分别具有至少一突状图案、虚拟薄膜晶体管的通道长度小于像素中的常态薄膜晶体管的通道长度，以利于释放静电荷。
Description
技术领域
本实用新型是有关于一种显示面板，特别是有关于一种具有静电放电防护结构的显示面板。
背景技术
随着光学科技与半导体技术的进步，液晶显示面板已广泛的应用于电子产品显示面板上。液晶显示器具有高画质、体积小、重量轻、低电压驱动、低消耗功率及应用范围广等优点，其已取代传统的阴极射线管成为显示器的主流技术。
一般而言，液晶显示装置包括主动元件阵列基板、彩色滤光基板以及液晶层，其中主动元件阵列基板是与彩色滤光基板对向组装，而液晶层是位于主动元件阵列基板及彩色滤光基板之间。通过主动元件阵列基板中各个主动元件调变液晶层的液晶分子的指向，即可调整光束强度以显示出影像。
然而，在制作液晶显示装置的过程中，不论是制造设备、操作人员以及主动元件阵列基板本身都可能会累积许多静电荷。因此，当主动元件阵列基板在制造过程中接触到制造设备、操作人员或其它物体时，可能引发静电放电(Electro-Static Discharge；ESD)的现象。由于主动元件阵列基板上的线路与元件都非常精细，因此只要稍有静电放电的现象产生，很容易产生液晶显示装置的报废。为解决静电放电现象造成液晶显示装置损坏的问题，一般会在主动元件阵列基板上设计静电放电保护电路。
再者，由于液晶显示面板的需求，选用绝缘性质的玻璃基板，导致在制作过程中产生的静电累积量无法消除，因而容易引起静电放电的问题，造成元件受损，并大幅降低液晶显示器的良率。
此外，薄膜晶体管制作过程中，一些制程环境也会产生静电的累积，例如：化学气相沉积(CVD)、溅镀或干式蚀刻等电浆相关制程。另外，在制程转换或基板传输的过程中，也会有来自于外界的静电产生。由于绝缘的玻璃基板无法自行将静电累积消除，因此在元件与面板上的导体部分将形成一明显的电位差异。一旦发生静电放电，瞬间产生的高电压或高电流将会造成元件及电路的可靠度降低，甚至是元件及电路的永久性损坏。
因此，静电的防护或是静电破坏问题的改善都是保护结构与提升产品良率的重要课题。一般而言，可针对静电来源予以减小或隔绝，以达到降低静电产生的机率，例如采用一些除静电的设备，或是在制程条件及机台状态上进行改善。但此种方法，仅能通过对静电来源的控制来减少静电的产生，仍无法完全避免静电累积的问题。因此，在面板的电路设计上，时常设置一些具静电放电防护功能的电路设计，以达到元件防护的目的。
现有技术台湾实用新型专利第I281261号揭露的静电放电防护结构，在透明绝缘基底上显示区外的端子压着区(outer lead bonding region，OLB)形成保护环，围绕像素电极与TFT显示区；保护环上有开关元件，位于显示区与保护环之间，当扫描线与数据线累积静电荷至一特定量时，使保护环与扫描线及数据线电性连接而开通，以将静电荷引导至保护环。保护环为导电材质，例如金属或氧化铟锡(ITO)等。开关元件可为例如晶体管元件或是一尖端放电结构等等单向导通的结构，以于扫描线与数据线累积静电荷至一特定量时，能够开通。
现有技术在面板上主动显示区以外的周边区域，设置一环状短路式(short-ring)的防护电路环，用以导通分散累积于面板上显示区内的静电量，防止静电的局部累积而避免静电放电的产生。其中防护电路环的电阻值越小，其分散累积静电的能力越好，然而却容易造成信号干扰。因此，若能针对液晶显示面板设计一静电放电防护成效更佳的结构，将相当有利于液晶显示面板的制造。
实用新型内容
本实用新型提供一种静电放电防护结构以解决静电放电的问题。
本实用新型的再一目的是提供一种静电放电防护结构，所述结构是利用虚拟薄膜晶体管，以利于显示面板的静电放电。
本实用新型的又一目的是提供一种静电放电防护结构，所述结构得以引导静电能量到特定的区域释放，不影响显示面板的正常显示状况。
一种静电放电防护结构，是制作于一液晶显示器的基板上，所述液晶显示器基板上包括具有一常态薄膜晶体管与一虚拟薄膜晶体管的像素阵列；多条扫描线及多条数据线交错设置于所述像素阵列，所述静电放电防护结构包括：
一虚拟扫描线与一虚拟数据线，设置于所述像素阵列中，所述虚拟扫描线与所述虚拟数据线为多条扫描线及多条数据线的一第一条扫描线与一第一条数据线；
所述虚拟薄膜晶体管，对应设置于所述第一条扫描线或所述第一数据线以利于释放静电荷，所述虚拟薄膜晶体管包括一源极、一汲极与一闸极，所述源极或所述汲极的图案是设置为无鼻翼的棒状结构。
所述基板包括一显示区域，所述虚拟数据线是制作于所述显示区域外，用以做为诱发静电放电发生的区域。
所述虚拟薄膜晶体管的闸极是连接至对应列的虚拟扫描线，所述虚拟薄膜晶体管的汲极连接至对应行的所述虚拟数据线。
一种静电放电防护结构，是制作于一液晶显示器的基板上，所述液晶显示器基板上包括具有一常态薄膜晶体管与一虚拟薄膜晶体管的像素阵列；多条扫描线及多条数据线交错设置于所述像素阵列，所述静电放电防护结构包括：
一虚拟扫描线与一虚拟数据线，设置于所述像素阵列中，所述虚拟扫描线与所述虚拟数据线为多条扫描线及多条数据线的一第一条扫描线与一第一条数据线；
一虚拟薄膜晶体管，对应设置于所述第一条扫描线或所述第一数据线以利于释放静电荷，所述虚拟薄膜晶体管包括一源极、一汲极与一闸极，所述源极或所述汲极的图案是设置为至少一突状图案设置于所述汲极与所述闸极之一。
所述基板包括一显示区域，所述虚拟数据线是制作于所述显示区域外，用以做为诱发静电放电发生的区域。
所述虚拟薄膜晶体管的闸极是连接至对应列的所述虚拟扫描线，所述虚拟薄膜晶体管的汲极连接至对应行的所述虚拟数据线。
一种静电放电防护结构，是制作于一液晶显示器的基板上，所述液晶显示器基板上包括具有一常态薄膜晶体管与一虚拟薄膜晶体管的像素阵列；多条扫描线及多条数据线交错设置于所述像素阵列，所述静电放电防护结构包括：
一虚拟扫描线与一虚拟数据线，设置于所述像素阵列中，所述虚拟扫描线与所述虚拟数据线为多条扫描线及多条数据线的一第一条扫描线与一第一条数据线；
所述虚拟薄膜晶体管，对应设置于所述第一条扫描线或所述第一数据线以利于释放静电荷，所述虚拟薄膜晶体管包括一源极、一汲极与一闸极，所述源极或所述汲极的图案是设置为所述虚拟薄膜晶体管的通道长度小于所述常态薄膜晶体管的通道长度。
所述基板包括一显示区域，所述虚拟数据线是制作于所述显示区域外，用以做为诱发静电放电发生的区域。
所述虚拟薄膜晶体管的闸极是连接至对应列的所述虚拟扫描线。
所述虚拟薄膜晶体管的汲极连接至对应行的所述虚拟数据线。
本实用新型具有下列特点及优点：
1、引导静电能量到特定的区域释放，不影响显示面板的正常显示状况；
2、设计简单，无复杂的电路设计，并且确实可以达到避免电路失效风险的功效；
3、静电放电防护结构，可以于各层结构完成时，就具备静电放电的防护效果，因此可实时预防静电放电的发生。
附图说明
图1为本实用新型主动矩阵式液晶显示面板的示意图。
图2为本实用新型的主动矩阵式液晶显示面板的静电放电保护结构的布局图。
图3为本实用新型的主动矩阵式液晶显示面板的虚拟薄膜晶体管元件于A-A’方向的截面图。
图4为本实用新型的另一实施例的主动矩阵式液晶显示面板的静电放电保护结构的布局图。
图5为本实用新型的再一实施例的主动矩阵式液晶显示面板的静电放电保护结构的布局图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
本实用新型提供一种具静电放电防护结构的显示面板，以解决静电放电所造成的显示装置损坏的问题。本实用新型主要是利用主动矩阵式液晶显示面板(active matrix liquid crystal display panel)上的虚拟薄膜晶体管(Dummy TFT)，利用其中的源极/汲极图案(Source Drain pattern)设计，以利于静电放电(ESD)通过虚拟薄膜晶体管上释放，进而达保护显示面板内的显示区域内的薄膜晶体管的目的。
如图1所示，其显示薄膜晶体管液晶显示器的示意图，其中液晶显示面板50包括多条扫描线(G0，G1，G2，G3..Gn)与多条数据线(S0，S1，S2，S3..Sn)，其中多条扫描线与多条数据线是采取矩阵式的设置方式以利于驱动其中的像素，上述多条扫描线与多条数据线是交错设置。
参阅图2，其显示本实用新型第一实施例的薄膜晶体管液晶显示器的静电放电保护结构的布局示意图。上述静电放电保护结构包括虚拟像素、虚拟扫描线100与虚拟数据线101。虚拟像素包括虚拟薄膜晶体管120、像素电容及储存电容(未图示)。其中虚拟薄膜晶体管120包括闸极100A(参阅图3)制作于一透明基板上，源极109形成于半导体层105上，且连接于虚拟数据线101，以一实施例而言为一大致上垂直于虚拟数据线101的带状结构；汲极108对应源极109设置于半导体层105上，为一带状结构大致上平行于虚拟数据线101。汲极108包括一接触孔104，一储存电容导线(wring)102沿虚拟扫描线100旁侧设置。透明导电层103设置于储存电容导线102之上，且透明导电层103与储存电容导线102之间有部分重叠区域而形成一电容(Cs)。
如图3所示，其显示液晶显示器的虚拟薄膜晶体管120于A-A’方向的截面图。A-A’方向表示横跨虚拟薄膜晶体管源极/汲极的方向。其中虚拟薄膜晶体管120包括一闸极100A，一绝缘层106形成于闸极100A之上，一半导体图案105形成于绝缘层106之上，通常通过沉积绝缘层后，再经由微影蚀刻成形。多晶硅层图案107利用微影蚀刻形成于半导体图案105上。源极109形成于多晶硅层图案107与半导体图案105之上。汲极108则对应形成于绝缘层106之上，部分向多晶硅层图案107延伸，并跨于多晶硅层图案107与半导体图案105之上。一介电层110形成于源极109、汲极108、半导体图案105与绝缘层106之上，介电层110具有一接触孔(contact hole)104形成于其中。透明导电层(区域)103形成于汲极108与介电层110之上而填入接触孔104，换言之，透明导电层103通过接触孔104而电性连接汲极108。透明导电层103通常可以利用物理气相沉积法或溅镀制作导电性材质。源极109、汲极108与虚拟数据线101一般可以通过同一个制程来形成；图2所示的储存电容导线102与闸极100A可以通过同一个制程来形成。利用同步沉积半导体薄膜后，以微影及蚀刻制程制作所需图案。图2及图3所标示的L1则代表常态薄膜晶体管通道长度。
再一实施例中，在液晶显示面板的第一条扫描线100与第一条数据线101定义为虚拟线(Dummy line)。上述扫描线100与数据线101与其它扫描线或数据线的交点上所形成的薄膜晶体管定义为虚拟薄膜晶体管120，作为静电放电保护结构。举例而言，虚拟薄膜晶体管120可与显示区域中的常态薄膜晶体管在同一制程中形成。然而，为了有效地释放累积于元件中的静电荷，虚拟薄膜晶体管120的结构设计，可与显示区域内的常态薄膜晶体管不同，以使可达防止静电放电破坏显示区域中的常态薄膜晶体管及防止显像不均(rubbing mura)现象。
针对上述，由于虚拟薄膜晶体管与显示区的薄膜晶体管元件的设计不相同，静电放电将易趋向往虚拟薄膜晶体管上释放。换言之，本实用新型主要是在于利用虚拟薄膜晶体管元件的多种源极/汲极图案变化，使得静电放电较容易选择在虚拟薄膜晶体管上释放，进而达到保护主动区内的常态薄膜晶体管目的。而运用此种设计，基于虚拟薄膜晶体管在显示面上并无影响，因此其在释放电荷之后无需修补。
在一实施例中，显示面板像素阵列内的薄膜晶体管的源极/汲极图案在通道处设计为具有鼻翼状图案。若虚拟薄膜晶体管与显示区的常态薄膜晶体管的设计无异，则静电放电未必只会发生在虚拟薄膜晶体管上，也可能会在显示区内的薄膜晶体管产生静电释放，因而导致不良效果。因此，本实用新型的实施例中，如图2所示，其是将虚拟薄膜晶体管的汲极/源极图案108/109设计为在通道(channel)L1处或其附近将其鼻翼状截断，以形成如对应的棒状结构，其末端可呈相对尖锐状，用以累积静电荷，此设计将使电荷较易集中于该处，并于虚拟薄膜晶体管120处发生尖端放电的静电释放。在另一实施例中，如图4所示，将虚拟薄膜晶体管的汲极108及/或源极图案109在通道长度L2处或其附近分别设计一些突状图案109a、108a与108b形成于其上，使电荷较易集中于该处并于虚拟薄膜晶体管120处发生静电放电释放，突状图案可形成于单侧或两侧。若形成于两侧，如图4所示状态，109a、108a与108b为错位排列，导致突状图案相对，以利于释放静电。需注意者，突状图案的排列与个数可依需求而定。在又一实施例中，如图5所示，其是将介于汲极/源极图案108/109的虚拟薄膜晶体管元件120的通道长度(channel length)L3设计为小于有效区的薄膜晶体管元件的通道长度，此主要作用也是使电荷集中于该处并基于短距离而易使电荷于虚拟薄膜晶体管元件120处发生尖端放电。此外，源极/汲极图案也可以选用上述实施例的组合。
本实用新型的各实施例中，相同构成要件不重复叙述或说明。本实用新型的实施例仅用于说明本实用新型的概念并非用于限定本实用新型的结构或方法所制作的显示面板。显示面板包含但不限定为液晶显示器、电浆显示器等。
值得注意的是上述的像素设计仅为本实用新型的一实施例而非用以限定本实用新型。
综合上述，本实用新型提供一种新的具静电放电防护结构的显示面板，相较于现有技术，具有下列特点及优点：
1、引导静电能量到特定的区域释放，不影响显示面板的正常显示状况；
2、设计简单，无复杂的电路设计，并且确实可以达到避免电路失效风险的功效；
3、静电放电防护结构，可以于各层结构完成时，就具备静电放电的防护效果，因此可实时预防静电放电的发生。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种静电放电防护结构，是制作于一液晶显示器的基板上，所述液晶显示器基板上包括具有一常态薄膜晶体管与一虚拟薄膜晶体管的像素阵列；多条扫描线及多条数据线交错设置于所述像素阵列，其特征在于，所述静电放电防护结构包括：
一虚拟扫描线与一虚拟数据线，设置于所述像素阵列中，所述虚拟扫描线与所述虚拟数据线为多条扫描线及多条数据线的一第一条扫描线与一第一条数据线；
所述虚拟薄膜晶体管，对应设置于所述第一条扫描线或所述第一数据线以利于释放静电荷，所述虚拟薄膜晶体管包括一源极、一汲极与一闸极，所述源极或所述汲极的图案是设置为无鼻翼的棒状结构。
2.如权利要求1所述的静电放电防护结构，其特征在于，所述基板包括一显示区域，所述虚拟数据线是制作于所述显示区域外，用以做为诱发静电放电发生的区域。
3.如权利要求1所述的静电放电防护结构，其特征在于，所述虚拟薄膜晶体管的闸极是连接至对应列的虚拟扫描线，所述虚拟薄膜晶体管的汲极连接至对应行的所述虚拟数据线。
4.一种静电放电防护结构，是制作于一液晶显示器的基板上，所述液晶显示器基板上包括具有一常态薄膜晶体管与一虚拟薄膜晶体管的像素阵列；多条扫描线及多条数据线交错设置于所述像素阵列，其特征在于，所述静电放电防护结构包括：
一虚拟扫描线与一虚拟数据线，设置于所述像素阵列中，所述虚拟扫描线与所述虚拟数据线为多条扫描线及多条数据线的一第一条扫描线与一第一条数据线；
一虚拟薄膜晶体管，对应设置于所述第一条扫描线或所述第一数据线以利于释放静电荷，所述虚拟薄膜晶体管包括一源极、一汲极与一闸极，所述源极或所述汲极的图案是设置为至少一突状图案设置于所述汲极与所述闸极之一。
5.如权利要求4所述的静电放电防护结构，其特征在于，所述基板包括一显示区域，所述虚拟数据线是制作于所述显示区域外，用以做为诱发静电放电发生的区域。
6.如权利要求4所述的静电放电防护结构，其特征在于，所述虚拟薄膜晶体管的闸极是连接至对应列的所述虚拟扫描线，所述虚拟薄膜晶体管的汲极连接至对应行的所述虚拟数据线。
7.一种静电放电防护结构，是制作于一液晶显示器的基板上，所述液晶显示器基板上包括具有一常态薄膜晶体管与一虚拟薄膜晶体管的像素阵列；多条扫描线及多条数据线交错设置于所述像素阵列，其特征在于，所述静电放电防护结构包括：
一虚拟扫描线与一虚拟数据线，设置于所述像素阵列中，所述虚拟扫描线与所述虚拟数据线为多条扫描线及多条数据线的一第一条扫描线与一第一条数据线；
所述虚拟薄膜晶体管，对应设置于所述第一条扫描线或所述第一数据线以利于释放静电荷，所述虚拟薄膜晶体管包括一源极、一汲极与一闸极，所述源极或所述汲极的图案是设置为所述虚拟薄膜晶体管的通道长度小于所述常态薄膜晶体管的通道长度。
8.如权利要求7所述的静电放电防护结构，其特征在于，所述基板包括一显示区域，所述虚拟数据线是制作于所述显示区域外，用以做为诱发静电放电发生的区域。
9.如权利要求7所述的静电放电防护结构，其特征在于，所述虚拟薄膜晶体管的闸极是连接至对应列的所述虚拟扫描线。
10.如权利要求7所述的静电放电防护结构，其特征在于，所述虚拟薄膜晶体管的汲极连接至对应行的所述虚拟数据线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010201497818U CN201845768U (zh) | 2010-03-30 | 2010-03-30 | 一种静电放电防护结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010201497818U CN201845768U (zh) | 2010-03-30 | 2010-03-30 | 一种静电放电防护结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201845768U true CN201845768U (zh) | 2011-05-25 |
Family
ID=44040650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010201497818U Expired - Fee Related CN201845768U (zh) | 2010-03-30 | 2010-03-30 | 一种静电放电防护结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201845768U (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103149757A (zh) * | 2011-12-07 | 2013-06-12 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
| CN104392990A (zh) * | 2014-11-25 | 2015-03-04 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及显示装置 |
| CN105242463A (zh) * | 2015-11-03 | 2016-01-13 | 深圳市华星光电技术有限公司 | 液晶显示装置 |
| WO2016165253A1 (zh) * | 2015-04-17 | 2016-10-20 | 京东方科技集团股份有限公司 | 一种阵列基板和显示装置 |
| WO2019047329A1 (zh) * | 2017-09-05 | 2019-03-14 | 武汉华星光电技术有限公司 | 一种低温多晶硅面板 |
| CN109581771A (zh) * | 2018-12-19 | 2019-04-05 | 惠科股份有限公司 | 阵列基板、阵列基板制造方法及显示装置 |
-
2010
- 2010-03-30 CN CN2010201497818U patent/CN201845768U/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103149757A (zh) * | 2011-12-07 | 2013-06-12 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
| US9025099B2 (en) | 2011-12-07 | 2015-05-05 | Lg Display Co., Ltd. | Liquid crystal display device and method for fabricating the same |
| CN103149757B (zh) * | 2011-12-07 | 2015-11-25 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
| CN104392990A (zh) * | 2014-11-25 | 2015-03-04 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及显示装置 |
| CN104392990B (zh) * | 2014-11-25 | 2018-07-13 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及显示装置 |
| WO2016165253A1 (zh) * | 2015-04-17 | 2016-10-20 | 京东方科技集团股份有限公司 | 一种阵列基板和显示装置 |
| US10026755B2 (en) | 2015-04-17 | 2018-07-17 | Boe Technology Group Co., Ltd. | Array substrate and display device |
| CN105242463A (zh) * | 2015-11-03 | 2016-01-13 | 深圳市华星光电技术有限公司 | 液晶显示装置 |
| CN105242463B (zh) * | 2015-11-03 | 2018-10-19 | 深圳市华星光电技术有限公司 | 液晶显示装置 |
| WO2019047329A1 (zh) * | 2017-09-05 | 2019-03-14 | 武汉华星光电技术有限公司 | 一种低温多晶硅面板 |
| CN109581771A (zh) * | 2018-12-19 | 2019-04-05 | 惠科股份有限公司 | 阵列基板、阵列基板制造方法及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100354733C (zh) | 电极布线基板及显示装置 | |
| CN106773424B (zh) | 一种显示面板及显示装置 | |
| CN201845768U (zh) | 一种静电放电防护结构 | |
| KR102007833B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| CN202142534U (zh) | 阵列基板、液晶面板及显示设备 | |
| CN109545838B (zh) | 一种显示面板及显示装置 | |
| US8179490B2 (en) | Pixel designs of improving the aperture ratio in an LCD | |
| CN101520584A (zh) | 液晶显示面板、液晶显示装置及其制造方法 | |
| CN106527005B (zh) | 像素结构的制造方法 | |
| US10921665B2 (en) | Display panel and repair method for the display panel | |
| CN103185997A (zh) | 像素结构及薄膜晶体管阵列基板 | |
| CN101566772A (zh) | 主动组件数组基板 | |
| CN100374941C (zh) | 画素结构 | |
| KR20140142064A (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| CN1104655C (zh) | 液晶显示元件及其制造方法 | |
| CN104216190B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103235433B (zh) | 液晶显示面板的短接条结构及液晶显示面板 | |
| CN106556952A (zh) | 像素结构 | |
| US10663817B2 (en) | Array substrate comprising a blocking element stacked on a thin film transistor and first and second shielding electrodes on a side of a data line facing away from a first substrate | |
| KR102059787B1 (ko) | 액정표시장치용 어레이 기판 | |
| US20180239204A1 (en) | Fringe field switching (ffs) mode array substrate and manufacturing method therefor | |
| CN102236190A (zh) | 触摸式液晶面板及其制造方法和液晶显示器 | |
| CN101493622B (zh) | 画素数组基板 | |
| CN112086028B (zh) | 一种像素排列结构及显示面板 | |
| CN222762369U (zh) | 电子纸像素结构及电子纸和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: CPT TECHNOLOGY (GROUP) CO., LTD. Free format text: FORMER OWNER: CPT DISPLAY TECHNOLOGY SHENZHEN LTD. Effective date: 20130819 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 518000 SHENZHEN, GUANGDONG PROVINCE TO: 350000 FUZHOU, FUJIAN PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130819 Address after: 350000, No. 6 West Road, Mawei District, Fujian, Fuzhou Patentee after: CPT DISPLAY TECHNOLOGY (SHENZHEN)CO., LTD. Patentee after: Chunghwa Picture Tubes Ltd. Address before: 518000, Guangming hi tech Industrial Park, Shenzhen, Guangdong, No. 9, Ming Tong Road, Baoan District Patentee before: CPT Display Technology Shenzhen Ltd. Patentee before: Chunghwa Picture Tubes Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110525 Termination date: 20180330 |