CN104216190B - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN104216190B CN104216190B CN201410433472.6A CN201410433472A CN104216190B CN 104216190 B CN104216190 B CN 104216190B CN 201410433472 A CN201410433472 A CN 201410433472A CN 104216190 B CN104216190 B CN 104216190B
- Authority
- CN
- China
- Prior art keywords
- electrode
- photoresist
- conductive pattern
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 238000002161 passivation Methods 0.000 claims abstract description 50
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims description 56
- 239000011800 void material Substances 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 33
- 238000009413 insulation Methods 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 239000011159 matrix material Substances 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 229910052804 chromium Inorganic materials 0.000 claims description 12
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 204
- 239000010410 layer Substances 0.000 description 193
- 229910052751 metal Inorganic materials 0.000 description 51
- 239000002184 metal Substances 0.000 description 51
- 238000000034 method Methods 0.000 description 30
- 239000010408 film Substances 0.000 description 28
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 238000002207 thermal evaporation Methods 0.000 description 24
- 238000001755 magnetron sputter deposition Methods 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 18
- 238000010276 construction Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 15
- 229910044991 metal oxide Inorganic materials 0.000 description 15
- 150000004706 metal oxides Chemical class 0.000 description 15
- 150000002739 metals Chemical class 0.000 description 15
- 239000002356 single layer Substances 0.000 description 15
- 238000000151 deposition Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 12
- 229910052779 Neodymium Inorganic materials 0.000 description 9
- 229910004205 SiNX Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 230000005611 electricity Effects 0.000 description 9
- 239000003292 glue Substances 0.000 description 9
- 229910052748 manganese Inorganic materials 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910052715 tantalum Inorganic materials 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910017464 nitrogen compound Inorganic materials 0.000 description 3
- 150000002830 nitrogen compounds Chemical class 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供了一种阵列基板及其制作方法、显示装置，属于液晶显示领域。其中，该阵列基板，包括衬底基板，所述衬底基板上形成有栅线、数据线、薄膜晶体管、公共电极、像素电极和钝化层，所述栅线和数据线交叉限定出多个像素区域，所述薄膜晶体管包括与所述栅线连接的栅电极、与所述数据线连接的源电极和与所述像素电极连接的漏电极，所述栅电极上方设置有导电图形，所述栅电极在垂直于衬底基板的方向上的投影落入所述导电图形内。本发明的技术方案能够消除显示装置的暗区现象，提高显示装置的显示质量。
Description
技术领域
本发明涉及液晶显示领域，特别是指一种阵列基板及其制作方法、显示装置。
背景技术
随着TFT产业的进步及工艺的改善，ADS(ADvanced Super Dimension Switch，高级超维场转换)广视角技术已被应用到越来越多的产品当中，包括手机、数码相机、平板电脑、笔记本电脑、及液晶电视等，其优良的显示特性已被越来越多的用户所推崇，市场竞争力很强。
ADS技术是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜场效应晶体管液晶显示器)产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
现有ADS阵列基板的结构如图1和图2所示，在衬底基板1上形成有栅线、数据线、薄膜晶体管、公共电极9、像素电极4、有源层5、钝化层8和栅绝缘层3，栅线和数据线交叉限定出多个像素区域，薄膜晶体管包括与栅线连接的栅电极2、与数据线连接的源电极7和与像素电极4连接的漏电极6。如图1所示，公共电极图形包括有多个镂空区域S，镂空区域S的宽度为d，长度不大于一个像素区域的长度，图中区域M为公共电极和像素电极交叠的区域，在镂空区域S下端的虚线框内区域会因为液晶取向紊乱形成暗区，严重影响显示面板的透过率，对显示面板的显示造成影响；同时，在显示面板工作时，栅电极形成的电场往往会影响液晶偏转，在栅电极附近区域造成漏光，为了使公共电极能够遮挡住漏光处，镂空区域S的末端需要和栅电极保持至少为a的距离，这样镂空区域S末端形成的暗区在像素区域中的位置会比较靠上，将进一步影响显示面板的光效。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够消除显示装置的暗区现象，提高显示装置的显示质量。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种阵列基板，包括衬底基板，所述衬底基板上形成有栅线、数据线、薄膜晶体管、公共电极、像素电极和钝化层，所述栅线和数据线交叉限定出多个像素区域，所述薄膜晶体管包括与所述栅线连接的栅电极、与所述数据线连接的源电极和与所述像素电极连接的漏电极，其中，所述栅电极上方设置有导电图形，所述栅电极在垂直于衬底基板的方向上的投影落入所述导电图形内。
进一步地，所述导电图形位于所述栅电极和所述公共电极之间。
进一步地，所述导电图形与所述薄膜晶体管之间间隔有绝缘层，所述导电图形与所述公共电极之间间隔有所述钝化层。
进一步地，所述导电图形通过所述绝缘层上的过孔与所述源电极或漏电极连接。
进一步地，所述导电图形的材料为Mo、Al、Ag、Pt、Cr、ITO或IZO。
进一步地，所述公共电极的图形包括有多个镂空区域。
进一步地，公共电极的图形中的镂空区域延伸至像素区域下端的黑矩阵遮挡区。
进一步地，所述镂空区域的长度大于一个像素区域的长度。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。
本发明实施例还提供了一种阵列基板的制作方法，所述阵列基板包括衬底基板，所述衬底基板上形成有栅线、数据线、薄膜晶体管、公共电极、像素电极、有源层、钝化层和栅绝缘层，所述栅线和数据线交叉限定出多个像素区域，所述薄膜晶体管包括与所述栅线连接的栅电极、与所述数据线连接的源电极和与所述像素电极连接的漏电极，其中，所述制作方法包括：在所述栅电极上方形成导电图形，使所述栅电极在垂直于衬底基板的方向上的投影落入所述导电图形内。
进一步地，所述在所述栅电极上方形成导电图形包括：
在所述栅电极和所述公共电极之间形成所述导电图形。
进一步地，所述制作方法还包括：
在所述导电图形与所述薄膜晶体管之间形成绝缘层；
在所述导电图形与所述公共电极之间形成所述钝化层。
进一步地，形成所述绝缘层包括：
在所述绝缘层上形成过孔，使所述导电图形通过所述过孔与所述源电极或漏电极连接。
进一步地，所述制作方法还包括：
形成包括有多个镂空区域的公共电极的图形。
进一步地，公共电极的图形中的镂空区域延伸至像素区域下端的黑矩阵遮挡区。
进一步地，使所述镂空区域的长度大于一个像素区域的长度。
本发明的实施例具有以下有益效果：
上述方案中，阵列基板上设置有导电图形，该导电图形覆盖在薄膜晶体管的栅电极上方，该导电图形能够屏蔽栅电极产生的电场，避免栅电极附近区域出现漏光；同时，由于该导电图形的存在，公共电极图形不必再对栅电极进行遮挡，公共电极图形中的镂空区域可以延伸至像素区域下端的黑矩阵遮挡区，这样即使在镂空区域末端形成显示暗区，该显示暗区也会被黑矩阵遮挡而不会影响正常显示，从而能够消除显示装置的暗区现象，提高显示装置的显示质量。
附图说明
图1为现有ADS阵列基板的平面示意图；
图2为图1所示ADS阵列基板AA’方向上的截面示意图；
图3为本发明实施例一阵列基板的平面示意图；
图4为图3所示阵列基板AA’方向上的截面示意图；
图5为本发明实施例二阵列基板AA’方向上的截面示意图；
图6为图5所示阵列基板导电图形上方的结构示意图；
图7为图5所示阵列基板导电图形下方的结构示意图；
图8为图5所示阵列基板AA’方向上的截面示意图；
图9为本发明实施例三阵列基板AA’方向上的截面示意图。
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例提供一种阵列基板及其制作方法、显示装置，能够消除显示装置的暗区现象，提高显示装置的显示质量。
本发明实施例提供了一种阵列基板，包括衬底基板，所述衬底基板上形成有栅线、数据线、薄膜晶体管、公共电极、像素电极和钝化层，所述栅线和数据线交叉限定出多个像素区域，所述薄膜晶体管包括与所述栅线连接的栅电极、与所述数据线连接的源电极和与所述像素电极连接的漏电极，其中，所述栅电极上方设置有导电图形，所述栅电极在垂直于衬底基板的方向上的投影落入所述导电图形内。
本发明的阵列基板上设置有导电图形，该导电图形覆盖在薄膜晶体管的栅电极上方，该导电图形能够屏蔽栅电极产生的电场，避免栅电极附近区域出现漏光；同时，由于该导电图形的存在，公共电极图形不必再对栅电极进行遮挡，公共电极图形中的镂空区域可以延伸至像素区域下端的黑矩阵遮挡区，这样即使在镂空区域末端形成显示暗区，该显示暗区也会被黑矩阵遮挡而不会影响正常显示，从而能够消除显示装置的暗区现象，提高显示装置的显示质量。
进一步地，所述导电图形位于所述栅电极和所述公共电极之间。
进一步地，所述导电图形与所述薄膜晶体管之间间隔有绝缘层，所述导电图形与所述公共电极之间间隔有所述钝化层。
进一步地，所述导电图形通过所述绝缘层上的过孔与所述源电极或漏电极连接。
进一步地，所述导电图形可以为透明导电材料制成或不透明导电材料制成，所述导电图形的材料可以为Mo、Al、Ag、Pt、Cr、ITO或IZO。
进一步地，所述公共电极的图形包括有多个镂空区域。
进一步地，公共电极的图形中的镂空区域延伸至像素区域下端的黑矩阵遮挡区。
进一步地，所述镂空区域的长度大于一个像素区域的长度。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。其中，阵列基板的结构以及工作原理同上述实施例，在此不再赘述。另外，显示装置其他部分的结构可以参考现有技术，对此本文不再详细描述。该显示装置可以为：液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
本发明实施例还提供了一种阵列基板的制作方法，所述阵列基板包括衬底基板，所述衬底基板上形成有栅线、数据线、薄膜晶体管、公共电极、像素电极、有源层、钝化层和栅绝缘层，所述栅线和数据线交叉限定出多个像素区域，所述薄膜晶体管包括与所述栅线连接的栅电极、与所述数据线连接的源电极和与所述像素电极连接的漏电极，所述制作方法包括：在所述栅电极上方形成导电图形，使所述栅电极在垂直于衬底基板的方向上的投影落入所述导电图形内。
本发明制作的阵列基板上设置有导电图形，该导电图形覆盖在薄膜晶体管的栅电极上方，该导电图形能够屏蔽栅电极产生的电场，避免栅电极附近区域出现漏光；同时，由于该导电图形的存在，公共电极图形不必再对栅电极进行遮挡，公共电极图形中的镂空区域可以延伸至像素区域下端的黑矩阵遮挡区，这样即使在镂空区域末端形成显示暗区，该显示暗区也会被黑矩阵遮挡而不会影响正常显示，从而能够消除显示装置的暗区现象，提高显示装置的显示质量。
进一步地，所述在所述栅电极上方形成导电图形包括：
在所述栅电极和所述公共电极之间形成所述导电图形。
进一步地，所述制作方法还包括：
在所述导电图形与所述薄膜晶体管之间形成绝缘层；
在所述导电图形与所述公共电极之间形成所述钝化层。
进一步地，形成所述绝缘层包括：
在所述绝缘层上形成过孔，使所述导电图形通过所述过孔与所述源电极或漏电极连接。
进一步地，所述制作方法还包括：
形成包括有多个镂空区域的公共电极的图形。
进一步地，公共电极的图形中的镂空区域延伸至像素区域下端的黑矩阵遮挡区。
进一步地，使所述镂空区域的长度大于一个像素区域的长度。
下面结合附图以及具体的实施例对本发明的阵列基板及其制作方法进行进一步地介绍：
实施例一
本实施例中，在栅电极上方形成导电图形，使栅电极在垂直于衬底基板的方向上的投影落入该导电图形内，具体地，本实施例的阵列基板的制作方法包括以下步骤：
在步骤a1：提供一衬底基板1，在衬底基板1上形成栅电极2和栅线的图形；
提供一衬底基板1，在衬底基板1上形成由栅金属层组成的包括栅电极2和与栅电极2连接的栅线的图形。其中，衬底基板1可为玻璃基板或石英基板。
具体地，可以采用溅射或热蒸发的方法在衬底基板1上沉积一层厚度为的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅线和栅电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅线和栅电极2的图形。
步骤a2：在经过步骤a1的衬底基板1上形成栅绝缘层3；
具体地，可以采用等离子体增强化学气相沉积(PECVD)方法，在经过步骤a1的衬底基板1上沉积厚度约为的栅绝缘层3，其中，栅绝缘层材料可以选用氧化物、氮化物或者氮氧化物，栅绝缘层可以为单层、双层或多层结构。具体地，栅绝缘层可以是SiNx，SiOx或Si(ON)x。
步骤a3：在栅绝缘层3上形成像素电极4的图形；
具体地，可以在栅绝缘层3上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的透明导电层，透明导电层可以选用ITO或IZO。在透明导电层上涂覆光刻胶，进行曝光、显影，刻蚀透明导电层，并剥离光刻胶，形成由透明导电层组成的像素电极4的图形。
步骤a4：在经过步骤a3的衬底基板1上形成有源层5的图形；
具体地，可以在经过步骤a3的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的透明金属氧化物半导体层，透明金属氧化物半导体层可以选用非晶IGZO、HIZO、InZnO、ZnO、TiO2、SnO、CdSnO或其他金属氧化物半导体材料。在透明金属氧化物半导体层上涂覆光刻胶，进行曝光、显影，刻蚀透明金属氧化物半导体层，并剥离光刻胶，形成由透明金属氧化物半导体层组成的有源层5的图形。
步骤a5：在经过步骤a4的衬底基板1上形成数据线、源电极7、漏电极6和公共电极线的图形，漏电极6和像素电极4连接；
具体地，可以在经过步骤a4的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极、公共电极线和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属薄膜，剥离剩余的光刻胶，形成数据线、源电极7、漏电极6和公共电极线的图形，漏电极6与像素电极4连接。
步骤a6：在经过步骤a5的衬底基板1上形成包括有绝缘层过孔的绝缘层8的图形；
具体地，可以在经过步骤a5的衬底基板1上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为的绝缘层材料，其中，绝缘层材料可以选用氧化物、氮化物或氮氧化物，具体地，绝缘层可以是SiNx，SiOx或Si(ON)x。绝缘层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。
在绝缘层材料上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于绝缘层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的绝缘层材料，剥离剩余的光刻胶，形成包括绝缘层过孔的绝缘层8的图形
步骤a7：在经过步骤a6的衬底基板1上形成导电图形10；
具体地，可以在经过步骤a6的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的导电层，导电层可以采用Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，还可以采用IZO及ITO等透明导电材料。导电层可以是单层结构或者多层结构，在导电层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于导电图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的导电层，剥离剩余的光刻胶，形成导电图形10，导电图形10位于栅电极2上方。
步骤a8：在经过步骤a7的衬底基板1上形成包括有钝化层过孔的钝化层11的图形；
具体地，可以在经过步骤a7的衬底基板1上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为的钝化层材料，其中，钝化层材料可以选用氧化物、氮化物或氮氧化物，具体地，钝化层可以是SiNx，SiOx或Si(ON)x。钝化层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。
在钝化层材料上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于钝化层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的钝化层材料，剥离剩余的光刻胶，形成包括钝化层过孔的钝化层11的图形。
步骤a9：在经过步骤a8的衬底基板上形成公共电极9的图形；
具体地，可以在经过步骤a8的衬底基板上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的透明导电层，透明导电层可以选用ITO或IZO。在透明导电层上涂覆光刻胶，进行曝光、显影，刻蚀透明导电层，并剥离光刻胶，形成由透明导电层组成的公共电极9的图形，公共电极9通过绝缘层过孔和钝化层过孔与公共电极线连接。
通过上述步骤a1-a9即可制作出如图3和图4所示的阵列基板，本实施例的阵列基板中，导电图形覆盖在薄膜晶体管的栅电极上方，该导电图形能够屏蔽栅电极产生的电场，避免栅电极附近区域出现漏光；同时，由于该导电图形的存在，公共电极图形不必再对栅电极进行遮挡，公共电极图形中的镂空区域可以延伸至像素区域下端的黑矩阵遮挡区，这样即使在镂空区域末端形成显示暗区，该显示暗区也会被黑矩阵遮挡而不会影响正常显示，从而能够消除显示装置的暗区现象，提高显示装置的显示质量。
实施例二
本实施例中，在栅电极上方形成导电图形，使栅电极在垂直于衬底基板的方向上的投影落入该导电图形内，该导电图形通过过孔与源电极或漏电极连接。具体地，本实施例的阵列基板的制作方法包括以下步骤：
在步骤b1：提供一衬底基板1，在衬底基板1上形成栅电极2和栅线的图形；
提供一衬底基板1，在衬底基板1上形成由栅金属层组成的包括栅电极2和与栅电极2连接的栅线的图形。其中，衬底基板1可为玻璃基板或石英基板。
具体地，可以采用溅射或热蒸发的方法在衬底基板1上沉积一层厚度为的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅线和栅电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅线和栅电极2的图形。
步骤b2：在经过步骤b1的衬底基板1上形成栅绝缘层3；
具体地，可以采用等离子体增强化学气相沉积(PECVD)方法，在经过步骤b1的衬底基板1上沉积厚度约为的栅绝缘层3，其中，栅绝缘层材料可以选用氧化物、氮化物或者氮氧化物，栅绝缘层可以为单层、双层或多层结构。具体地，栅绝缘层可以是SiNx，SiOx或Si(ON)x。
步骤b3：在栅绝缘层3上形成像素电极4的图形；
具体地，可以在栅绝缘层3上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的透明导电层，透明导电层可以选用ITO或IZO。在透明导电层上涂覆光刻胶，进行曝光、显影，刻蚀透明导电层，并剥离光刻胶，形成由透明导电层组成的像素电极4的图形。
步骤b4：在经过步骤b3的衬底基板1上形成有源层5的图形；
具体地，可以在经过步骤b3的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的透明金属氧化物半导体层，透明金属氧化物半导体层可以选用非晶IGZO、HIZO、InZnO、ZnO、TiO2、SnO、CdSnO或其他金属氧化物半导体材料。在透明金属氧化物半导体层上涂覆光刻胶，进行曝光、显影，刻蚀透明金属氧化物半导体层，并剥离光刻胶，形成由透明金属氧化物半导体层组成的有源层5的图形。
步骤b5：在经过步骤b4的衬底基板1上形成数据线、源电极7、漏电极6和公共电极线的图形，漏电极6和像素电极4连接；
具体地，可以在经过步骤b4的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极、公共电极线和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属薄膜，剥离剩余的光刻胶，形成数据线、源电极7、漏电极6和公共电极线的图形，漏电极6与像素电极4连接。
步骤b6：在经过步骤b5的衬底基板1上形成包括有第一绝缘层过孔和第二绝缘层过孔的绝缘层8的图形；
具体地，可以在经过步骤b5的衬底基板1上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为的绝缘层材料，其中，绝缘层材料可以选用氧化物、氮化物或氮氧化物，具体地，绝缘层可以是SiNx，SiOx或Si(ON)x。绝缘层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。
在绝缘层材料上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于绝缘层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的绝缘层材料，剥离剩余的光刻胶，形成包括第一绝缘层过孔和第二绝缘层过孔的绝缘层8的图形
步骤b7：在经过步骤b6的衬底基板1上形成导电图形10；
具体地，可以在经过步骤b6的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的导电层，导电层可以采用Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，还可以采用IZO及ITO等透明导电材料。导电层可以是单层结构或者多层结构，在导电层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于导电图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的导电层，剥离剩余的光刻胶，形成导电图形10，导电图形10位于栅电极2上方，通过第一绝缘层过孔与漏电极6连接，进一步地，导电图形还可以通过第一绝缘层过孔与源电极连接。
步骤b8：在经过步骤b7的衬底基板1上形成包括有钝化层过孔的钝化层11的图形；
具体地，可以在经过步骤b7的衬底基板1上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为的钝化层材料，其中，钝化层材料可以选用氧化物、氮化物或氮氧化物，具体地，钝化层可以是SiNx，SiOx或Si(ON)x。钝化层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。
在钝化层材料上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于钝化层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的钝化层材料，剥离剩余的光刻胶，形成包括钝化层过孔的钝化层11的图形。
步骤b9：在经过步骤b8的衬底基板上形成公共电极9的图形；
具体地，可以在经过步骤a8的衬底基板上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的透明导电层，透明导电层可以选用ITO或IZO。在透明导电层上涂覆光刻胶，进行曝光、显影，刻蚀透明导电层，并剥离光刻胶，形成由透明导电层组成的公共电极9的图形，公共电极9通过第二绝缘层过孔和钝化层过孔与公共电极线连接。
通过上述步骤b1-b9即可制作出如图5和图8所示的阵列基板，图6为图5所示阵列基板导电图形上方的结构示意图，图7为图5所示阵列基板导电图形下方的结构示意图。本实施例的阵列基板中，导电图形覆盖在薄膜晶体管的栅电极上方，该导电图形能够屏蔽栅电极产生的电场，避免栅电极附近区域出现漏光；同时，由于该导电图形的存在，公共电极图形不必再对栅电极进行遮挡，公共电极图形中的镂空区域可以延伸至像素区域下端的黑矩阵遮挡区，这样即使在镂空区域末端形成显示暗区，该显示暗区也会被黑矩阵遮挡而不会影响正常显示，从而能够消除显示装置的暗区现象，提高显示装置的显示质量。另外，该导电图形通过绝缘层过孔与源电极或者漏电极连接，这样在显示装置工作时，导电图形上的电压与像素电极上的电压一致，与公共电极之间形成存储电容，增大了阵列基板上的存储电容，能够有效防止闪烁等不良。
实施例三
本实施例中，在栅电极上方形成导电图形，使栅电极在垂直于衬底基板的方向上的投影落入该导电图形内，具体地，本实施例的阵列基板的制作方法包括以下步骤：
在步骤c1：提供一衬底基板1，在衬底基板1上形成栅电极2和栅线的图形；
提供一衬底基板1，在衬底基板1上形成由栅金属层组成的包括栅电极2和与栅电极2连接的栅线的图形。其中，衬底基板1可为玻璃基板或石英基板。
具体地，可以采用溅射或热蒸发的方法在衬底基板1上沉积一层厚度为的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅线和栅电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅线和栅电极2的图形。
步骤c2：在经过步骤c1的衬底基板1上形成栅绝缘层3；
具体地，可以采用等离子体增强化学气相沉积(PECVD)方法，在经过步骤c1的衬底基板1上沉积厚度约为的栅绝缘层3，其中，栅绝缘层材料可以选用氧化物、氮化物或者氮氧化物，栅绝缘层可以为单层、双层或多层结构。具体地，栅绝缘层可以是SiNx，SiOx或Si(ON)x。
步骤c3：在栅绝缘层3上形成像素电极4的图形；
具体地，可以在栅绝缘层3上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的透明导电层，透明导电层可以选用ITO或IZO。在透明导电层上涂覆光刻胶，进行曝光、显影，刻蚀透明导电层，并剥离光刻胶，形成由透明导电层组成的像素电极4的图形。
步骤c4：在经过步骤c3的衬底基板1上形成有源层5的图形；
具体地，可以在经过步骤c3的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的透明金属氧化物半导体层，透明金属氧化物半导体层可以选用非晶IGZO、HIZO、InZnO、ZnO、TiO2、SnO、CdSnO或其他金属氧化物半导体材料。在透明金属氧化物半导体层上涂覆光刻胶，进行曝光、显影，刻蚀透明金属氧化物半导体层，并剥离光刻胶，形成由透明金属氧化物半导体层组成的有源层5的图形。
步骤c5：在经过步骤c4的衬底基板1上形成数据线、源电极7、漏电极6和公共电极线的图形，漏电极6和像素电极4连接；
具体地，可以在经过步骤c4的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极、公共电极线和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属薄膜，剥离剩余的光刻胶，形成数据线、源电极7、漏电极6和公共电极线的图形，漏电极6与像素电极4连接。
步骤c6：在经过步骤c5的衬底基板1上形成包括有绝缘层过孔的绝缘层8的图形；
具体地，可以在经过步骤c5的衬底基板1上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为的绝缘层材料，其中，绝缘层材料可以选用氧化物、氮化物或氮氧化物，具体地，绝缘层可以是SiNx，SiOx或Si(ON)x。绝缘层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。
在绝缘层材料上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于绝缘层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的绝缘层材料，剥离剩余的光刻胶，形成包括有绝缘层过孔的绝缘层8的图形
步骤c7：在经过步骤c6的衬底基板1上形成导电图形10；
具体地，可以在经过步骤c6的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的导电层，导电层可以采用Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，还可以采用IZO及ITO等透明导电材料。导电层可以是单层结构或者多层结构，在导电层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于导电图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的导电层，剥离剩余的光刻胶，形成导电图形10，导电图形10位于栅电极2上方。
步骤c8：在经过步骤c7的衬底基板1上形成包括有钝化层过孔的钝化层11的图形；
具体地，可以在经过步骤c7的衬底基板1上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为的钝化层材料，其中，钝化层材料可以选用氧化物、氮化物或氮氧化物，具体地，钝化层可以是SiNx，SiOx或Si(ON)x。钝化层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。
在钝化层材料上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于钝化层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的钝化层材料，剥离剩余的光刻胶，形成包括钝化层过孔的钝化层11的图形。
步骤c9：在经过步骤c8的衬底基板上形成公共电极9的图形；
具体地，可以在经过步骤c8的衬底基板上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的透明导电层，透明导电层可以选用ITO或IZO。在透明导电层上涂覆光刻胶，进行曝光、显影，刻蚀透明导电层，并剥离光刻胶，形成由透明导电层组成的公共电极9的图形，公共电极9通过第二绝缘层过孔和钝化层过孔与公共电极线连接。
现有阵列基板上公共电极的图形中镂空区域S的长度不大于一个像素区域的长度，而本实施例的阵列基板中，公共电极的图形中镂空区域S的长度大于一个像素区域的长度，如图9所示，镂空区域S的长度可以为二个像素区域的长度、或者三个像素区域的长度、或者N(N大于3)个像素区域的长度等等，这样镂空区域S贯穿多个像素区域，在有的像素区域中就可以不存在镂空区域S末端，这样也就不会形成暗区，从而可以消除显示装置的暗区现象，提高显示装置的显示质量。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种阵列基板，包括衬底基板，所述衬底基板上形成有栅线、数据线、薄膜晶体管、公共电极、像素电极和钝化层，所述栅线和数据线交叉限定出多个像素区域，所述薄膜晶体管包括与所述栅线连接的栅电极、与所述数据线连接的源电极和与所述像素电极连接的漏电极，其特征在于，所述栅电极上方设置有导电图形，所述栅电极在垂直于衬底基板的方向上的投影落入所述导电图形内；
所述公共电极的图形包括有多个镂空区域，公共电极的图形中的镂空区域延伸至像素区域下端的黑矩阵遮挡区，所述镂空区域的长度大于一个像素区域的长度。
2.根据权利要求1所述的阵列基板，其特征在于，所述导电图形位于所述栅电极和所述公共电极之间。
3.根据权利要求2所述的阵列基板，其特征在于，所述导电图形与所述薄膜晶体管之间间隔有绝缘层，所述导电图形与所述公共电极之间间隔有所述钝化层。
4.根据权利要求3所述的阵列基板，其特征在于，所述导电图形通过所述绝缘层上的过孔与所述源电极或漏电极连接。
5.根据权利要求1所述的阵列基板，其特征在于，所述导电图形的材料为Mo、Al、Ag、Pt、Cr、ITO或IZO。
6.一种显示装置，其特征在于，包括如权利要求1-5中任一项所述的阵列基板。
7.一种阵列基板的制作方法，所述阵列基板包括衬底基板，所述衬底基板上形成有栅线、数据线、薄膜晶体管、公共电极、像素电极、有源层、钝化层和栅绝缘层，所述栅线和数据线交叉限定出多个像素区域，所述薄膜晶体管包括与所述栅线连接的栅电极、与所述数据线连接的源电极和与所述像素电极连接的漏电极，其特征在于，所述制作方法包括：在所述栅电极上方形成导电图形，使所述栅电极在垂直于衬底基板的方向上的投影落入所述导电图形内；
所述制作方法还包括：
形成包括有多个镂空区域的公共电极的图形，公共电极的图形中的镂空区域延伸至像素区域下端的黑矩阵遮挡区，使所述镂空区域的长度大于一个像素区域的长度。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述在所述栅电极上方形成导电图形包括：
在所述栅电极和所述公共电极之间形成所述导电图形。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述制作方法还包括：
在所述导电图形与所述薄膜晶体管之间形成绝缘层；
在所述导电图形与所述公共电极之间形成所述钝化层。
10.根据权利要求9所述的阵列基板的制作方法，其特征在于，形成所述绝缘层包括：
在所述绝缘层上形成过孔，使所述导电图形通过所述过孔与所述源电极或漏电极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410433472.6A CN104216190B (zh) | 2014-08-28 | 2014-08-28 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410433472.6A CN104216190B (zh) | 2014-08-28 | 2014-08-28 | 阵列基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104216190A CN104216190A (zh) | 2014-12-17 |
| CN104216190B true CN104216190B (zh) | 2017-06-09 |
Family
ID=52097853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410433472.6A Active CN104216190B (zh) | 2014-08-28 | 2014-08-28 | 阵列基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104216190B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105810692A (zh) | 2016-04-18 | 2016-07-27 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、显示装置及阵列基板制作方法 |
| CN110187578B (zh) * | 2019-06-27 | 2022-07-01 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| CN112925142A (zh) * | 2021-03-16 | 2021-06-08 | 京东方科技集团股份有限公司 | 一种基板和显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143469A (ja) * | 1985-12-18 | 1987-06-26 | Hitachi Ltd | 薄膜トランジスタ |
| JPS6428622A (en) * | 1987-07-24 | 1989-01-31 | Hitachi Ltd | Liquid crystal display device |
| US6933528B2 (en) * | 2002-04-04 | 2005-08-23 | Nec Lcd Technologies, Ltd. | In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same |
| JP4591451B2 (ja) * | 2007-01-10 | 2010-12-01 | ソニー株式会社 | 半導体装置および表示装置 |
| CN103337497A (zh) * | 2013-06-28 | 2013-10-02 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法、显示装置 |
-
2014
- 2014-08-28 CN CN201410433472.6A patent/CN104216190B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104216190A (zh) | 2014-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9484363B2 (en) | Liquid crystal display and method of manufacturing the same | |
| KR101305378B1 (ko) | 터치인식 횡전계형 액정표시장치 및 이의 제조 방법 | |
| CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US9646997B2 (en) | Array substrate, method for manufacturing the same and display device | |
| CN105633016A (zh) | Tft基板的制作方法及制得的tft基板 | |
| JP2010020277A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| US10651204B2 (en) | Array substrate, its manufacturing method and display device | |
| CN105161499B (zh) | 一种显示基板及其制作方法和显示装置 | |
| JP2016519847A (ja) | 薄膜トランジスタ及びその製造方法、アレイ基板、並びにディスプレイ | |
| CN102053435A (zh) | 液晶显示设备及其制造方法 | |
| CN104142593B (zh) | 阵列基板及显示装置 | |
| KR101969568B1 (ko) | 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN107316875A (zh) | 阵列基板的制作方法、阵列基板及液晶面板 | |
| CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
| WO2015192595A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| US9281325B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US20180088366A1 (en) | Array substrates and liquid crystal panels | |
| EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
| CN102650783A (zh) | 一种显示装置、tft-lcd像素结构及其制作方法 | |
| CN103456747A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104216190B (zh) | 阵列基板及其制作方法、显示装置 | |
| US10481444B2 (en) | Array substrate, display panel and display device | |
| CN105161455A (zh) | 一种ffs阵列基板及其制造方法和显示装置 | |
| CN107978608A (zh) | Ips型薄膜晶体管阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |