CN200966062Y - 应用相关检波同步的时分同步码分多址覆盖系统 - Google Patents

Abstract

本实用新型应用相关检波同步的时分同步码分多址覆盖系统包括耦合电路、近端转接电路、远端转接电路、上行放大电路、下行放大电路、相关检波同步模块及监控子系统，相关检波同步模块由射频检波模块和同步处理模块组成，对接收到的TD－SCDMA信号进行数字化处理后获得帧同步信息，根据该帧同步信息输出控制信号至近端转接电路、远端转接电路、上行放大电路、下行放大电路控制其通断，当基站信号为下行时隙时，则控制上行链路关闭、下行链路打开；否则，则控制下行链路关闭、上行链路打开。本实用新型在保持成本较低的前提下提供更为优越的同步性能，使得TD－SCDMA覆盖系统可精确稳定地实现上下行时隙的切换，完成无缝的信号放大和转发功能。

Description

应用相关检波同步的时分同步码分多址覆盖系统

【技术领域】

本实用新型涉及移动通信领域，尤其涉及一种应用相关检波同步的时分同步码分多址覆盖系统。

【技术背景】

随着我国移动通信事业的迅猛发展，目前的第2代或2.5代移动通信系统在容量和业务能力方面均不能满足社会的巨大需求，因此第2代或2.5代移动通信系统必将被第三代(3G)移动通信系统所取代。为了能在第二代网络的基础上逐步灵活地演进成第三代网络，3G有三个通信标准：WCDMA、cdma2000、TD-SCDMA。TD-SCDMA(Time Division-Synchronous CodeDivision Multiple Access，时分同步码分多址，简称TD-SCDMA)技术是由中国提出并于2000年正式成为第三代移动通信国际标准的，遵循这个标准开发的系统具有很高的频谱利用率和较低的成本。

TD-SCDMA在ITU标准中被称为低码片速率(1.28MCps，1.28兆码片/秒)时分复用计数方案。

TD-SCDMA的一个基本时间单元为无线帧，帧长为10ms，每个无线帧分成两个5ms标准子帧，两个标准子帧的结构完全相同。单个子帧由7个相同时间长度常规时隙和三种特殊时隙(DWPTS，GP和UPPTS)组成，每个子帧有两个转换点，上下行可以不对称。

TS0总是下行方向，TS1总是上行方向，TS2、TS3......TS6将根据实际业务需要可以动态的指定为上行方向或下行方向。DwPTS是下行方向，UpPTS是上行方向，中间由第一个切换点GP分开。

正如在第二代移动通信覆盖中所扮演的重要角色一样，直放站等覆盖系统在第三代移动通信系统中仍将起到重要的作用。由于TD-SCDMA具有特殊的物理信道结构，可以根据业务的需要，灵活地改变时隙切换点，满足上下行非对称业务的需要，因此，时间同步对TD-SCDMA具有很重要的作用，作为中继设备的TD-SCDMA覆盖系统尤其需要实现上下行时隙的准确切换，以便完成无缝的信号放大和转发功能。

传统的检波同步方法通过射频检波电路得到TD-SCDMA信号的包络，然后利用下行同步码时隙信号包络为特定时间宽度的特征，通过搜索此特定宽度的包络所在位置来找到TD-SCDMA信号的帧同步。此方法由于简单、成本较低等原因为TD-SCDMA覆盖系统提供了较好的TD-SCDMA信号帧同步功能，使得TD-SCDMA覆盖系统可以实现上下行时隙的切换，完成无缝的信号放大转发功能。

但传统的检波同步方法存在着一些缺点，当输入的TD-SCDMA信号信噪比较低时，性能不好，此时检波同步结果不准确，无法与TD-SCDMA信号保持准确同步，因此，也使其所应用的覆盖系统也存在在同样的缺陷。

【实用新型内容】

本实用新型的目的在于提供一种应用相关检波同步的时分同步码分多址覆盖系统，在保持成本较低的前提下该覆盖系统可以精确稳定地实现上下行时隙的切换，完成对TD-SCDMA信号的无缝放大和转发功能。

本实用新型的目的是通过如下技术方案实现的：

该应用相关检波同步的时分同步码分多址覆盖系统，包括耦合电路，近端转接电路，远端转接电路，上行放大电路，下行放大电路及监控子系统；

下行放大电路对经近端转接电路传输来的基站信号进行下行放大后经远端转接电路传输至远端进行覆盖；上行放大电路对经远端转接电路传输来的上行信号进行放大后经近端转接电路传输至基站；

监控子系统对覆盖系统的各种状态进行监控，可以远程传送状态信息给监控中心，并可以接受各种参数设置；

所述近端转接电路将基站信号转接至下行放大电路的输入口，将上行输出信号转接至基站；所述远端转接电路将上行信号转接至上行放大电路的输入口，将下行输出信号转接至远端；

所述近端转接电路，下行放大电路，远端转接电路依次电性连接构成下行链路；所述远端转接电路，上行放大电路，近端转接电路依次电性连接构成上行链路；

此外，增设相关检波同步模块，其输出端分别连接下行链路和上行链路；

所述耦合电路的输出端与所述相关检波同步模块的输入端相连接，耦合电路于下行链路任意一处进行信号耦合后将信号传输至相关检波同步模块；

所述相关检波同步模块将由耦合电路传输来的基站信息进行处理后获得帧同步信息，根据该帧同步信息输出控制信号至上、下行链路以控制其通断，当基站信号为下行时隙时，则控制下行链路打开，上行链路关闭；否则，则控制上行链路打开，下行链路关闭。

所述相关检波同步模块包括射频检波模块和同步处理模块；射频检波模块完成将输入的TD-SCDMA信号进行包络检波获得包络信号的功能；同步处理模块对射频检波模块输入的包络信号进行数字信号处理后获得对TD-SCDMA信号的帧同步，并输出控制信号控制覆盖系统进行上、下行链路的切换，当基站信号为下行时隙时，则控制上行链路关闭、下行链路打开；否则，则控制下行链路关闭、上行链路打开。

所述同步处理模块包括AD采样电路、AD控制模块、相关运算模块、同步结果验证模块、控制信号产生模块、控制信号驱动模块、MCU最小系统、MCU通信模块以及标准包络产生模块；

AD采样电路完成包络信号的模数转换，其输入端与射频检波模块的输出端连接，其输出端与AD控制模块的输入端连接；AD采样电路可以使用比较器电路替代，使用比较器电路替代时，可将比较器电路放在射频检波模块；

AD控制模块对AD采样电路进行控制并将AD采样电路输入的采样数据按照特定的格式传到相关运算模块，其输出端与相关运算模块的输入端连接，当AD采样电路用比较器电路替代时，AD控制模块负责将输入的包络信号直通到相关运算模块；

相关运算模块将AD控制模块输入的实际包络信号和标准包络产生模块输入的两个标准包络分别进行相关运算，然后进一步确定下行信号的子帧起始位置，输出帧同步指示信号至同步结果验证模块，其输出端与同步结果验证模块的输入端相连接；

同步结果验证模块对相关运算模块输入的同步指示信号进行验证，若验证正确，则输出验证正确标志及同步控制信号给控制信号产生模块，其输出端与控制信号产生模块的输入端相连接；

控制信号产生模块根据同步结果验证模块输入的同步控制信号及MCU最小系统输入的上、下行切换点信息产生切换控制信号，其输出端与控制信号驱动模块的输入端相连接；

MCU最小系统通过总线与覆盖系统的监控子系统进行通信，获得上、下行时隙切换点信息及向监控主机上报系统各种状态量，MCU最小系统与MCU通信模块相连接；

MCU通信模块从MCU最小系统获得上、下行切换点信息并将上、下行切换点信息传输至与之相连接的标准包络产生模块；

标准包络产生模块根据上、下行时隙切换点信息产生两个标准包络信号并传输至与之相连接的相关运算模块。

控制信号驱动模块将控制信号产生模块输入的切换控制信号转换为系统所需要的电平信号，其输出端分别与所述近端转接电路、远端转接电路、下行放大电路以及上行放大电路相连接。

所述标准包络产生模块所产生的两个标准包络均为一个标准子帧的持续时长，其中之一仅包括TS0和DwPTS时隙信号；另一则为常规的TD-SCDMA子帧，包括所有下行信号包络。

所述相关运算模块确定下行信号的子帧起始位置的具体过程为：

(1)将由AD控制模块输入的实际包络信号和由标准包络产生模块输入的两个包络信号进行相关运算，得到两条相关曲线；

(2)确定两条相关曲线的峰值个数及相应的峰值比，并运用相关的判决算法确定子帧的起始位置。

所述控制信号驱动模块所产生的电平信号可为差分信号或CMOS电平信号。

所述AD控制模块、相关运算模块、同步结果验证模块、控制信号产生模块、MCU通信模块以及标准包络产生模块均被集成于均被集成于FPGA芯片内，也可以被集成于CPLD或EPLD芯片。

当覆盖系统被分解为中继端和覆盖端时，所述中继端和覆盖端应同时设置所述相关检波同步模块。

与现有技术相比，本实用新型具备如下优点：由于采用了所述的相关检波同步模块，该模块采用了较为先进高效的同步方式，且可利用FPGA等芯片实现，可在保持成本较低的前提下提供性能优越的同步性能，使得TD-SCDMA覆盖系统可以精确稳定地实现上、下行时隙的切换，完成无缝的信号放大和转发功能。

【附图说明】

图1为本实用新型的原理框图；

图2为本实用新型中同步处理模块的原理框图；

图3为本实用新型中标准包络产生模块所产生的两个标准包络的示意图；

图4a，4b分别本实用新型第二实施例的结构示意图；

图5为本实用新型第三实施例的原理框图；

图6为本实用新型中相关检波同步模块所提供的上下行时隙的切换控制信号的示意图。

【具体实施方式】

下面结合附图和实施例对本实用新型作进一步的说明：

本实用新型公开了一种应用相关检波同步的时分同步码分多址覆盖系统，该系统采用相关检波同步模块作为TD-SCDMA覆盖系统的一个核心模块，利用相应的信号处理技术，实现对TD-SCDMA信号的帧同步。在TD-SCDMA信号相应的切换点控制相应的电源开关进行切换，从而在上下行之间进行切换。

本实用新型应用相关检波同步的时分同步码分多址覆盖系统的原理框图如图1所示。所述覆盖系统由耦合电路101、近端转接电路102、下行放大电路(由低噪放、选频、功放组成，也可以由其中的一部分组成)103、远端转接电路104、上行放大电路(由低噪放、选频、功放组成，也可以由其中的一部分组成)105、射频检波模块106、同步处理模块107以及监控子系统108构成。所述近端转接电路102、耦合电路101、下行放大电路103、远端转接电路104依次电性连接构成下行链路；所述远端转接电路104、上行放大电路105、近端转接电路102则依次电性连接构成上行链路。

该覆盖系统将基站的TD-SCDMA下行信号经耦合电路101处理后输出给射频检波模块106；射频检波模块106对输入的TD-SCDMA射频信号进行检波后得到包络信号，并将得到的包络信号输入同步处理模块107；同步处理模块107对TD-SCDMA包络信号进行相应的数字信号处理后获得TD-SCDMA信号的帧同步并同时控制近端转接电路102、下行放大电路103、远端转接电路104和上行放大电路105；当同步处理模块107判断基站信号为下行时隙时，则控制上行链路关闭、下行链路打开；否则，则控制下行链路关闭并使上行链路呈开状态。

请参阅图2，所述的同步处理模块由AD采样电路201和FPGA处理电路202，控制信号驱动电路203及MCU最小系统204构成。

来自射频检波模块的包络检波信号输入AD采样电路201，AD采样电路201可以用比较器电路替代，当用比较器电路替代时可将其放在射频检波模块内；AD采样电路201输出的信号送入所述FPGA电路202进行相关同步操作从而获得对TD-SCDMA信号的帧同步，并送出TD-SCDMA覆盖系统的上、下行切换控制信号给控制信号驱动电路203；根据系统的需要，控制信号驱动电路203将输入的上、下行切换控制信号驱动为需要的电平类型信号，如CMOS电平信号或各种差分信号；MCU最小系统204通过485总线与覆盖系统的监控子系统进行通信，获得上、下行时隙切换点信息及上报各种状态量。

同步处理模块的核心处理模块为FPGA电路202，FPGA电路202完成了相关同步的核心算法，其内部的功能框图如图2所示。请结合图1及图2，本实用新型中FPGA电路202各功能模块实现的功能及相应处理流程如下：

1)AD控制模块213的输入端口与AD采样电路201的输出端口连接，负责对AD采样电路201进行控制并将AD采样电路201输入的采样数据按照特定的格式传到相关运算模块214；当AD采样电路201用比较器电路替代时，AD控制模块213负责将输入的包络信号直通到相关运算模块214，或者直接不采用该AD控制模块而直接将比较器输出信号直接输出至所述相关运算模块214；

2)MCU通信模块211通过数据总线从MCU最小系统204获得上、下行时隙切换点信息，并将相应信息输入标准包络产生模块212和控制信号产生模块216；

3)标准包络产生模块212根据输入的上、下行时隙切换点信息产生两个标准包络信号，如图3，产生的标准包络信号持续时长为一个TD-SCDMA标准子帧的持续时长，其中如图3所示标准包络1只包含TS0和DwPTS时隙信号包络，标准包络2则包含所有的下行信号包络，图3中的标准包络2是第二个上、下行时隙点为TS3与TS4之间时产生的标准包络；标准包络产生模块212输出的标准包络信号输入到相关运算模块214；

4)相关运算模块214将AD控制模块213输入的实际包络信号和标准包络产生模块212输入的两个标准包络信号分别进行相关运算，将会得到两条相关曲线，由于实际的包络信号的起始帧头位置与标准包络对准时，将会出现峰值，根据实际输入的信号的不同，两条相关曲线出现的峰值个数及相应的峰值比会有所不同，根据两条相关曲线的峰值个数及相应的峰值比，运用相关的判决算法，即可找出TD-SCDMA信号的子帧起始位置；相关运算模块214完成相关的同步运算后，输出帧同步指示信号给与之连接的同步结果验证模块215；

5)实际信号由于噪声干扰、多径等各种原因，相关运算模块214输出的下行同步指示信号，可能会有错，需要经过同步结果验证模块215验证才能用以产生控制信号，由于TD-SCDMA信号每5ms传输一个无线子帧，如果所有的子帧的帧同步结果都是正确的，则给出的帧同步指示信号中每两个相邻的指示信号相距5ms。根据这个原理，同步结果验证模块215对相关运算模块214输入下行同步指示信号进行验证，验证正确后，输出验证正确标志及输出正确的同步控制信号给控制信号产生模块216产生控制信号；

6)控制信号产生模块216根据输入的同步控制信号及MCU通信模块输入的上、下行时隙切换点信息产生覆盖系统的上、下行切换控制信号，并将产生的切换控制信号送给控制信号驱动电路203以得到需要的电平类型的控制信号。

本实用新型中，所述FPGA电路202可以使用FPGA芯片实现，也可以使用CPLD或EPLD芯片实现，即所述AD控制模块213、相关运算模块214、同步结果验证模块215、控制信号产生模块216、MCU通信模块211以及标准包络产生模块212均可被集成于FPGA芯片、CPLD或EPLD芯片内。

请再参阅图1，下面具体阐述所述覆盖系统上、下行时隙切换的过程：施主天线接收到的基站信号经DT端口进入设备后经耦合电路至射频检波模块并由射频信号通过包络检波获得包络信号，包络信号再进入同步处理模块，经过此模块的相应处理后，准确地同基站信号实现同步。在TD-SCDMA信号相应的切换点控制相应的开关进行切换，从而在上、下行链路之间进行切换；如果同步处理模块判断基站信号为下行时隙，则控制上行链路关闭后打开下行链路，直放站对下行信号进行处理和放大，最后经MT端口由用户天线发射至用户手机；当DT端口处于上行信号时隙时，控制下行链路关闭后打开上行链路，则上行信号经直放站进行处理和放大，最后由施主天线转发回基站。本系统框图同样适用于电光混合直放站以及与之配套的塔顶放大器和干线放大器。

请再参阅图1，监控子系统108对覆盖系统的各种状态进行监控，可以远程传送状态信息给监控中心，并可以接受各种参数设置。监控子系统108还可以通过485接口配置相关检波同步模块上、下行时隙的切换点，配置范围时隙1，6任意配置(默认是在时隙3、4之间)；如果需要在其它时隙，那么上层监控系统可以通过485串口通知MCU配置新的切换点，实现软件远程更新。

在本实用新型的第二实施例中，所述覆盖系统可被分解成中继端和覆盖端两部分，图4a和图4b分别表示其中继端和覆盖端的原理框图。比较图1与图4a及图4b可以看出，在本实施例中，将第一实施例分离成两个对称的子系统，中继端与覆盖端的结构基本对应，只是中间采用光纤进行连接，以达到延长通讯线路的目的。

图4a中，中继端包括耦合电路401、近端转接电路402、下行放大电路403、上行放大电路407、射频检波模块409、同步处理模块408、监控子系统406以及一对光收发器404与405：所述近端转接电路402、耦合电路401、下行放大电路403、光收发器404依次电性连接构成下行链路；所述光收发器405、上行放大电路407、近端转接电路402依次电性连接构成上行链路；耦合电路401将经近端转接电路402从基站获得的下行信号传输给射频检波模块409和下行放大电路403；下行放大电路403将下行信号放大后经光收发器404由光纤传输至覆盖端；上行放大电路407将由光纤经光收发器405传输来的来自覆盖端的上行信号进行放大后经近端转接电路402传输至基站。

图4b覆盖端则包括耦合电路426、射频检波模块418、同步处理模块419、监控子系统423、远端转接电路420、上行放大电路422，下行放大电路421以及一对光收发器417和424：所述光收发器417、耦合电路426、下行放大电路421、远端转接电路420依次电性连接构成下行链路；所述远端转接电路420、上行放大电路422、光收发器424依次电性连接构成上行链路；耦合电路426将由光纤经光收发器417从中继端获得的下行信号传输给射频检波模块418和下行放大电路421；下行放大电路421将下行信号放大后经远端转接电路420输出进行覆盖；上行放大电路422将远端转接电路420传输来的上行信号进行放大后经光收发器424由光纤传输至中继端。

结合图4a和图4b，中继端施主天线接收到的基站信号经DT端口进入中继端后经耦合电路至射频检波模块并将射频信号经过包络检波后获得包络信号，包络信号再进入同步处理模块，经过此模块的相应处理后，准确地同基站信号实现同步，如果同步处理模块判断基站信号为下行时隙，则控制上行链路关闭，下行链路打开，中继端对下行信号进行处理和放大，再通过光收发器由光纤传输至覆盖端。覆盖端光收发器收到光纤传输来的信号后经光电转换，将信号耦合至射频检波模块，继而进入同步处理模块，经过此模块的基带信号处理后，如果同步处理模块判断信号为下行时隙，则控制上行链路关闭，下行链路打开，覆盖端对下行信号进行处理和放大，由用户天线发射至用户手机；如果同步处理模块判断信号为上行时隙，下行链路关闭，覆盖端和种极端的上行链路皆处于开状态，以将上行信号经光纤进行远距离传输至基站。

请再参阅图4a和图4b，监控子系统406及423对覆盖系统的各种状态进行监控，可以远程传送状态信息给监控中心，并可以接受各种参数设置。监控子系统406及423还可以通过485接口配置相关检波同步模块上、下行时隙的切换点，配置范围时隙1，6任意配置(默认是在时隙3、4之间)；如果需要在其它时隙，那么上层监控系统可以通过485串口通知MCU配置新的切换点，实现软件远程更新。

请参阅图5，其为本实用新型的第三实施例。请再参阅图1，所述耦合电路101，射频检波模块106和同步处理模块107在系统的位置可以根据应用进行适当变换为如图5所示耦合电路501，射频检波模块507和同步处理模块506，此变换适用于无线直放站、光纤直放站、电光混合直放站以及与之配套的塔顶放大器和干线放大器。在该实施例中，覆盖系统在初始工作时，同步处理模块506没有给出上下行时隙判断结果之前，下行链路处于常开状态，基站的TD-SCDMA信号经由下行链路传输至耦合电路501，经射频检波模块507和同步处理模块506，然后由同步处理模块506给出差分或CMOS信号控制近端转接电路502、下行放大电路503、远端转接电路504和上行放大电路505，从而在上、下行链路之间进行切换。。

请参阅图6，本实用新型中的相关检波同步模块负责产生上、下行时隙切换的控制信号。本实用新型中先关闭工作状态的上行/下行链路后再打开下行/上行链路，使用时间的延时来增加上、下行电路的隔离，以避免直放站的自激；作为应用的一个范例，控制下行放大电路关闭的控制线有效6个chip之后打开上行放大电路控制线有效；控制上行放大电路关闭的控制线有效4个chip之后，控制下行放大电路打开的控制线有效。另外，可以通过相应软件改变下行放大电路和上行放大电路关闭的控制线的有效chip数。

本实用新型可适用于无线直放站、光纤直放站，电光混合直放站、塔顶放大器和干线放大器等覆盖系统中。

本实用新型始终以叙述性的方式进行描述，其中所使用的术语意在描述而非限制。根据以上的描述，可以对本实用新型做许多进一步的修改，也可以根据实际需要做许多变化。因此，在附加的权利要求范围内，本实用新型可以对所具体描述的实施例采用各种不同的实现方式。

Claims (9)

1、一种应用相关检波同步的时分同步码分多址覆盖系统，包括耦合电路，近端转接电路，远端转接电路，上行放大电路，下行放大电路及监控子系统；

下行放大电路对经近端转接电路传输来的基站信号进行下行放大后经远端转接电路传输至远端进行覆盖；上行放大电路对经远端转接电路传输来的上行信号进行放大后经近端转接电路传输至基站；

监控子系统对覆盖系统的各种状态进行监控，可以远程传送状态信息给监控中心，并可以接受各种参数设置；

所述近端转接电路将基站信号转接至下行放大电路的输入口，将上行输出信号转接至基站；所述远端转接电路将上行信号转接至上行放大电路的输入口，将下行输出信号转接至远端；

所述近端转接电路，下行放大电路，远端转接电路依次电性连接构成下行链路；所述远端转接电路，上行放大电路，近端转接电路依次电性连接构成上行链路；

其特征在于：

增设相关检波同步模块，其输出端分别连接下行链路和上行链路；

所述耦合电路的输出端与所述相关检波同步模块的输入端相连接，耦合电路于下行链路任意一处进行信号耦合后将信号传输至相关检波同步模块；

所述相关检波同步模块将由耦合电路传输来的基站信息进行处理后获得帧同步信息，根据该帧同步信息输出控制信号至上、下行链路以控制其通断，当基站信号为下行时隙时，则控制下行链路打开，上行链路关闭；否则，则控制上行链路打开，下行链路关闭。

2、根据权利要求1所述的应用相关检波同步的时分同步码分多址覆盖系统，其特征在于：

所述相关检波同步模块包括射频检波模块和同步处理模块；

射频检波模块将由耦合电路输入的下行射频信号进行包络检波得到TD-SCDMA信号的包络信号，并将该包络信号输出至同步处理模块；同步处理模块将由射频检波模块检波后获得的包络信号进行数字化处理以获得帧同步信息，根据该帧同步信息输出控制信号至TD-SCDMA覆盖系统的上、下行链路以分别控制其通断状态，当基站信号为下行时隙时，则控制上行链路关闭、下行链路打开；否则，则控制下行链路关闭、上行链路打开。

3、根据权利要求2所述的应用相关检波同步的时分同步码分多址覆盖系统，其特征在于：所述耦合电路位于下行链路的任意位置，通过耦合度的调整向相关检波同步模块提供合适强度的基站信号。

4、根据权利要求2所述的应用相关检波同步的时分同步码分多址覆盖系统，其特征在于：所述下行放大电路与上行放大电路均包括低噪放，选频，功放三者的任意组合，用于完成放大功能，同时可依据相关检波同步模块传来的控制信号进行开启和关闭。

5、根据权利要求2至4任意一所述的应用相关检波同步的时分同步码分多址覆盖系统，其特征在于：所述同步处理模块包括AD采样电路、AD控制模块、相关运算模块、同步结果验证模块、控制信号产生模块、控制信号驱动模块、MCU最小系统、MCU通信模块以及标准包络产生模块；

AD采样电路完成包络信号的模数转换，其输入端与射频检波模块的输出端连接，其输出端与AD控制模块的输入端连接；AD采样电路可以使用比较器电路替代，使用比较器电路替代时，可将比较器电路放在射频检波模块；

AD控制模块对AD采样电路进行控制并将AD采样电路输入的采样数据按照特定的格式传到相关运算模块，其输出端与相关运算模块的输入端连接，当AD采样电路用比较器电路替代时，AD控制模块负责将输入的包络信号直通到相关运算模块；

相关运算模块将AD控制模块输入的实际包络信号和标准包络产生模块输入的两个标准包络分别进行相关运算，然后进一步确定下行信号的子帧起始位置，输出帧同步指示信号至同步结果验证模块，其输出端与同步结果验证模块的输入端相连接；

同步结果验证模块对相关运算模块输入的同步指示信号进行验证，若验证正确，则输出验证正确标志及同步控制信号给控制信号产生模块，其输出端与控制信号产生模块的输入端相连接；

控制信号产生模块根据同步结果验证模块输入的同步控制信号及MCU最小系统输入的上、下行切换点信息产生切换控制信号，其输出端与控制信号驱动模块的输入端相连接；

MCU最小系统通过总线与覆盖系统的监控子系统进行通信，获得上、下行时隙切换点信息及向监控主机上报系统各种状态量，MCU最小系统与MCU通信模块相连接；

MCU通信模块从MCU最小系统获得上、下行切换点信息并将上、下行切换点信息传输至与之相连接的标准包络产生模块；

标准包络产生模块根据上、下行时隙切换点信息产生两个标准包络信号并传输至与之相连接的相关运算模块；

控制信号驱动模块将控制信号产生模块输入的切换控制信号转换为系统所需要的电平信号，其输出端分别与所述近端转接电路、远端转接电路、下行放大电路以及上行放大电路相连接。

6、根据权利要求5所述的应用相关检波同步的时分同步码分多址覆盖系统，其特征在于：所述AD控制模块、相关运算模块、同步结果验证模块、控制信号产生模块、MCU通信模块以及标准包络产生模块均被集成于FPGA芯片内，或被集成于CPLD或EPLD芯片。

7、根据权利要求5所述的应用相关检波同步的时分同步码分多址覆盖系统，其特征在于：所述标准包络产生模块所产生的两个标准包络均为一个标准子帧的持续时长，其中之一仅包括TS0和DwPTS时隙信号；另一则为常规的TD-SCDMA子帧，包括所有下行信号包络。

8、根据权利要求6或7所述的应用相关检波同步的时分同步码分多址覆盖系统，其特征在于：所述控制信号驱动模块输出的电平信号可为差分信号或CMOS电平信号。

9、根据权利要求5所述的应用相关检波同步的时分同步码分多址覆盖系统，其特征在于：该覆盖系统包括中继端和覆盖端时，所述中继端和覆盖端同时设置所述相关检波同步模块。

Images