[go: up one dir, main page]

CN1790912A - 半导体集成电路装置 - Google Patents

半导体集成电路装置 Download PDF

Info

Publication number
CN1790912A
CN1790912A CNA2005101186649A CN200510118664A CN1790912A CN 1790912 A CN1790912 A CN 1790912A CN A2005101186649 A CNA2005101186649 A CN A2005101186649A CN 200510118664 A CN200510118664 A CN 200510118664A CN 1790912 A CN1790912 A CN 1790912A
Authority
CN
China
Prior art keywords
leakage
current
substrate
detection
electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101186649A
Other languages
English (en)
Other versions
CN1790912B (zh
Inventor
池永佳史
武田晃一
野村昌弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1790912A publication Critical patent/CN1790912A/zh
Application granted granted Critical
Publication of CN1790912B publication Critical patent/CN1790912B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供一种以使漏电流最小的方式对基板偏压进行控制的半导体电路装置(1)，其中具备：漏电检测电路(2)，其采用漏电检测用MOSFET(10A、10B)对漏电流进行检测；控制电路(3)，其依据漏电检测电路(2)的输出生成控制信号；基板偏压产生电路(4)，其依据控制信号而使基板偏压变化；被控制电路(5)，其包括具有与漏电检测用的MOSFET(10A、10B)相同特性的MOSFET。漏电检测电路(2)，对随着基板偏压的加强而增加的基板漏电流，和随着基板偏压的加强而减少的亚阈值漏电流进行检测，按照若基板漏电流比亚阈值漏电流小，则使基板偏压加强；若基板漏电流比亚阈值漏电流大，则使基板偏压减弱的方式将控制信号发送给基板偏压产生电路(4)。

Description

半导体集成电路装置
技术领域
本发明涉及半导体集成电路装置，具体来说涉及对基板偏压进行控制的半导体集成电路装置。
背景技术
在采用MOSFET的半导体集成电路中，为了降低待机时的消耗功率，广泛应用一种通过给元件施加较强的基板偏压以提高阈值电压，从而降低漏电流的技术。然而，因元件的特性，会产生如下现象：若基板偏压加强到一定值以上，则因GIDL(Gate Induced Drain Leakege，栅极感生的漏极泄漏)等效应，相反地漏电流会增加。因此，为了尽可能降低漏电流，而需要将基板偏压的值控制在一定值。另外，所谓DIDL是指：在向栅电极施加负偏压，向漏电极施加了正偏压时，耗尽层向漏极区域内延伸，由于在该延伸的区域中电场密度变高，故电子引起BTBT(Band to BandTunneling)，漏电流流动的现象。
为了求出使漏电流最小的最佳基板偏压值，例如在非专利文献1中，采用如图1所示的电路，对作为漏电流的主要成分的基板漏电流以及亚阈值漏电流进行比较。在该现有例中，利用基板偏压越强基板漏电流越增加，亚阈值漏电流约减少这样的特性，将两者相等的值作为最佳基板偏压值。
而且，例如在专利文献1中，通过预先测定漏电流的基板偏压依存性，从而直接求出漏电流最小的基板偏压值。
【专利文献1】特开2004-165649号公报
【非专利文献1】LOW POWER ELECTRONICS ANDDESIGN，2003.ISLPED’03.PROCEEDINGS OF THE 2003INTERNATIONAL SYMPOSIUM ON，25-27 AUG.2003，p.116-121
然而，在图1所示的非专利文献1的电路中，将使元件纵向层叠时的亚阈值漏电流假定为可忽略。该假定，由于是以DIBL效应以及基板效应较大为前提的，在DIBL效应以及基板效应小的情况下，漏电流的检测误差会变大。而且，由于栅极漏电流足够小而忽略，因此在栅极漏电流大的情况下检测误差会变大。例如，在为具有如图2所示的特征的元件的情况下，由于栅极—基板间电流大，因此总漏电流最小的偏压在-1V左右。对于该元件，在应用图1的电路的情况下，根据对亚阈值漏电流和漏极—基板之间电流的比较，判断为使漏电流最小的基板偏压在-2V以下。与基板偏压为-1V时相比，实际的漏电流值也增加数倍。还有，在图1的现有例中，由于从各不相同的元件中检测多个漏电流成分，故因这些元件的特性偏差或者温度偏差，会使检测误差变大。
而且，在专利文献1的方法中，由于需要预先对漏电流的基板偏压依存性进行计测，故在例如因温度变化等使元件的特性变化了的情况下，每次都需要进行计测。并且，假如在芯片内自动对漏电流为最小的值进行计测的情况下，需要一种保持电流值以及电压值的机构。
发明内容
本发明是解决上述课题的方案，其目的在于提供一种半导体集成电路装置，该装置不需要预先对元件的特性进行测定，而且以只含栅极漏电流的元件的总漏电流基本为最小的方式对基板偏压进行控制。
本发明的方式之一的半导体集成电路装置，其中具备：漏电检测电路，其包含漏电检测用的MOSFET，对MOSFET的漏电流成分进行检测，并输出与漏电流成分对应的控制信号；和基板偏压产生电路，其根据控制信号来改变半导体基板的基板偏压。
本发明的另一方式的半导体集成电路装置，其中具备：漏电检测电路，其对半导体基板的漏电流进行检测；基板偏压产生电路，其改变基板偏压。漏电检测电路对随着基板偏压的加强而增加的基板漏电流、和随着基板偏压的加强而减少的亚阈值漏电流进行检测，并将控制信号发送给基板偏压产生电路，以便若基板漏电流比亚阈值漏电流的给定倍率小，则使基板偏压加强；若基板漏电流比亚阈值漏电流的给定倍率大，则使基板偏压减弱。
根据本发明，由于针对半导体基板内的半导体元件的漏电流，通过对给定的成分之间进行比较，从而以使漏电流为最小的方式对基板偏压进行控制，故可使反映半导体基板内的元件特性的漏电流最小化。
附图说明
图1为表示现有例的漏电检测电路构成的电路图。
图2为表示N型MOSFET的各漏电流成分的基板偏压依存性的图。
图3为表示本发明的第1实施例中的、半导体集成电路装置的全体构成的框图。
图4为表示本发明的第1实施例中的漏电检测电路的电路图。
图5为表示处于截止状态的N型MOSFET中的漏电流的基板偏压依存性的图表。
图6为表示本发明第1实施例中的漏电检测电路的电路图。
图7为表示本发明第2实施例中的漏电检测电路的电路图。
图8为表示本发明第2实施例中的漏电检测电路的电路图。
图9为表示本发明第2实施例中的漏电检测电路的电路图。
图10为表示本发明第2实施例中的漏电检测电路的电路图。
图11为表示本发明第3实施例中的漏电检测电路的电路图。
图12为表示本发明第4实施例中的漏电检测电路的电路图。
图13为表示本发明第4实施例中的漏电检测电路的电路图。
图14为表示本发明第4实施例中的漏电检测电路的电路图。
图15为表示本发明第5实施例中的漏电检测电路的电路图。
图16为表示本发明第5实施例中的漏电检测电路的电路图。
图17为表示本发明第5实施例中的漏电检测电路的电路图。
图18为表示本发明第6实施例中的漏电检测电路的电路图。
图19为表示本发明第6实施例中的漏电检测电路的电路图。
图20为表示本发明第7实施例中的漏电检测电路的电路图。
图21为表示本发明第7实施例中的漏电检测电路的电路图。
图22为表示本发明第7实施例中的漏电检测电路的电路图。
图23为表示本发明第7实施例中的漏电检测电路的电路图。
图24为表示本发明第8实施例中的漏电检测电路的电路图。
图25为表示本发明第9实施例中的漏电检测电路的电路图。
图26为表示本发明第10实施例中的漏电检测电路的电路图。
图27为表示本发明第11实施例中的漏电检测电路的电路图。
图28为表示本发明第11实施例中的漏电检测电路的电路图。
图29为表示本发明第11实施例中的漏电检测电路的电路图。
图30为表示本发明第12实施例中的漏电检测电路的电路图。
图31为表示本发明第12实施例中的控制块的时序的图。
图32为表示本发明第13实施例中的漏电检测电路的电路图。
图33为表示本发明第13实施例中的控制块的时序的图。
图34为表示本发明第14实施例中的漏电检测电路的电路图。
图35为表示本发明第14实施例中的控制块的时序的图。
图36为表示本发明第14实施例中的控制块的时序的图。
图37为表示本发明第15实施例中的漏电检测电路的电路图。
图38为表示本发明第15实施例中的控制块的时序的图。
图39为表示本发明第16实施例中的控制块的时序的图。
图40为表示本发明第17实施例中的漏电检测电路的电路图。
图41为表示本发明第17实施例中的漏电检测电路的电路图。
图42为表示本发明第17实施例中的漏电检测电路的电路图。
图43为表示本发明第18实施例中的漏电检测电路的电路图。
图44为表示本发明第18实施例中的控制块的时序的图。
图45为表示本发明第19实施例中的半导体集成电路装置的全体构成的框图。
图中：1、1a-基板控制电路，2-漏电检测电路，3、3a-控制电路，4-基板偏压产生电路，5-被控制电路，11、17-电流反射镜，11A、11B、11C、11D-构成电流反射镜的P型MOSFET，17C、17D-构成电流反射镜的P型MOSFET，17A、17B、17E、17F-构成电流反射镜的N型MOSFET，12、12A、12B-漏电检测用N型MOSFET，13、14、21、34、34A、34B、50A、50B、51A、51B-节点，15、18-运算放大器，16-漏电检测电路的输出，24-P型MOSFET，26-N型MOSFET，31、32-电容器，33、33A、33B-反相器，20A、20B、20C、20D、20E-MOSFET开关，25A、25B、25C、25D、25E-时钟信号，40A、41A、42A、43A、44A-MOSFET开关，40B、41B、42B、43B、44B-MOSFET开关，45A、45B-P型MOSFET，60、60A、60B-亚阈值漏电流，61、61A、61B-漏极—栅极间电流，62、62A、62B-漏极—基板间电流，63、63A、63B-栅极—基板间电流，64、64A、64B-源极—基板间电流，65、65A、65B-源极—栅极间电流
具体实施方式
本发明的半导体集成电路装置的第一方式，其特征在于，具有：对半导体基板的漏电流进行检测的漏电检测电路；和对基板偏压进行改变的基板偏压产生电路，在上述漏电检测电路中，对随着基板偏压的加强而增加的基板漏电流、和随着基板偏压的加强而减少的亚阈值漏电流进行检测，上述控制电路向上述基板偏压产生电路发送控制信号，以便若基板漏电流小则使基板偏压加强，若基板漏电流大则使基板偏压减弱。根据这样的电路构成，即使没有预先对基板偏压依存性进行测定也能够对基板偏压进行控制，以使漏电流为最小。还有，即使追随温度变化所引起的元件特性变化，也能够决定最佳的基板偏压。
本发明的半导体集成电路装置的第二方式，其特征在于，在第一方式的半导体集成电路装置中，上述漏电检测电路对漏极—基板间电流以及栅极—基板间电流双方进行检测。根据这样的电路构成，即使在栅极—基板间电流与漏极—基板间电流或亚阈值漏电流相比，没有小到能够忽略的程度的情况下，也能够高精度地将基板偏压控制为最佳值。
本发明的半导体集成电路装置的第三方式，其特征在于，在第一方式的半导体集成电路装置中，具有多个漏电检测用元件，分别对漏电流的不同成分进行检测，根据这些检测结果便可对基板漏电流和亚阈值漏电流进行比较。根据这样的电路构成，由于能够提高电路构成的自由度，故容易消除栅极电流等对漏电检测精度产生影响的成分。
本发明的半导体集成电路装置的第四方式，其特征在于，在第三方式的半导体集成电路装置中，使未对亚阈值漏电流进行检测的检测用元件的源极与漏极连接，或者使源极与其它节点完全断开。根据这样的电路构成，由于未对亚阈值漏电流进行检测的漏电检测用元件中完全没有亚阈值漏电流流动，因此能够高精度地将基板偏压控制为最佳值。
本发明的半导体集成电路装置的第五方式，其特征在于，在第一方式的半导体集成电路装置中，从单一的漏电检测用元件中检测多个不同的漏电流成分，根据那些检测结果便可进行基板漏电流和亚阈值漏电流的比较。根据这样的电路构成，由于能够将在采用多个漏电检测元件的情况下无法避免的元件之间的特性偏差的影响消除，因此能够高精度地将基板偏压控制为最佳值。
本发明的半导体集成电路装置的第六方式，其特征在于，在第一方式的半导体集成电路装置中，若漏电检测用元件为N型MOSFET则将源极固定为接地电位，若为P型MOSFET则将源极固定为电源电位。根据这样的电路构成，能够高精度地再现截止状态的元件的漏电流。
本发明的半导体集成电路装置的第七方式，其特征在于，在第一方式的半导体集成电路装置中，若漏电检测用元件为N型MOSFET则将漏极固定为电源电位，若为P型MOSFET则将漏极固定为接地电位。根据这样的电路构成，能够高精度地再现截止状态的元件的漏电流。
本发明的半导体集成电路装置的第八方式，其特征在于，在第一方式的半导体集成电路装置中，将漏电检测用元件的源极—漏极间电压固定为电源电压。根据这样的电路构成，能够高精度地再现截止状态的元件的漏电流。
本发明的半导体集成电路装置的第九方式，其特征在于，在第一方式的半导体集成电路装置中，通过动态地切换电路内的连接，从而从单一的元件中检测多个电流成分。根据这样的电路构成，由于能够将在采用多个漏电检测元件的情况下无法避免的元件之间的特性偏差消除，因此能够高精度地将基板偏压控制为最佳值。还有，由于提高电路构成的自由度，因此容易消除漏电流等对漏电检测精度产生影响的成分。
本发明的半导体集成电路装置的第十方式，其特征在于，在第一方式的半导体集成电路装置中，具有检测模式和通电模式，可以动态地变更电路内的连接并对两种模式进行切换，在检测模式中为与上述第一～第九方式同样的电路构成，在通电模式中可使导通电流在元件中流动。根据这样的电路构成，可以再现元件的时效变化，能够高精度地将基板偏压控制在最佳值。
本发明的半导体集成电路装置的第十一方式，其特征在于，在第一方式的半导体集成电路装置中，具有多个漏电检测电路。根据这样的电路构成，即使一部分的漏电检测电路显示出异常动作，也能够将这些影响抑制在最小限度。
【第1实施例】
图3中示出本发明的半导体集成电路装置的第1实施例。半导体集成电路装置1由：具有漏电检测用MOSFET的漏电检测电路2、根据漏电检测电路2的输出而生成控制信号的控制电路3、根据控制信号而使半导体电路的基板偏压变化的基板偏压产生电路4和被控制电路5构成。被控制电路5，为作为根据本发明降低漏电流的对象的电路，例如由逻辑电路或SRAM等电路构成。并且，被控制电路5存在于与漏电检测电路2相同的半导体基板上，被控制电路5内的MOSFET，具有与漏电检测用MOSFET相同的特性。
首先，说明整体的动作。漏电检测电路2具有漏电流检测用的P型MOSFET10A以及N型MOSFET10B中的至少一方，将检测漏电流后的结果发送给控制电路3。控制电路3将根据漏电检测电路2的输出而生成的控制信号发送给基板偏压产生电路4。基板偏压产生电路4根据从控制电路3接受的控制信号，通过向基板注入电荷，或者通过从基板取出电荷，从而使漏电检测电路2、控制电路3以及被控制电路5内、至少漏电检测电路2和被控制电路5的基板偏压变化。
接着，说明检测电路2的动作。另外，以下的说明虽然是针对漏电检测用的元件为N型MOSFET的情况而进行的，但针对为P型MOSFET的情况，同样的说明也成立。
图4表示本实施例的漏电检测电路的构成。漏电检测电路由：构成电流反射镜11的MOSFET11A和MOSFET11B、漏电检测用MOSFET12A和MOSFET12B、运算放大器15以及反相器33构成。另外，构成电流反射镜11的MOSFET11A、MOSFET11B，为相同元件尺寸的P型MOSFET。
在检测漏电流的MOSFET12A以及MOSFET12B中，采用与被控制电路5中采用的元件相同特性的元件，还有使MOSFET12A和MOSFET12B的元件尺寸相同。并且，MOSFET12B的漏极面积和源极面积相等。
使MOSFET12A的栅极和元件共同接地(GND)。MOSFET12A的漏极与MOSFEI11A的漏极、栅极、MOSFET11B的栅极共同接地，并与运算放大器15的非反向输入端子连接。MOSFEIT12B的栅极接地(GND)。MOSFET12B的漏极和源极共同与MOSFEIT11B的漏极连接，并与放大器15的反向输入端子连接。MOSFET11A以及MOSFET11B的源极与电源(VDD)连接。运算放大器15的输出端子与反相器33的输入端子连接，反相器33的输出端子相当于检测电路的输出16。
在以上这样的电路构成中，MOSFET11A的漏极电流，与MOSFET12A的漏极—基板间电流62A、漏极—栅极间电流61A以及亚阈值漏电流60A的和相等。另一方面，MOSFET11B的漏极电流，与MOSFET12B的漏极—基板间电流62B、源极—基板间电流64B、漏极—栅极间电流61B以及源极—栅极间电流65B的和相等。但是，由于MOSFET12B的漏极面积与源极面积相等，因此漏极—基板间电流62B和源极—基板间电流64B的大小相等。
在这里，在漏极—栅极间电流61A、漏极—栅极间电流61B以及源极—栅极间电流65B与亚阈值漏电流以及基板漏电流相比小到足以忽略的情况下，若亚阈值漏电流60A比漏极—基板间电流62A还大，即亚阈值漏电流比基板漏电流还大，则节点13的电位比节点14的电位低。这时，由于向运算放大器15的反向输入端子输入节点14的电位，向非反向输入端子输入节点13的电位，因此检测电路的输出16为高电平。
相反，若漏极—基板间电流62A比亚阈值漏电流60A还大，则节点13的电位比节点14的电位还高，检测电路的输出16为低电平。
向基板偏压产生电路4发送控制信号，以便在检测电路的输出16为高电平时，基板偏压产生电路4在加强基板偏压VBP的方向产生作用；当为低电平时，基板偏压产生电路4在减弱基板偏压VBP的方向产生作用。这种情况下，以亚阈值漏电流和基板漏电流相等那样的电位将基板偏压VBP固定，此时漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够以使漏电流最小的方式对基板偏压进行控制。
另外，在本实施例中，以在基板漏电流和亚阈值漏电流相等的基板偏压中漏电流最小为前提。但是，在例如作为亚阈值漏电流为基板漏电流的n倍时使漏电流为最小的元件特性的情况下，通过使MOSFET12B的栅极宽为MOSFET12A的栅极宽的0.5×(1+n)倍，从而能够以使漏电流为最小的方式对基板偏压进行控制。
而且，一旦MOSFET12A和MOSFET12B之间存在特性的偏差，则有无法固定在漏电流为最小的基板偏压的可能性。但是，如图5所示，由于在漏电流为最小的基板偏压附近漏电流的基板偏压依存性非常小，因此即使基板偏压从最佳点偏离0.2V左右，也能够充分得到本发明的效果。
还有，在本实施例中，MOSFET12B的漏极面积和源极面积相等。但是，并非一定需要使MOSFET12B的漏极面积和源极面积相等，只要MOSFET12B的漏极面积和源极面积的和为MOSFET12A的漏极面积的2倍即可。或者，只要MOSFET12A和MOSFET12B的漏极电位相等时的漏极—基板间电流62B与源极—基板间电流64B之和为漏极—基板间电流62A的2倍的大小即可。
而且，在本实施例中，比较基板漏电流和亚阈值漏电流时的基板漏电流中不包含源极—基板间电流，但是由于一般源极—基板间电流与漏极—基板间电流相比非常小，因此其影响可忽略。
还有，在本实施例中，设MOSFET12A以及MOSFET12B的元件尺寸相等，还有使MOSFET12B的源极和漏极连接。但是，在使MOSFET12B的栅极宽为MOSFET12A的2倍的基础上，如图6所示，即使使MOSFET12B的源极空闲，也能够充分得到本发明的效果。
【第2实施例】
本发明的半导体集成电路装置的第2实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下的说明中仅针对漏电检测电路2进行说明。另外，以下的说明，虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，但针对P型MOSFET的情况，同样的说明也成立。
图7表示本实施例中漏电检测电路的构成。漏电检测电路由电流反射镜11、17、漏电检测用的MOSFET12A、12B以及反相器33A、33B构成。
构成电流反射镜11的MOSFET11A和MOSFET11B为相同元件尺寸的P型MOSFET。而且，构成电流反射镜17的MOSFET17A和MOSFET17B为相同元件尺寸的N型MOSFET，MOSFET17C和MOSFET17D为相同元件尺寸的P型MOSFET。
在检测漏电流的MOSFET12A以及MOSFET12B中，采用与被控制电路5采用的元件相同特性的元件，还有使MOSFET12A和MOSFET12B的元件尺寸相同。并且，使MOSFET12B的漏极面积和源极面积相等。
MOSFET11A的漏极电流，与MOSFET12A的漏极—基板间电流62A、漏极—栅极间电流61A和亚阈值漏电流60A之和相等。另一方面，MOSFET17D的漏极电流，与MOSFET12B的漏极—基板间电流62B、源极—基板间电流64B、漏极—栅极间电流61B及源极—基板间电流65B之和相等。但是，由于MOSFET12B的漏极面积和源极面积相等，因此漏极—基板间电流62B和源极—基板间电流64B的大小相等。还有，MOSFET11A的漏极电流，为通过电流反射镜11反射后，在节点13中流动的电流。另一方面，MOSFET17D的漏极电流，为通过电流反射镜17反射后，同样在节点13中流动的电流。
在这里，在栅极漏电流61A、漏极—栅极间电流61B、源极—基板间电流65B与亚阈值漏电流以及基板漏电流相比小到足以忽略的情况下，若漏极—基板间电流62A比亚阈值漏电流60A还大，即若基板漏电流比亚阈值漏电流还小，则MOSFET17D的漏极电流比MOSFET11A的漏极电流大。这时节点13的电位接近于低电平，漏电检测电路的输出16也成为低电平。相反若亚阈值漏电流60A的漏极电流比漏极—基板间电流62A大，则节点13的电位接近于高电平，漏电检测电路的输出16也成为高电平。
向基板偏压产生电路4发送控制信号，以便在检测电路的输出16为高电平时，基板偏压产生电路4在加强基板偏压VBP的方向产生作用，当为低电平时，基板偏压产生电路4在减弱基板偏压VBP的方向产生作用的方式。这种情况下，以使亚阈值漏电流和基板漏电流相等那样的电位将基板偏压VBP固定，这时的漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够以使漏电流为最小的方式对基板偏压进行控制。
而且，在该电路构成中，由于未使用运算放大器，因此能够大幅度降低消耗电流。
另外，在本实施例中，以在基板漏电流和亚阈值漏电流相等的基板偏压中漏电流最小为前提。但是，例如在作为亚阈值漏电流是基板漏电流的n倍时漏电流为最小这样的元件特性的情况下，通过使MOSFET12B的栅极宽为MOSFET12A的栅极宽的0.5×(1+n)倍，从而能够以使漏电流为最小的方式对基板偏压进行控制。
而且，一旦MOSFET12A和MOSFET12B的特性存在偏差，则基板偏压有可能没有固定在漏电流为最小的一点。但是，如图5所示，在漏电流为最小的基板偏压附近，由于漏电流的基板偏压依存性非常小，因此即使基板偏压从最佳点偏离0.2V左右也能够充分得到本发明的效果。
还有，在本实施例中，MOSFET12B的漏极面积和源极面积相等。但是，并非一定需要使MOSFET12B的漏极面积和源极面积相等，只要MOSFET12B的漏极面积和源极面积之和为MOSFET12A的漏极面积的2倍即可。或者，只要MOSFET12A和MOSFET12B的漏极电位相等时的漏极—基板间电流62B和源极—基板间电流64B之和为漏极—基板间电流62A的2倍大小即可。
而且，在本实施例中，虽然在比较基板漏电流和亚阈值漏电流时的基板漏电流中不含源极—基板间电流，但由于一般源极—基板间电流与漏极—基板间电流相比非常小，因此其影响可忽略。
还有，在本实施例中，虽然使MOSFET12A以及MOSFET12B的元件尺寸相同，还有使MOSFET12B的源极和漏极连接，但是在使MOSFET12B的栅极宽为MOSFET12A的2倍的基础上，如图8所示也可使MOSFET12B的源极空闲。即使在该电路构成中，也能够充分得到本发明的效果。
而且，也可以直接对图7的电路构成中的MOSFET12A和MOSFET12B进行替换，成为图9所示的电路构成。这时，假如按照当检测电路的输出为低电平时基板偏压产生电路在基板偏压加强的方向产生作用，当为高电平时停止基板偏压产生电路的动作的方式执行，则也能够得到本发明的效果。
另外，也可以直接替换图8的电路构成中的MOSFET12A与MOSFET12B，成为图10所示的电路构成。该情况下，假如按照当检测电路的输出为低电平时基板偏压产生电路在基板偏压加强的方向产生作用，当为高电平时停止基板偏压产生电路的动作的方式执行，则也能够得到本发明的效果。
【第3实施例】
本发明的半导体集成电路装置的第3实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅针对漏电检测电路2进行说明。另外，以下的说明，虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，但即使针对P型MOSFET的情况同样的说明也成立。
图11表示本实施例中漏电检测电路的构成。漏电检测电路由：构成电流反射镜11的MOSFET11A、MOSFET11B、构成电流反射镜17的MOSFET17A、17B、漏电检测用MOSFETR12A、12B以及反相器33构成。
构成电流反射镜11的MOSFET11A和MOSFET11B为相同元件尺寸的P型MOSFET。而且，构成电流反射镜17的MOSFET17A和MOSFET17B为相同元件尺寸的N型MOSFET。
在检测漏电流的MOSFET12A以及MOSFET12B中，采用与被控制电路5中采用的元件相同特性的元件，还有使MOSFET12A以及MOSFET12B的元件尺寸相同。
MOSFET11A的漏极电流，与MOSFET12A的漏极—基板间电流62A及漏极—栅极间电流61A之和相等。另一方面，MOSFET17A的漏极电流，为从MOSFET12B的亚阈值漏电流60B和漏极—栅极间电流61B之和中减去栅极—基板间电流63B后的电流。还有，MOSFET11A的漏极电流通过电流反射镜11向MOSFET11B反射，MOSFET17A的漏极电流通过电流反射镜17向MOSFET17B反射。
在这里，在漏极—基板间电流62B与栅极—基板间电流63B之和比亚阈值漏电流60B小，即基板漏电流比亚阈值漏电流小的情况下，MOSFET17A的漏极电流比MOSFET11A的漏极电流还大。这时，节点13的电位接近于低电平，检测电路的输出16为高电平。相反，假如漏极—基板间电流62B与栅极—基板间电流63B之和比亚阈值漏电流60B大，则节点13的电位接近于高电平，检测电路的输出16成为低电平。
向基板偏压产生电路4发送控制信号，以便在检测电路的输出16为高电平时基板偏压产生电路4向基板偏压VBP加强的方向产生作用，为低电平时基板偏压产生电路4向基板偏压VBP减弱的方向产生作用。这种情况下，以亚阈值漏电流和基板漏电流相等那样的电位将基板偏压VBP固定，这时漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够按照使漏电流最小的方式对基板偏压进行控制。
而且，在该电路构成中，由于电流反射镜只有一段，因此伴随基板偏压的变化的、从漏电流的变化开始到漏电检测电路的输出产生变化为止的延迟变少，由于电流偏压少，故消耗电流也小。还有，由于未使用运算放大器，因此能够使消耗电流大幅度降低。
另外，在本实施例中，以在基板漏电流和亚阈值漏电流相等的基板偏压中漏电流最小为前提。例如在作为亚阈值漏电流为基板漏电流的n倍时使漏电流为最小这样的元件特性的情况下，通过使MOSFET12A的栅极宽为MOSFET12B的栅极宽的n倍，从而能够按照使漏电流为最小的方式对基板偏压进行控制。
而且，一旦MOSFET12A和MOSFET12B的特性存在偏差，则基板偏压有可能没有固定在漏电流为最小的点上。但是，如图5所示，在漏电流为最小的基板偏压附近由于漏电流的基板偏压依存性非常小，因此即使基板偏压从最佳点偏离0.2V左右，也能够充分得到本发明的效果。
另外，在本实施例中，虽然在比较基板漏电流和亚阈值漏电流时的基板漏电流中不含源极—基板间电流，但是由于一般源极—基板间电流与漏极—基板间电流相比非常小，因此其影响可忽略。
【第4实施例】
本发明的半导体集成电路装置的第4实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅针对漏电检测电路2进行说明。另外，以下的说明虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行，但是即使在为P型MOSFET的情况下同样的说明也成立。
图12表示本实施例中漏电检测电路的构成。漏电检测电路由：构成电流反射镜11的MOSFET11A、11B、运算放大器18、15、反相器33以及漏电检测用MOSFET12A、12B构成。
向运算放大器18的反向输入端子输入电源电位VDD，通过由运算放大器18和MOSFET11A构成的反馈回路，使节点14的电位固定在电源电位VDD。
构成电流反射镜11的MOSFET11A以及MOSFET11B，为相同元件尺寸的P型MOSFET。还有，MOSFET11A和MOSFET11B的源极电位，固定在比电源电位VDD还高的电位VHIGH上。
在检测漏电流的MOSFET12A以及MOSFET12B中，采用与被控制电路5中采用的元件相同特性的元件，还有使MOSFET12A和MOSFET12B的元件尺寸相同。并且，使MOSFET12B的漏极面积和源极面积相等。
MOSFET11A的漏极电流，与MOSFET12A的漏极—基板间电流62A、源极—基板间电流64A、漏极—基板之间的电源61A及源极—栅极间电流65A之和相等。但是，由于漏极面积和源极面积相等，因此漏极—基板间电流62A与源极—基板间电流64A的大小相等。另一方面，MOSFET11B的漏极电流，与MOSFET12B的漏极—基板间电流62B、亚阈值漏电流60B及漏极—栅极间电流61B之和相等。
在这里，在栅极漏电流61A、漏极—栅极间电流61B、源极—栅极间电流65A与亚阈值泄漏电路以及基板漏电流相比小到足以忽略的情况下，因亚阈值漏电流和基板漏电流的大小关系，节点13的电位变化。当节点13与电源电位VDD相等时，假如基板漏电流比亚阈值漏电流小，即假如漏极—基板间电流62B比亚阈值漏电流60B还小，则节点13比电源电位VDD即节点14的电位低，漏电检测电路的输出16成为高电平。相反，假如基板漏电流大，则节点13比节点14的电位还高，漏电检测电路的输出16成为低电平。
向基板偏压产生电路4发送控制信号，以便在检测电路的输出为高电平时基板偏压产生电路4在基板偏压VBP加强的方向产生作用，在为低电平时基板偏压产生电路4在基板偏压VBP减弱的方向产生作用。这种情况下，以使亚阈值漏电流和基板漏电流相等这样的电位将基板偏压VBP固定，这时的漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够按照使漏电流为最小的方式对基板偏压进行控制。
而且，当基板偏压VBP被固定时，由于本实施例中漏电检测所采用的MOSFET的源极—漏极之间的电压，与电源电压相等，因此能够非常良好地反映构成实际的逻辑电路等的MOSFET的截止状态的漏电特性。
另外，在本实施例中，虽然以在基板漏电流和亚阈值漏电流相等的基板偏压中漏电流最小为前提，但例如在作为亚阈值漏电流为基板漏电流的n倍时漏电流为最小这样的元件特性的情况下，通过使MOSFET12A的栅极宽度为MOSFET12B的栅极宽度的0.5×(1+n)倍，从而能够按照使漏电流为最小的方式对基板偏压进行控制。另外，即使以使MOSFET12A和MOSFET12B的栅极宽度相等的状态，使构成电流反射镜的MOSFET11B的栅极宽度为MOSFET11A的0.5×(1+n)倍，也能够得到本发明的效果。
而且，一旦MOSFET12A和MOSFET12B的特性存在偏差，则有可能基板偏压没有被固定在漏电流为最小的点上。但是，如图5所示，由于在漏电流最小的基板偏压附近漏电流的基板偏压依存性非常小，因此即使基板偏压从最佳点偏离0.2V左右也能够充分得到本发明的效果。
加之，虽然在本实施例中MOSFET12A的漏极面积和源极面积相等，但是并不一定需要使MOSFET12A的漏极面积和源极面积相等，只要MOSFET12A的漏极面积与源极面积之和为MOSFET12B的漏极面积的2被即可。或者只要使MOSFET12A和MOSFET12B的漏极电位相等时的漏极—基板间电流62A与源极—基板间电流64A之和为漏极—基板间电流62B的2倍的大小即可。
进一步，在本实施例中，虽然在比较基板漏电流和亚阈值漏电流时的基板漏电流中不含源极—基板间电流，但由于一般源极—基板间电流与漏极—基板间电流相比非常小，因此其影响可忽略。
更进一步，如图13所示，即使将MOSFET12A的源极和漏极切断使源极空闲，且使构成电流反射镜11的MOSFET11B的栅极宽度为MOSFET11A的2倍，也能够得到本发明的效果。
更进一步，在反相器33的逻辑阈值与电源电压相等的情况下，如图14所示即使在省略了电位比较用的运算放大器的电路构成中也能够得到本发明的效果。这种情况下，由于未使用运算放大器，因此能够降低动作电流。
【第5实施例】
本发明的半导体集成电路装置的第5实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅针对漏电检测电路2进行说明。另外，以下的说明虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，但即使在P型MOSFET的情况下同样的说明也成立。
图15表示本实施例的漏电检测电路的构成。漏电检测电路由：构成电流反射镜的MOSFET11A、11B、运算放大器18、15、反相器33A、33B以及漏电检测用MOSFET12A、12B构成。
向运算放大器18的反向输入端子输入电源电位VDD，通过由运算放大器18和MOSFET11A构成的反馈回路，将节点14的电位固定在电源电位VDD。向运算放大器15的反向输入端子输入电源电位VDD。
构成电流反射镜11的MOSFET11A以及MOSFET11B，为相同元件尺寸的P型MOSFET。还有，MOSFET11A和MOSFET11B的源极电位，固定在比电源电位VDD还高的电位VHIGH上。
在检测漏电流的MOSFET12A以及MOSFET12B中，采用与被控制电路5中采用的元件相同特性的元件，还有使MOSFET12A和MOSFET12B的元件尺寸相同。并且，使MOSFET12B的漏极面积和源极面积相等。
MOSFET11B的漏极电流，与MOSFET12B的漏极—基板间电流62B、源极—基板间电流64B、漏极—基板间电流61B及源极—栅极间电流65B之和相等。但是，由于漏极面积和源极面积相等，因此漏极—基板间电流62B和源极—基板间电流64B的大小相等。另一方面，MOSFET11A的漏极电流，与MOSFET12A的漏极—基板间电流62A、亚阈值漏电流60A及漏极—栅极间电流61A之和相等。
在这里，在栅极漏电流61A、漏极—基板间电流61B、源极—栅极间电流65B与亚阈值漏电流以及基板漏电流相比小到足以忽略的情况下，假如基板漏电流比亚阈值漏电流小，即假如漏极—基板间电流62A比亚阈值漏电流60A还小，则节点13比电源电位VDD即节点14的电位还高，漏电检测电路的输出16为高电平。相反，假如基板漏电流大则节点13比节点14的电位还低，漏电检测电路的输出16为低电平。
向基板偏压产生电路4发送控制信号，以便在检测电路的输出16为高电平时基板偏压产生电路4向基板偏压VBP加强的方向产生作用，在为低电平时基板偏压产生电路4向基板偏压VBP减弱的方向产生作用的。这种情况下，以亚阈值漏电流和基板漏电流相等那样的电位将基板偏压VBP固定，这时的漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够按照使漏电流最小的方式对基板偏压进行控制。
而且，在本实施例中由于漏电检测所采用的MOSFET的源极—漏极之间的电压与电源电压相等，因此能够非常良好地反映构成实际的逻辑电路等的MOSFET的截止状态的漏电特性。
另外，在本实施例中，以在基板漏电流和亚阈值漏电流相等的基板偏压中漏电流最小为前提。但是，例如在作为亚阈值漏电流为基板漏电流的n倍时漏电流为最小这样的元件特性的情况下，通过使MOSFET12B的栅极宽为MOSFET12A的栅极宽度的0.5×(1+n)倍，从而能够按照使漏电流为最小的方式对基板偏压进行控制。另外，即使在使MOSFET12A和MOSFET12B的栅极宽度相等的状态下，使构成电流反射镜的MOSFET11A的栅极宽度为MOSFET11B的0.5×(1+n)倍，也能够得到本发明的效果。
而且，一旦MOSFET12A和MOSFET12B的特性存在偏差，则有可能基板偏压没有固定在漏电流为最小的点上。但是，如图5所示，在漏电流为最小的基板偏压附近由于漏电流的基板偏压依存性非常小，因此即使基板偏压从最佳点偏离0.2V左右，也能够充分得到本发明的效果。
还有，在本实施例中MOSFET12B的漏极面积和源极面积相等，但并非一定需要使MOSFET12B的漏极面积和源极面积相等，只要MOSFET12B的漏极面积与源极面积之和为MOSFET12A的漏极面积的2倍即可。或者，只要MOSFET12A和MOSFET12B的漏极电位相等时的漏极—基板间电流62B与源极—基板间电流64B之和为漏极—基板间电流62A的2倍大小即可。
而且，在本实施例中，虽然在比较基板漏电流和亚阈值漏电流时的基板漏电流中不含源极—基板间电流，但是由于一般源极—基板间电流与漏极—基板间电流相比非常小，因此其影响可忽略。
加之，如图16所示，即使切断MOSFET12B的源极和漏极，使源极空闲，且使构成电流反射镜11的MOSFET11A的栅极宽度为MOSFET11B的2倍，也能够得到本发明的效果。
进一步，在反相器33A的逻辑阈值与电源电压相等的情况下，即使在省略了图15中的运算放大器15后的图17的电路构成中，也能够得到本发明的效果。这种情况下，由于未使用运算放大器，因此能够降低动作电流。
【第6实施例】
根据本发明的半导体集成电路装置的第6实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅针对漏电检测电路2进行说明。另外，以下的说明，虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，但针对P型MOSFET的情况下同样的说明也成立。
图18表示本实施例的漏电检测电路的构成。漏电检测电路由：电流反射镜11、17、运算放大器18A、18B、漏电检测用的MOSFET12A、12B以及反相器33构成。
构成电流反射镜11的MOSFET11A和MOSFET11B，为相同元件尺寸的P型MOSFET。而且，构成电流反射镜17的MOSFET17A和MOSFET17B，为相同元件尺寸的N型MOSFET。还有，MOSFET11A，11B、17A、17B的源极电位都固定在比电源电位VDD还高的电位VHIGH上。
向运算放大器18A的反向输入端子输入电源电位VDD，通过由运算放大器18A和MOSFET11A构成的反馈回路，使节点34A的电位保持在电源电位VDD。并且，向运算放大器18B的反向输入端子输入接地电位GND，通过由运算放大器18B和MOSFET17A构成的反馈回路，将节点34B的电位保持在电源电位VDD。
在检测漏电流的MOSFET12A以及MOSFET12B中，采用与被控制电路5中采用的元件相同特性的元件，还有使MOSFET12A和MOSFET12B的元件尺寸相同。并且，使MOSFET12B的漏极面积和源极面积相等。
MOSFET11A的漏极电流，与MOSFET12A的漏极—基板间电流62A、源极—基板间电流64A、漏极—基板间电流61A及源极—栅极间电流65A之和相等。但是，由于漏极面积和源极面积相等，因此漏极—基板间电流62A和64A的大小相等。另一方面，MOSFET17A的漏极电流，与MOSFET12B的漏极—基板间电流62B、亚阈值漏电流60B及漏极—栅极间电流61B之和相等。还有，MOSFET11A以及MOSFET17A的漏极电流分别为通过电流反射镜11以及17被反射后均在节点13中流动的电流。
在这里，在栅极漏电流61A、61B、65A与亚阈值漏电流以及基板漏电流相比小到足以忽略的情况下，假如基板漏电流比亚阈值漏电流小，即假如漏极—基板间电流62B比亚阈值漏电流60B还小，则节点13成为低电平，漏电检测电路的输出16成为高电平。相反，假如基板漏电流较大则节点13成为高电平，漏电检测电路的输出16成为低电平。
若按照当检测电路的输出16为高电平时基板偏压产生电路4在基板偏压VBP加强的方向产生作用；当为低电平时基板偏压产生电路4在基板偏压VBP减弱的方向产生作用的方式向基板偏压产生电路4发送控制信号，则以亚阈值漏电流和基板漏电流相等那样的电位将基板偏压VBP固定，这时的漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够按照使漏电流最小的方式对基板偏压进行控制。
而且，在本实施例中，由于漏电检测中采用的MOSFET的源极—漏极之间的电压与电源电压相等，因此能够非常良好地反映构成实际的逻辑电路等的MOSFET的截止状态的漏电特性。
另外，在本实施例中，虽然以在基板漏电流和亚阈值漏电流相等的基板偏压中漏电流最小为前提，但是例如在作为亚阈值漏电流为基板漏电流的n倍时漏电流最小这样的元件特性的情况下，通过使MOSFET12A的栅极宽度为MOSFET12B的栅极宽度的0.5×(1+n)倍，从而能够按照使漏电流为最小的方式对基板偏压进行控制。
而且，在本实施例中，虽然MOSFET12A的漏极面积和源极面积相等，但是并非一定需要使MOSFET12B的漏极面积和源极面积相等，只要MOSFET12A的漏极面积与源极面积之和为MOSFET12B的漏极面积的2倍即可。或者，只要使MOSFET12A和MOSFET12B的漏极电位相等时的漏极—基板间电流62A与源极—基板间电流64A之和为漏极—基板间电流62B的2倍大小即可。
还有，虽然一旦MOSFET12A和MOSFET12B的特性存在偏差，则基板偏压有可能没有固定在漏电流为最小的点上，但如图5所示，在漏电流为最小的基板偏压附近由于漏电流的基板偏压依存性非常小，因此即使基板偏压从最佳点偏离0.2V左右，也能够充分得到本发明的效果。
而且，在本实施例中，虽然在比较基板漏电流和亚阈值漏电流时的基板漏电流中不含源极—基板间电流，但是由于一般源极—基板间电流与漏极—基板间电流相比非常小，因此其影响可忽略。
加之，即使如图19所示将MOSFET12A的源极和漏极切断，以使源极空闲，且使MOSFET12A的栅极宽度为MOSFET12B的2倍，也能够得到本发明的效果。
【第7实施例】
根据本发明的半导体集成电路装置的第7实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅针对漏电检测电路2进行说明。另外，以下的说明虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，但是即使在为P型MOSFET的情况下同样的说明也成立。
图20表示本实施例中的漏电检测电路的构成。漏电检测电路由：电流反射镜11、17、运算放大器18A、18B、漏电检测用的MOSFET12A、12B以及反相器33构成。
构成电流反射镜11的MOSFET11A和MOSFET11B为相同元件尺寸的P型MOSFET。而且，构成电流反射镜17的MOSFET17A和MOSFET17B为相同元件尺寸的N型MOSFET。还有，MOSFET11A、11B的源极电位固定在比电源电位VDD还高的电位VHIGH上。并且，MOSFET17A、17B的源极电位固定在比接地电位GND还低的电位VLOW上。
向运算放大器18A的反向输入端子输入电源电位VDD，通过由运算放大器18A和MOSFET11A构成的反馈回路，将节点34A的电位保持在电源电位VDD。并且，向运算放大器18B的反向输入端子输入接地电位GND，通过由运算放大器18B和MOSFET17A构成的反馈回路，将节点34B的电位保持在接地电位GND。
在检测漏电流的MOSFET12A以及MOSFET12B中，采用与被控制电路5中采用的元件相同特性的元件，还有使MOSFET12A和MOSFET12B的元件尺寸相同。
MOSFET11A的漏极电流，与MOSFET12A的漏极—基板间电流62A及漏极—栅极间电流61A之和相等。另一方面，MOSFET17A的漏极电流，为从MOSFET12B的亚阈值漏电流60B与漏极—栅极间电流61B之和中减去栅极—基板间电流63B后的电流。还有，向MOSFET11B反射MOSFET11A的漏极电流，向MOSFET17B中反射MOSFET17A的漏极电流。
在这里，假如漏极—基板间电流62B与栅极—基板间电流63B之和比亚阈值漏电流60B还小，即假如基板漏电流比亚阈值漏电流还小，则节点13的电位接近于低电平，检测电路的输出16成为高电平。相反，假如基板漏电流比亚阈值漏电流还大，则节点13的电位接近于高电平，检测电路的输出16成为低电平。
若按照当检测电路的输出16为高电平时基板偏压产生电路4在基板偏压VBP加强的方向产生作用；当为低电平时基板偏压产生电路4在基板偏压VBP减弱的方向产生作用的方式向基板偏压产生电路4发送控制信号，则以亚阈值漏电流和基板漏电流相等那样的电位将基板偏压VBP固定，这时的漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够按照使漏电流最小的方式对基板偏压进行控制。
而且，在本实施例中，由于漏电检测中采用的MOSFET的源极—漏极之间的电压与电源电压相等，因此能够非常良好地反映构成实际的逻辑电路等的MOSFET的截止状态的漏电特性。
还有，在本实施例中，由于在MOSFET12A和MOSFET12B中流动的漏极—栅极间电流相等，因此即使漏极—栅极间电流在所有漏电流中所占的比例不能忽略的情况下，也能够消除其影响，使检测误差非常小。
进而，在本实施例中，根据只含栅极—基板间电流的基板漏电流与亚阈值漏电流的大小关系，节点13的电位从高电平变化至低电平为止，即使在栅极—基板间电流为不能忽略程度的大小的情况下，也能够使检测误差非常小。
进一步，在该电路构成中，由于电流反射镜只有一段，因此伴随基板偏压的变化的、从漏电流的变化开始到漏电检测电路的输出产生变化为止的延迟变少，因电流路径少，故消耗电流也小。还有，由于未使用运算放大器，因此能够使消耗电流大幅度降低。
另外，本实施例中，虽然以在基板漏电流与亚阈值漏电流相等的基板偏压中漏电流最小为前提，但例如在作为亚阈值漏电流为基板漏电流的n倍时漏电流为最小这样的元件特性的情况下，通过使MOSFET12A的栅极宽度为MOSFET12B的栅极宽度的n倍，从而能够按照使漏电流为最小的方式对基板偏压进行控制。但是，这种情况下，漏极—栅极间电流以及栅极—基板间电流在基板漏电流中所占的的比例为不能忽略程度的大小的情况下，会使漏电流的检测误差变大。
而且，一旦MOSFET12A和MOSFET12B的特性中存在偏差，则基板偏压有可能没有固定在漏电流最小的点上，但如图5所示，由于在漏电流最小的基板偏压附近漏电流的基板偏压依存性非常小，因此即使基板偏压从最佳点开始偏离0.2V左右，也能够充分得到本发明的效果。
加之，一般源极—基板间电流与漏极—基板间电流相比非常小，因此其影响可以忽略，即使为不能忽略程度的大小的情况下，在本实施例中也由于电路构成为可对漏极—基板间电流、源极—基板间电流与栅极基板间电流之和与亚阈值漏电流进行比较，因此漏电的检测精度不会变低。
还有，在本实施例中，根据电路的动作状态使节点13的电位从VLOW向VHIGH变化。在元件的耐压成为问题的情况下，如图21所示，通过在MOSFET11B和MOSFET17B之间串联插入任意个数的P型MOSFET或者N型MOSFET，从而能够使节点13的电位变化量变小。即使这种情况下也不会损害本发明的效果
还有，如图22所示，使电流反射镜11、17分别由多段构成，将MOSFET11A以及MOSFET11B的源极电位固定在VHIGH，MOSFET11C以及MOSFET11D的源极电位固定在电源电位VDD，将MOSFET17A以及MOSFET17B的源极电位固定在VLOW，MOSFET17E以及MOSFET17F的源极电位固定在接地电位GND，从而能够使节点13的电位变化量成为电源电压以下。即使这种情况下也不会失去本发明的效果。
加之，在本实施例中，虽然使MOSFET12A以及MOSFET12B的元件尺寸相同，还有使MOSFET12A的源极空闲，但也可以在使MOSFET12B的栅极宽为MOSFET12A的2倍的基础上，如图23所示，使MOSFET12A的漏极与源极连接。即使在该电路构成中，也能得到本发明的效果。
【第8实施例】
本发明的半导体集成电路装置的第8实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅针对漏电检测电路2进行说明。另外，以下的说明虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，但即使在为P型MOSFET的情况下同样的说明也成立。
图24表示本实施例中的漏电检测电路的构成。漏电检测电路由电流反射镜11、17、漏电检测用MOSFET12以及反相器33构成。
构成电流反射镜11的MOSFET11A和MOSFET11B，为相同元件尺寸的P型MOSFET。并且，构成电流反射镜17的MOSFET17A和MOSFET17B均为N型MOSFET，MOSFET17B的栅极宽度为MOSFET17A的2倍大小。
在检测漏电流的MOSFET12中，采用与被控制电路5中采用的元件相同特性的元件。
MOSFET11A的漏极电流，与MOSFET12的亚阈值漏电流60、漏极—基板间电流62及漏极—栅极间电流61之和相等。另一方面，MOSFET17A的漏极电流，为从MOSFET12的亚阈值漏电流60与漏极—栅极间电流61之和中减去栅极—基板间电流63后的电流。还有，向MOSFET11B反射MOSFET11A的漏极电流，向MOSFET17B反射MOSFET17A的漏极电流的2倍电流。
在这里，在漏极—栅极间电流61以及栅极—基板间电流63与亚阈值漏电流以及基板电流相比小到足以忽略的情况下，假如漏极—基板间电流62比亚阈值漏电流60还小，则节点13的电位接近于低电平，检测电路的输出16成为高电平。相反，假如漏极—基板间电流62比亚阈值漏电流60还大，则节点13的电位接近于高电平，检测电路的输出16成为低电平。
若按照当检测电路的输出16为高电平时基板偏压产生电路4在基板偏压VBP加强的方向产生作用，当为低电平时基板偏压产生电路4在基板偏压VBP减弱的方向产生作用的方式向基板偏压产生电路4发送控制信号，则以使亚阈值漏电流和基板漏电流相等那样的电位将基板偏压VBP固定，这时的漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够按照使漏电流为最小的方式对基板偏压进行控制。
而且，在该电路构成中，由于未使用运算放大器，因此能够大幅度降低消耗电流。
还有，在该电路构成中，由于亚阈值漏电流和基板漏电流均由同一漏电检测用MOSFET进行检测，因此能够将因那些漏电检测用MOSFET的特性偏差而产生的检测误差消除。
另外，在本实施例中，虽然以在基板漏电流和亚阈值漏电流相等的基板偏压中漏电流最小为前提，但例如在作为基板漏电流为亚阈值漏电流的n倍时使漏电流为最小这样的元件特性的情况下，通过使MOSFET17B的栅极宽为MOSFET17A的栅极宽的(n+1)倍，从而能够按照使漏电流为最小的方式对基板偏压进行控制。
而且，在本实施例中，虽然在比较基板漏电流和亚阈值漏电流时的基板漏电流中不含源极—基板间电流，但一般地由于源极—基板间电流与漏极—基板间电流相比非常小，因此其影响可忽略。
【第9实施例】
本发明的半导体集成电路装置的第9实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅针对漏电检测电路2进行说明。另外，以下的说明虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，但即使在为P型MOSFET的情况下同样的说明也成立。
图25表示本实施例中的漏电检测电路的构成。漏电检测电路由电流反射镜11和17、运算放大器18、漏电检测用MOSFET12以及反相器33构成。
构成电流反射镜11的MOSFET11A和MOSFET11B，为相同元件尺寸的P型MOSFET。还有，将MOSFET11A、11B的源极电位固定在比电源电位VDD高的电位VHIGH上。并且，构成电流反射镜17的MOSFET17A和MOSFET17B均为N型MOSFET，MOSFET17B的栅极宽度为MOSFET17A的2倍大小。
向运算放大器18的反向输入端子输入电源电位VDD，通过由运算放大器18和MOSFET11A构成的反馈回路，使节点34A的电位保持在电源电位VDD。
在检测漏电流的MOSFET12中采用与被控制电路5中采用的元件相同特性的元件。
MOSFET11A的漏极电流，与MOSFET12的亚阈值漏电流60、漏极—基板间电流62及漏极—栅极间电流61之和相等。另一方面，MOSFET17A的漏极电流，与MOSFET12的亚阈值漏电流60、漏极—栅极间电流61及栅极—基板间电流63之和相等。还有，向MOSFET11B反射MOSFET11A的漏极电流，向MOSFET17B反射MOSFET17A的漏极电流的2倍电流。
在这里，在栅极漏电流62及63与亚阈值漏电流及基板电流相比小到足以忽略的情况下，假如基板漏电流62比亚阈值漏电流60还小，则节点34的电位接近于低电平，检测电路的输出16成为高电平。相反，假如基板漏电流62比亚阈值漏电流60还大，则节点34的电位接近于高电平，检测电路的输出16成为高电平。
若按照当检测电路的输出16为高电平时基板偏压产生电路4在基板偏压VBP加强的方向产生作用；当为低电平时基板偏压产生电路4在基板偏压VBP减弱的方向产生作用的方式向基板偏压产生电路4发送控制信号，则以亚阈值漏电流和基板漏电流相等那样的电位将基板偏压VBP固定，这时的漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够按照使漏电流最小的方式对基板偏压进行控制。
而且，在本实施例中，由于将漏电检测中采用的MOSFET12的漏极电位固定在电源电位VDD，因此，MOSFET12的源极—漏极间电压与电源电压接近，能够良好地反映构成实际的逻辑电路等的MOSFET的截止状态的漏电特性。
并且，在该电路构成中，由于未使用运算放大器，因此能够大幅度降低消耗电流。
还有，在本实施例中，由于亚阈值漏电流和基板漏电流均由同一漏电检测用MOSFET进行检测，因此，能够将因漏电检测用MOSFET的特性偏差而产生的检测误差消除。
另外，在本实施例中，虽然以在基板漏电流和亚阈值漏电流相等的基板偏压中漏电流最小为前提，但在例如作为基板漏电流为亚阈值漏电流的n倍时漏电流为最小这样的元件特性的情况下，通过使MOSFET17B的栅极宽为MOSFET17A的栅极宽的(n+1)倍，从而能够按照使漏电流为最小的方式对基板偏压进行控制。
而且，在本实施例中，虽然在比较基板漏电流和亚阈值漏电流时的基板漏电流中不含源极—基板间电流，但由于一般源极—基板间电流与漏极—基板间电流相比非常小，因此其影响能够忽略。
并且，在本实施例中，虽然构成电流反射镜17的MOSFET17A、17B的源极固定在接地电位GND，但也可固定在比接地电位还低的电位。这时，可使MOSFET12的源极—漏极间电压与电源电位接近，能够进一步提高本发明的效果。
【第10实施例】
本发明的半导体集成电路装置的第10实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅针对漏电检测电路2进行说明。另外，以下的说明虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，但即使在为P型MOSFET的情况下同样的说明也成立。
图26表示本实施例中的漏电检测电路的构成。漏电检测电路由电流反射镜11、17、运算放大器18、漏电检测用MOSFET12以及反相器33构成。
构成电流反射镜11的MOSFET11A和MOSFET11B，为相同元件尺寸的P型MOSFET。还有，将MOSFET11A、11B的源极电位固定在电源电位VDD。并且，构成电流反射镜17的MOSFET17A和MOSFET17B均为N型MOSFET，MOSFET17B的栅极宽为MOSFET17A的2倍大小。还有，将MOSFET17A、MOSFET17B的源极电位固定在比接地电位GND低的电位VLOW上。
向运算放大器18的反向输入端子输入接地电位GND，通过由运算放大器18和MOSFET17构成的反馈回路，使节点34的电位保持在接地电位GND。
在检测漏电流的MOSFET12中采用与被控制电路5中采用的元件相同特性的元件。
MOSFET11A的漏极电流，与MOSFET12的亚阈值漏电流60、漏极—基板间电流62及漏极—栅极间电流61之和相等。另一方面，MOSFET17A的漏极电流，与MOSFET12的亚阈值漏电流60、漏极—栅极间电流61及栅极—基板间电流63之和相等。还有，向MOSFET11B反射MOSFET11A的漏极电流，向MOSFET17B反射MOSFET17A的漏极电流的2倍电流。
在这里，在栅极漏电流62以及63与亚阈值漏电流以及基板电流相比小到足以忽略的情况下，假如基板漏电流62比亚阈值漏电流60还小，则节点34的电位接近于低电位，检测电路的输出16成为高电平。相反，假如基板漏电流62比亚阈值漏电流60还大，则节点34的电位接近于高电位，检测电路的输出16成为低电平。
若按照当检测电路的输出16为高电平时基板偏压产生电路4在基板偏压VBP加强的方向产生作用；当为低电平时基板偏压产生电路4在基板偏压VBP减弱的方向产生作用的方式向基板偏压产生电路4发送控制信号，则以亚阈值漏电流和基板漏电流相等那样的电位将基板偏压VBP固定，这时的漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够按照使漏电流最小的方式对基板偏压进行控制。
而且，在本实施例中，由于将漏电检测中采用的MOSFET12的漏极电位固定在电源电位VDD，因此MOSFET12的源极—漏极间电压与电源电压接近，能够良好地反映构成实际的逻辑电路等的MOSFET的截止状态的漏电特性。
并且，在该电路构成中，由于未使用运算放大器，因此能够大幅度降低消耗电流。
还有，在本实施例中由于亚阈值漏电流和基板漏电流均由同一漏电检测用MOSFET进行检测，因此能够将因漏电检测用MOSFET的特性偏差而产生的检测误差消除。
另外，在本实施例中，虽然以在基板漏电流和亚阈值漏电流相等的基板偏压中漏电流最小为前提，但在例如作为基板漏电流为亚阈值漏电流的n倍时漏电流为最小这样的元件特性的情况下，通过使MOSFET17B的栅极宽为MOSFET17A的栅极宽的(n+1)倍，从而能够按照使漏电流为最小的方式对基板偏压进行控制。
而且，在本实施例中，尽管在比较基板漏电流和亚阈值漏电流时的基板漏电流中不含源极—基板间电流，但由于一般源极—基板间电流与漏极—基板间电流相比非常小，因此其影响能够忽略。
【第11实施例】
本发明的半导体集成电路装置的第11实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅对漏电检测电路2进行说明。另外，以下的说明虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，然而即使在为P型MOSFET的情况下同样的说明也成立。
图27表示本实施例的漏电检测电路的构成。漏电检测电路由电流反射镜11、17、运算放大器18A、18B、漏电检测用MOSFET12以及反相器33构成。
构成电流反射镜11的MOSFET11A和MOSFET11B，为相同元件尺寸的P型MOSFET。还有，将MOSFET11A、11B的源极电位固定在比电源电位VDD高的电位VHIGH上。并且，构成电流反射镜17的MOSFET17A和MOSFET17B均为N型MOSFET。MOSFET17B的栅极宽为MOSFET17A的2倍大小。还有，将MOSFET17A、17B的源极电位固定在比接地电位GND低的电位VLOW上。
向运算放大器18A的反向输入端子输入电源电位VDD，通过由运算放大器18A和MOSFET11A构成的反馈回路，使节点34A的电位保持在电源电位VDD。向运算放大器18B的反向输入端子输入接地电位GND，通过由运算放大器18B和MOSFET17A构成的反馈回路，使节点34B的电位保持在接地电位GND。
在检测漏电流的MOSFET12中采用与被控制电路5中采用的元件相同特性的元件。
MOSFET11A的漏极电流，与MOSFET12的亚阈值漏电流60、漏极—基板间电流62及漏极—栅极间电流61之和相等。另一方面，MOSFET17A的漏极电流，与MOSFET12的亚阈值漏电流60、漏极—栅极间电流61及栅极—基板间电流63之和相等。还有，向MOSFET11B反射MOSFET11A的漏极电流，向MOSFET17B反射MOSFET17A的漏极电流的2倍电流。
在这里，在栅极漏电流62以及63与亚阈值漏电流以及基板电流相比小到足以忽略的情况下，假如基板漏电流62比亚阈值漏电流60还小，则节点13的电位接近于低电位，检测电路的输出16成为高电平。相反，假如基板漏电流62比亚阈值漏电流60还大，则节点13的电位接近于高电平，检测电路的输出16成为低电平。
若按照当检测电路的输出16为高电平时基板偏压产生电路4在基板偏压VBP加强的方向产生作用；当为低电平时基板偏压产生电路4在基板偏压VBP减弱的方向产生作用的方式向基板偏压产生电路4发送控制信号，则以亚阈值漏电流和基板漏电流相等那样的电位将基板偏压VBP固定，这时的漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够按照使漏电流最小的方式对基板偏压进行控制。
而且，在本实施例中，由于将漏电检测中采用的MOSFET12的漏极电位固定在电源电位VDD，源极电位固定在接地电位GND，因此MOSFET12的源极—漏极间电压与电源电压接近，能够良好地反映构成实际的逻辑电路等的MOSFET的截止状态的漏电特性。
并且，在该电路构成中，由于未使用运算放大器，因此能够大幅度降低消耗电流。
还有，在本实施例中，由于亚阈值漏电流和基板漏电流均由同一漏电检测用MOSFET进行检测，因此能够将因漏电检测用MOSFET的特性偏差而产生的检测误差消除。
另外，在本实施例中，虽然以在基板漏电流和亚阈值漏电流相等的基板偏压中漏电流最小为前提，但在例如作为基板漏电流为亚阈值漏电流的n倍时漏电流为最小这样的元件特性的情况下，通过使MOSFET17B的栅极宽为MOSFET17A的栅极宽的(n+1)倍，从而能够按照使漏电流为最小的方式对基板偏压进行控制。
并且，在本实施例中，虽然在比较基板漏电流和亚阈值漏电流时的基板漏电流中不含源极—基板间电流，但一般源极—基板间电流与漏极—基板间电流相比非常小，因此其影响能够忽略。
还有，在本实施例中，因电路的动作状态使节点13的电位从VLOW向VHIGH变化。在元件的耐压成为问题的情况下，如图28所示通过在MOSFET11B和MOSFET17B之间串联插入任意个数的P型MOSFET或者N型MOSFET，从而能够使节点13的电位变化量变小。这种情况下也不会损害本发明的效果。
进而，如图29所示，对电流反射镜11以及电流反射镜17的构成进行变更，通过将MOSFET11A以及MOSFET11B的源极电位固定在VHIGH，将MOSFET11C以及MOSFET11D的源极电位固定在电源电位，将MOSFET17A以及MOSFET17B的源极电位固定在VLOW，将MOSFET17E以及MOSFET17F的源极电位固定在接地电位，从而能够使节点13的电位变化量成为电源电压以下。即使这种情况下也不会失去本发明的效果。
【第12实施例】
根据本发明的半导体集成电路装置的第12实施例的整体电路构成与图3所示的第1实施例相同。仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅对漏电检测电路2进行说明。另外，以下的说明虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，但即使在为P型MOSFET的情况下同样的说明也成立。
图30表示本实施例中漏电检测电路的构成。漏电检测电路由：栅极偏压生成部21、P型MOSFET24、运算放大器15、电容器31、漏电检测用MOSFET12、反相器33、P型MOSFET20A、N型MOSFET20B、20C以及传输门20D构成。
在检测漏电流的MOSFET12中采用与被控制电路5中采用的元件相同特性的元件。并且，MOSFET12的漏极面积和源极面积相等。
栅极偏压生成部21生成节点13的电位比电源电位还低MOSFET24的阈值电压值左右这样的电位，然后输入到MOSFET24的栅极。
分别向MOSFET20A、20B、20C、20D输入不同的时钟信号25A、25B、25C、25D。各个时钟的时序图如图31所示。
接着，依据图31的时序图，对漏电检测电路的动作进行说明。
首先，时钟信号25A以及25B变为低电平，连接MOSFET12的源极和漏极。这时，MOSFET24的漏极电流，与MOSFET12的漏极—基板间电流62、源极—基板间电流64、漏极—栅极间电流61及源极—栅极间电流65之和相等。但是，由于MOSFET12的漏极面积和源极面积相等，因此漏极—基板间电流62和源极—基板间电流64的大小相等。
接着，时钟信号25C变为高电平，节点13、22以及23成为等电位。
接下来，时钟信号25C变为低电平，将节点22与其它节点断开，并保持电位。
然后，时钟信号25A以及25B变为高电平，使MOSFET12的源极接地。这时，MOSFET24的漏极电流，与MOSFET12的漏极—基板间电流62、漏极—栅极间电流61及亚阈值漏电流60之和相等。
在这里，在源极—栅极间电流65与亚阈值漏电流60以及基板漏电流62相比小到足以忽略的情况下，假如MOSFET12的源极接地时的MOSFET24的漏极电流比MOSFET12的源极与漏极连接时的MOSFET24的漏极电流大，即假如亚阈值漏电流60比基板漏电流62大，则节点13的电位比节点22的电位还低，节点23的电位成为低电平。相反，假如亚阈值漏电流60比基板漏电流62小，则节点13的电位比节点22的电位还高，节点23的电位成为高电平。
接着，时钟信号25D变为高电平，如果节点23的电位成为低电平，则使输出16变化为高电平，如果节点23的电位成为高电平，则使输出16变化为低电平之后，25D返回低电平。
至此为止的动作为1个周期，以后反复进行相同的动作。
若按照当检测电路的输出16为高电平时基板偏压产生电路4在基板偏压VBP加强的方向产生作用，当为低电平时基板偏压产生电路4在基板偏压VBP减弱的方向产生作用的方式向基板偏压产生电路4发送控制信号，则以亚阈值漏电流和基板漏电流相等这样的电位将基板偏压VBP固定，这时漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够将基板偏压控制为使漏电流变为最小的值。还有，在该电路构成中，由于亚阈值漏电流和基板漏电流均由同一漏电检测用MOSFET进行检测，因此能够将因漏电检测用MOSFET的特性偏差而产生的检测误差消除。
另外，在本实施例中，虽然为了保持节点22的电位而采用电容器31，但根据时钟周期非常短，或者向其它的节点的漏电非常小等原因，在节点22的电位变动非常小的情况下也可以不采用电容器。
而且，在本实施例中，虽然在20A中采用P型MOSFET，在20B、20C中采用N型MOSFET，在20D中采用传输门，但只要是本实施例所示的根据时钟输入而可完全导通、截止的元件，则可替换采用P型MOSFET、N型MOSFET、传输门等。相反，只要是本实施例所示的在定时内可使开关导通截止，即可对元件以及时钟输入进行变更。
【第13实施例】
根据本发明的半导体集成电路装置的第13实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅对漏电检测电路2进行说明。另外，以下的说明虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，但即使在为P型MOSFET的情况下同样的说明也成立。
图32表示本实施例的漏电检测电路的构成。漏电检测电路由：构成电流反射镜11的MOSFET11A以及11B、N型MOSFET26、电容器31、P型MOSFET20A、N型MOSFET20B、20C、传输门20D、反相器33A和33B以及漏电检测用MOSFET12构成。
构成电流反射镜11的MOSFET11A和MOSFET11B为相同元件尺寸的P型MOSFET。
在检测漏电流的MOSFET12中采用与被控制电路5中采用的元件相同特性的元件。并且，使MOSFET12的漏极面积和源极面积相等。
分别向MOSFET20A、20B、20C、20D输入不同的时钟信号25A、25B、25C、25D。各个时钟的时序图如图33所示。
接着，依据图33的时序图，对漏电检测电路的动作进行说明。
首先，时钟信号25A以及25B变为低电平，使MOSFET12的源极与漏极连接。这时，MOSFET11A的漏极电流，与MOSFET12的漏极—基板间电流62、源极—基板间电流64、漏极—栅极间电流61及源极—栅极间电流65之和相等。但是，由于MOSFET12的漏极面积和源极面积相等，因此源极—基板间电流64和漏极—基板间电流62的大小相等。还有，通过电流反射镜11反射MOSFET11A的漏极电流，使MOSFET26的漏极电流与MOSFET11A的漏极电流相等。
接着，时钟信号25C变为低电平，通过将MOSFET26的漏极和栅极切断，从而对MOSFET26的栅极电位进行保持。
接着，时钟信号25A以及25B变为高电平，使MOSFET12的源极电位接地。这时，MOSFET11A的漏极电流，与MOSFET12的漏极—基板间电流62、漏极—栅极间电流61及亚阈值漏电流60之和相等。并且，通过电流反射镜11向MOSFET11B反射MOSFET11A的漏极电流。
在这里，在源极—栅极间电流65与亚阈值漏电流60以及基板漏电流62相比小到足以忽略的情况下，假如当MOSFET12的源极接地时的MOSFET11A的漏极电流，比当MOSFET12的源极和漏极连接时的MOSFET11A的漏极电流大，即假如亚阈值漏电流60比基板漏电流62大，则节点14的电位接近于高电平。
相反，假如亚阈值漏电流60比基板漏电流62小，则节点14的电位接近于低电平。
接着，时钟信号25D变为高电平，如果节点23为高电平则使输出16变化为高电平；如果节点23为低电平则使输出16变化为低电平之后，时钟信号25D返回低电平。
至此为止的动作为1个周期，以后反复进行相同的动作。
若按照当检测电路的输出16为高电平时基板偏压产生电路4在基板偏压VBP加强的方向产生作用，当为低电平时基板偏压产生电路4在基板偏压VBP减弱的方向产生作用的方式向基板偏压产生电路4发送控制信号，则以亚阈值漏电流和基板漏电流相等这样的电位将基板偏压VBP固定，这时漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够对基板偏压进行控制使漏电流为最小值。还有，在该电路构成中，由于比较用的漏电流成分均由同一漏电检测用MOSFET进行检测，因此能够将因漏电检测用MOSFET的特性偏差而产生的检测误差消除。
另外，本实施例中虽然为了保持MOSFET26的栅极电位而采用电容器31，但因时钟周期非常短，或者向其它的节点的泄漏非常小等原因，在节点22的电位变动非常小的情况下也可以不采用电容器。
而且，在本实施例中，虽然在20A中采用P型MOSFET，在20B、20C中采用N型MOSFET，在20D中采用传输门，但只要是本实施例所示的根据时钟输入而可完全导通、截止的元件，则可替换采用例如P型MOSFET、N型MOSFET、传输门等。相反，只要是本实施例所示的在定时内可使开关导通截止，则也可对元件以及时钟输入进行变更。
【第14实施例】
根据本发明的半导体集成电路装置的第14实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅对漏电检测电路2进行说明。另外，以下的说明虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，但即使在为P型MOSFET的情况下同样的说明也成立。
图34表示本实施例的漏电检测电路的构成。漏电检测电路由：P型MOSFET24、运算放大器18、15、电容器31、32、反相器33、漏电检测用MOSFET12、P型MOSFET20A、N型MOSFET20B、20C、20E、传输门20D构成。
在检测漏电流的MOSFET12中采用与被控制电路5中采用的元件相同特性的元件。并且，使MOSFET12的漏极面积和源极面积相等。
MOSFET24的源极电位固定在比电源电位VDD还高的电位VHIGH上。
向运算放大器18的反向输入端子输入电源电位VDD。
分别向MOSFET20A、20B、20C、20D、20E输入不同的时钟信号25A、25B、25C、25D、25E。各个时钟的时序图如图35所示。
接着，依据图35的时序图，对漏电检测电路的动作进行说明。
首先，时钟信号25A、25B变为低电平，时钟信号25E变为高电平，使MOSFET12的源极与漏极连接。并且，通过由运算放大器18、MOSFET20E、MOSFET24构成的反馈回路，将节点13固定在电源电位VDD。这时，MOSFET24的漏极电流，与MOSFET12的漏极—基板间电流62、源极—基板间电流64、漏极—栅极间电流61及源极—栅极间电流65之和相等。但是，由于MOSFET12的漏极面积和源极面积相等，因此漏极—基板间电流62和源极—基板间电流64的大小相等。
接着，时钟信号25C变为高电平，使节点13、22以及23成为等电位。
接下来，时钟信号25C变为低电平，使节点22与其它节点断开，并保持电位。
接着，时钟信号25E变为低电平，使MOSFET24的节点与其它节点断开，并保持电位。
接着，时钟信号25A以及25B变为高电平，使MOSFET12的源极电位接地。这时，MOSFET24的漏极电流与MOSFET12的漏极—基板间电流62、漏极—栅极间电流61及亚阈值漏电流60之和相等。
在这里，在源极—栅极间电流65与亚阈值漏电流60以及基板漏电流62相比小到足以忽略的情况下，假如MOSFET12的源极接地时的MOSFET24的漏极电流，比MOSFET12的源极和漏极连接时的MOSFET24的漏极电流大，即假如亚阈值漏电流60比基板漏电流62大，则节点13的电位比节点22的电位低，节点23的电位成为低电平。相反，假如亚阈值漏电流60比基板漏电流62小，则节点13的电位比节点22的电位高，节点23的电位成为高电平。
接着，时钟信号25D变为高电平，如果节点23的电位为低电平则使输出部31的输出16变化为高电平；如果节点23的电位为高电平则使输出16变化为低电平之后，时钟信号25D返回低电平。
至此为止的动作为1个周期，以后反复进行相同的动作。
若按照当检测电路的输出16为高电平时基板偏压产生电路4在基板偏压VBP加强的方向产生作用；当为低电平时基板偏压产生电路4在基板偏压VBP减弱的方向产生作用的方式向基板偏压产生电路4发送控制信号，则以亚阈值漏电流和基板漏电流相等那样的电位将基板偏压VBP固定，这时的漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而可对基板偏压进行控制，以使漏电流为最小。还有，在该电路构成中，由于亚阈值漏电流和基板漏电流均由同一漏电检测用MOSFET进行检测，因此能够将因漏电检测用MOSFET的特性偏差而产生的检测误差消除。
另外，在本实施例中，虽然为了保持节点22的电位而采用电容器31，但因时钟周期非常短，或者向其它节点的泄漏非常小等原因，在节点22的电位变动非常小的情况下也可不采用电容器31。
而且，在本实施例中虽然为了保持MOSFET24的栅极电位而采用电容器32，但因时钟周期非常短，或者向其它节点的泄漏非常小等原因，在节点24的电位变动非常小的情况下，也可以不采用电容器32。
并且，在本实施例中，由于漏电检测中采用的MOSFET的源极—漏极间电压与电源电压相等，因此能够非常良好地反映构成实际的逻辑电路等的MOSFET的截止状态的漏电特性。
另外，也可向MOSFET20A、20B、20C、20D、20E输入如图36所示的时钟信号。这种情况下，假如按照当检测电路的输出为低电平时基板偏压产生电路在基板偏压加强的方向产生作用，当为高电平时停止基板偏压产生电路的动作，则能得到本发明的效果。
加之，在本实施例中，虽然在20A中采用P型MOSFET，在20B、20C、20E中采用N型MOSFET，在20D中采用传输门，但只要是本实施例所示的根据时钟输入可完全导通、截止的元件，则可替换采用例如P型MOSFET、N型MOSFET、传输门等。相反，只要在本实施例所示的定时内可使开关导通截止，则也可对元件以及时钟输入进行变更。
【第15实施例】
本发明的半导体集成电路装置的第15实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅对漏电检测电路2进行说明。另外，以下的说明，虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，但即使在为P型MOSFET的情况下同样的说明也成立。
图37表示本实施例的漏电检测电路的构成。漏电检测电路由：构成电流反射镜11的MOSFET11A、11B、运算放大器18、N型MOSFET26、电容器31、反相器33A、33B、漏电检测用MOSFET12、P型MOSFET20A、N型MOSFET20B、20C、传输门20D构成。
在检测漏电流的MOSFET12中采用与被控制电路5中采用的元件相同特性的元件。而且，使MOSFET12的漏极面积与源极面积相等。
构成电流反射镜11的MOSFET11A和MOSFET11B为相同元件尺寸的P型MOSFET。还有，MOSFET11A以及MOSFET11B的源极电位，固定在比电源电位还高的电位VHIGH上。
向运算放大器18的反向输入端子输入电源电位VDD，通过运算放大器18和MOSFET11A构成的反馈回路，将节点13的电位总是固定在电源电位VDD上。
向MOSFET20A、20B、20C、20D分别输入不同的时钟信号25A、25B、25C、25D。各个时钟的时序图如图38所示。
接着，依据图38的时序图，对漏电检测电路的动作进行说明。
首先，时钟信号25A、25B变为低电平，使MOSFET12的源极和漏极连接。这时，MOSFET11A的漏极电流，与MOSFET12的漏极—基板间电流62、源极—基板间电流64、漏极—栅极间电流61及源极—栅极间电流65之和相等。进而，通过电流反射镜11，使MOSFET26的漏极电流与MOSFET11A的漏极电流相等。
接着，时钟信号25C变为高电平，节点22以及23成为等电位。
接着，时钟信号25C变为低电平，使节点22与其它节点断开，并保持电位。
接着，时钟信号25A以及25B变为高电平，使MOSFET12的源极接地。这时，MOSFET11A的漏极电流，与MOSFET12的漏极—基板间电流62、栅极漏电流及亚阈值漏电流之和相等。并且，这时在MOSFET11B中有与MOSFET12的漏极电流相等的电流流动。
在这里，在源极—栅极间电流65与亚阈值漏电流60以及基板漏电流62相比小到足以忽略的情况下，假如MOSFET12的源极接地时的漏极电流，比源极与漏极连接时的漏极电流大，即假如亚阈值漏电流60比基板漏电流62大，则节点23的电位接近于高电平。相反，在亚阈值漏电流60比基板漏电流62小的情况下，节点23的电位接近于低电平。
接着，如果时钟信号25D变为高电平，节点23的电位为低电平，则使输出16变化为低电平，如果节点23的电位为高电平，则使输出16变化为高电平之后，时钟信号25D返回低电平。
至此为止的动作为1个周期，以后反复进行相同的动作。
若按照当检测电路的输出16为高电平时基板偏压产生电路4在基板偏压VBP加强的方向产生作用，当为低电平时基板偏压产生电路4在基板偏压VBP减弱的方向产生作用的方式向基板偏压产生电路4发送控制信号，则以亚阈值漏电流和基板漏电流相等这样的电位将基板偏压VBP固定，这时漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够对基板偏压进行控制，以使漏电流为最小值。还有，在该电路构成中，由于亚阈值漏电流和基板漏电流均由同一漏电检测用MOSFET进行检测，因此能够将因漏电检测用MOSFET的特性偏差而产生的检测误差消除。
另外，在本实施例中，虽然为了保持节点22的电位而采用电容器31，但因时钟周期非常短，或者向其它节点的泄漏非常小等原因，在节点22的电位变动非常小的情况下，也可不采用电容器31。
而且，由于在本实施例中漏电检测所采用的MOSFET的源极—漏极间电压与电源电压相等，因此能够非常良好地反映构成实际的逻辑电路等的MOSFET的截止状态的漏电特性。
并且，在本实施例中，虽然在20A中采用P型MOSFET，在20B、20C中采用N型MOSFET，在20D中采用传输门，但只要是本实施例所示的根据时钟输入可完全导通、截止的元件，则可替换采用例如P型MOSFET、N型MOSFET、传输门等。相反，只要在本实施例所示的定时内可使开关导通截止，则也可对元件以及时钟输入进行变更。
【第16实施例】
根据本发明的半导体集成电路装置的第16实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅对漏电检测电路2进行说明。另外，以下的说明，虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，但即使在为P型MOSFET的情况下同样的说明也成立。
图39表示本实施例的漏电检测电路的构成。漏电检测电路由：构成电流反射镜11的MOSFET11A、11B、漏电检测用MOSFET12A和MOSFET12B、运算放大器15、反相器33、P型MOSFET45A和45B以及MOSFET开关40A、41A、42A、43A、44A、40B、41B、42B、43B、44B构成。
本实施例的漏电检测电路，具有检测模式和通电模式2种动作状态。
首先，在检测模式中MOSFET开关40A、41A、43A、40B、41B、43B导通，MOSFET开关42A、44A、42B、44B截止。这时，本实施例中的漏电检测电路成为与图6所示的第1实施例中的漏电检测电路等效的电路构成，电路的动作也以第1实施例为准。
接着，在通电模式中MOSFET开关40A、41A、43A、40B、41B、43B变为截止，MOSFET开关42A、44A、42B、44B变为导通。这时，MOSFET12A与MOSFET45A成一对，作为将50A作为输入、将51A作为输出的反相器的一部分发挥功能。而且，MOSFET12B与MOSFET45B成一对，作为将50B作为输入、将51B作为输出的反相器的一部分发挥功能。
如上所示，由于通过采用本实施例的半导体集成电路装置，从而在通电模式中使导通电流在漏电检测用MOSFET中流动，故可使因元件的劣化而产生的特性的变化再现，在检测模式中能够使控制基板偏压时的漏电流的检测误差变小。
另外，虽然使漏电检测用MOSFET在通电模式中作为反相器的一部分发挥作用，然而也可使之作为其它任意电路的构成元件发挥作用。或者，还可使之不具有特定的功能，仅仅使导通电流流动而已。
而且，在本实施例中，作为用于切换电路内的连接的开关虽然采用的是N型MOSFET，但假如是依据动作模式可完全导通、截止的元件，则也可替换采用例如P型MOSFET或传输门等。
并且，检测模式中的电路构成，只要是可对亚阈值漏电流和基板漏电流进行检测并进行比较的电路构成，则也可不是与第1实施例为相同的电路构成。
【第17实施例】
根据本发明的半导体集成电路装置的第17实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅对漏电检测电路2进行说明。另外，以下的说明虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，但即使在为P型MOSFET的情况下同样的说明也成立。
图40表示本实施例的漏电检测电路的构成。漏电检测电路由电流反射镜11、17、运算放大器18A、18B、漏电检测用MOSFET12A、12B以及反相器33构成。
构成电流反射镜11的MOSFET11A和MOSFET11B为相同元件尺寸的P型MOSFET。还有，MOSFET11A、11B的源极电位固定在比电源电位VDD高的电位VHIGH上。并且，构成电流反射镜17的MOSFET17A和MOSFET17B为相同元件尺寸的N型MOSFET。进而，将MOSFET17A、17B的源极电位固定在比接地电位GND低的电位VLOW上。
向运算放大器18A的反向输入端子输入电源电位VDD，通过由运算放大器18A和MOSFET11A构成的反馈回路，使节点34A的电位保持在电源电位VDD。并且，向运算放大器18B的反向输入端子输入接地电位GND，通过由运算放大器18B和MOSFET17A构成的反馈回路，将节点34B的电位保持在接地电位GND。
在检测漏电流的MOSFET12A以及MOSFET12B中，采用与被控制电路5中采用的元件相同特性的元件，还有，使MOSFET12A和MOSFET12B的元件尺寸相同。
在节点34A中流动的电流，与MOSFET12A的亚阈值漏电流、基板漏电流及栅极漏电流之和相等。另一方面，在节点34B中流动的电流，与MOSFET12A的亚阈值漏电流、栅极漏电流及MOSFET12B的亚阈值漏电流之和相等。而且，通过电流反射镜11将在节点34A中流动的电流向MOSFET11B反射，通过电流反射镜17将在节点34B中流动的电流的2倍电流向MOSFET17B反射。
在这里，若基板漏电流比亚阈值漏电流还小，则节点13的电位接近于低电平，检测电路的输出16成为高电平。相反，假如基板漏电流比MOSFET12A的亚阈值漏电流还大，则节点13的电位接近于高电平，检测电路的输出16成为低电平。
若按照当检测电路的输出16为高电平时基板偏压产生电路4在基板偏压VBP加强的方向产生作用，当为低电平时基板偏压产生电路4在基板偏压VBP减弱的方向产生作用的方式向基板偏压产生电路4发送控制信号，则以亚阈值漏电流和基板漏电流相等这样的电位将基板偏压VBP固定，这时漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够对基板偏压进行控制，以使漏电流为最小值。
而且，在本实施例中，由于漏电检测所采用的MOSFET12A以及MOSFET12B的漏极电位固定在电源电位VDD，源极电位固定在接地电位GND，因此MOSFET12的源极—漏极之间的电压与电源电压相等，能够非常良好地反映构成实际的逻辑电路等的MOSFET的截止状态的漏电特性。
并且，在该电路构成中，由于未使用运算放大器，因此能够大幅度降低消耗电流。
还有，在本实施例中，由于在节点34A中流动的MOSFET12A的栅极漏电流，为从漏极—栅极间电流中减去栅极—基板间电流后的电流，因此最终节点13的电位，根据漏极—基板间电流与栅极—基板之间电流之和以及亚阈值漏电流的大小关系，从高电平变化至低电平，即使在栅极—基板间电流为不能忽略程度的大小的情况下，也能够使检测误差非常小。
另外，在本实施例中，虽然以在基板漏电流和亚阈值漏电流相等的基板偏压中漏电流最小为前提，但在作为例如基板漏电流为亚阈值漏电流的n倍时漏电流最小这样的元件特性的情况下，通过使MOSFET17B的栅极宽为MOSFET17A的栅极宽的0.5×(1+n)倍，从而能够按照使漏电流为最小的方式对基板偏压进行控制。但是，栅极—基板间电流在基板漏电流中所占的比例较大的情况下，会产生漏电流的检测误差。
而且，在本实施例中，虽然在比较基板漏电流和亚阈值漏电流时的基板漏电流中不含源极—基板间电流，但是由于一般源极—基板间电流与漏极—基板间电流相比非常小，因此其影响能够忽略。
并且，在本实施例中，根据电路的动作状态使节点13的电位从VLOW变化至VHIGH。在元件的耐压成为问题的情况下，如图41所示，通过在MOSFET11B和MOSFET17B之间串联插入任意个数的P型MOSFET或者N型MOSFET，从而能够使节点13的电位变化量减小。即使这种情况下也不会损害本发明的效果。
还有，如图42所示，对电流反射镜11以及17的构成进行变更，通过将MOSFET11A以及11B的源极电位固定在VHIGH，将MOSFET11C以及MOCFET11D的源极电位固定在电源电位，将MOSFET17A以及MOSFET17B的源极电位固定在VLOW，将MOSFET17E以及MOSFET17F的源极电位固定在接地电位，从而能够使节点13的电位变化量在电源电压以下。即使这种情况下，也不会失去本发明的效果。
【第18实施例】
根据本发明的半导体集成电路装置的第18实施例的整体电路构成与图3所示的第1实施例相同，仅漏电检测电路2的电路构成与第1实施例不同。因此，以下仅对漏电检测电路2进行说明。另外，以下的说明虽然全部是针对漏电检测用的元件为N型MOSFET的情况而进行的，但即使在为P型MOSFET的情况下同样的说明也成立。
图43表示本实施例中的漏电检测电路的构成。漏电检测电路由：构成电流反射镜11的MOSFET11A以及11B、构成电流反射镜17的MOSFET17C以及MOSFET17D、N型MOSFET26、运算放大器18、电容器31、P型MOSFET20A、N型MOSFET20B、20C、20E、传输门20D、反相器33A和33B以及漏电检测用MOSFET12A和MOSFET12B构成。
构成电流反射镜11的MOSFET11A和11B为相同元件尺寸的P型MOSFET。而且，构成电流反射镜17的MOSFET17C和MOSFET17D为相同元件尺寸的P型MOSFET。
在检测漏电流的MOSFET12A以及MOSFET12B中，采用与被控制电路5中采用的元件相同特性的元件，还有使MOSFET112A和MOSFET12B的元件尺寸相同。
向运算放大器18的反向输入端子输入电源电位VDD，通过由运算放大器18和MOSFET17C构成的反馈回路，将节点14的电位保持在接地电位GND。
分别向MOSFET20A、20B、20C、20D、20E输入不同的时钟信号25A、25B、25C、25D、25E。各个时钟的时序图如图44所示。
接着，依据图44的时序图，对漏电检测电路的动作进行说明。
首先，时钟信号25A以及25B变为低电平，使MOSFET12的源极和漏极连接。进而，时钟信号25E变为高电平，使节点21与23连接。将该状态称作基板漏电流检测状态。这时，MOSFET12A的漏极电流与漏极—基板间电流及漏极—栅极间电流之和相等。但是，这时的漏极—基板间电流为将源极接地时的2倍的大小。并且，MOSFET12B的漏极电流为栅极—基板间电流。还有，通过电流反射镜11向MOSFET11B反射MOSFET12的漏极电流，通过电流反射镜17向MOSFET17D反射MOSFET12B的漏极电流。因此，MOSFET26的漏极电流为MOSFET12A的漏极—基板间电流与漏极—栅极间电流以及MOSFET12B的栅极—基板间电流之和。
接着，时钟信号25C变为低电平，通过将MOSFET26的漏极和栅极切断，从而保持26的栅极电位。
接着，时钟信号25A以及25B变为高电平，将MOSFET12的源极电位接地。进而，时钟信号25E变为低电平，将节点21和23切断。将该状态称作亚阈值漏电流检测状态。这时，MOSFET12A的漏极电流与漏极—基板间电流、漏极—栅极间电流及亚阈值漏电流之和相等。该电流通过电流反射镜11被反射到11B。因此，MOSFET26的漏极电流为MOSFET12A的栅极—基板间电流、漏极—栅极间电流及亚阈值漏电流之和。
在这里，在亚阈值漏电流检测状态的MOSFET26的漏极电流比在基板漏电流检测状态的MOSFET26的漏极电流还大，即亚阈值漏电流比基板漏电流大的情况下，节点14接近于高电平。另外，基板漏电流与漏极—基板间电流及栅极—基板间电流之和相等。相反，在亚阈值漏电流检测状态的MOSFET26的漏极电流比基板漏电流检测状态的MOSFET26的漏极电流还小，即亚阈值漏电流比基板漏电流小的情况下，节点14的电位接近于低电位。
接着，时钟信号25D变为高电平，如果节点14为高电平则使输出16变化为高电平，如果节点14为低电平则使输出16变化为低电平之后，25D返回低电平。
至此为止的动作为1个周期，以后反复进行相同的动作。
若按照当检测电路的输出16为高电平时基板偏压产生电路4在基板偏压VBP加强的方向产生作用，当为低电平时基板偏压产生电路4在基板偏压VBP减弱的方向产生作用的方式向基板偏压产生电路4发送控制信号，则以亚阈值漏电流和基板漏电流相等这样的电位将基板偏压VBP固定，这时漏电流为最小。
如上所述，通过采用本实施例的半导体集成电路装置，从而能够对基板偏压进行控制，以使漏电流为最小值。
而且，在本实施例中，由于对包含栅极—基板间电流的基板漏电流和亚阈值漏电流进行比较，因此即使在栅极—基板间电流为不能忽略程度的大小的情况下，也能够使检测误差非常小。
另外，在本实施例中，虽然为了保持MOSFET26的栅极电位而采用电容器31，但因时钟周期非常短，或者向其它节点的泄漏非常小等原因，在节点22的电位变动非常小的情况下也可以不采用电容器31。
加之，在本实施例中，虽然在20A中采用P型MOSFET，在20B、20C、20E中采用N型MOSFET，在20D中采用传输门，但只要是本实施例所示的根据时钟输入可完全导通、截止的元件，则也可替换采用例如P型MOSFET、N型MOSFET、传输门等。相反，只要在本实施例所示的定时内可使开关导通截止，则也可对元件以及时钟输入进行变更。
【第19实施例】
图45中示出根据本发明的半导体集成电路装置的第19实施例的整体电路构成。半导体集成电路装置1a由：具有漏电检测用的N型MOSFET以及P型MOSFET内的至少一方的n个(n≥2)漏电检测电路2、根据各个漏电检测电路2的输出生成控制信号的控制电路3a和根据控制信号而使半导体电路的基板偏压变化的基板偏压产生电路4。而且，被控制电路5为根据本发明的效果降低漏电流的对象。
本实施例中的控制电路全体的动作与第1实施例相同，仅漏电检测电路和控制电路的构成与第1实施例不同。各个漏电检测电路分别为，与上述第1实施例至第19实施例所示的漏电检测电路中的任1个相同的电路构成。控制电路3a根据这n个漏电检测电路的输出生成控制信号。例如，将控制信号发送给基板偏压产生电路，以便在n个漏电检测电路2内，假如过半数的检测电路的输出为高电平，则使基板偏压加强；假如过半数的检测电路的输出为低电平，则保持基板偏压。
通过采用本实施例的半导体集成电路装置，从而即使多个漏电检测电路内的一部分漏电检测电路的动作产生异常，也能够将对基板偏压的控制产生的影响抑制得非常小。

Claims (29)

1、一种半导体集成电路装置，其特征在于，具备：
漏电检测电路，其含有漏电检测用的MOSFET，对MOSFET的漏电流的成分进行检测，并输出与所述漏电流的成分对应的控制信号；和
基板偏压产生电路，其依据所述控制信号而使半导体基板的基板偏压变化。
2、根据权利要求1所述的半导体集成电路装置，其特征在于，
在所述半导体基板上具备：所述漏电检测电路；和包含具有与所述漏电检测用的MOSFET相同特性的MOSFET的被控制电路。
3、根据权利要求1或2所述的半导体集成电路装置，其特征在于，按照使所述漏电流尽可能变小的方式对所述基板偏压进行控制。
4、根据权利要求1或2所述的半导体集成电路装置，其特征在于，所述基板偏压在GIDL效应未显著表现的范围内控制为尽可能强的值。
5、根据权利要求1～4中任一项所述的半导体集成电路装置，其特征在于，对所述基板偏压进行控制，以便使所述漏电检测用MOSFET的漏电流所含的成分内、特定成分与其它成分之比为规定值。
6、根据权利要求1～4中任一项所述的半导体集成电路装置，其特征在于，对所述基板偏压进行控制，以便使所述漏电检测用MOSFET的漏电流所含的成分内、含有基板电流的基板漏电流成分与含有亚阈值电流的亚阈值漏电流成分之比为规定值。
7、根据权利要求6所述的半导体集成电路装置，其特征在于，所述基板漏电流成分是：所述漏电检测用MOSFET的栅极电位为亚阈值区域的任意栅极电压值时的漏极—基板间电流、漏极—基板间电流与栅极—基板间电流之和，或者漏极—基板间电流、源极—基板间电流与栅极—基板间电流之和中的任一方。
8、根据权利要求6所述的半导体集成电路装置，其特征在于，所述亚阈值漏电流成分是所述漏电检测用MOSFET的栅极电位为亚阈值区域的任意栅极电压值时的源极—漏极间电流。
9、根据权利要求3～8中任一项所述的半导体集成电路装置，其特征在于，所述漏电检测电路具有多个所述漏电检测用MOSFET，并分别对不同的漏电流成分进行检测。
10、根据权利要求5～8中任一项所述的半导体集成电路装置，其特征在于，由同一所述漏电检测用MOSFET对多个不同的漏电流成分进行检测。
11、根据权利要求5～10中任一项所述的半导体集成电路装置，其特征在于，所述漏电检测电路构成为：动态地变更所述漏电检测电路内的连接，以对多种检测模式进行切换，在各自的检测模式中对不同的漏电流成分进行检测。
12、根据权利要求5～11中任一项所述的半导体集成电路装置，其特征在于，所述漏电检测用MOSFET内的至少1个为N型MOSFET，所述漏电检测用N型MOSFET内的至少1个的源极固定为接地电位。
13、根据权利要求5～11中任一项所述的半导体集成电路装置，其特征在于，所述漏电检测用MOSFET内的至少1个为P型MOSFET，所述漏电检测用P型MOSFET内的至少1个源极的固定为电源电位。
14、根据权利要求5～13中任一项所述的半导体集成电路装置，其特征在于，所述漏电检测用MOSFET内的至少1个为N型MOSFET，所述漏电检测用N型MOSFET内的至少1个的漏极固定为电源电位。
15、根据权利要求5～13中任一项所述的半导体集成电路装置，其特征在于，所述漏电检测用MOSPET内的至少1个为P型MOSFET，并且那些所述漏电检测用P型MOSFET内的至少1个的漏极固定为接地电位。
16、根据权利要求5～15中任一项所述的半导体集成电路装置，其特征在于，所述漏电检测用MOSFET内的至少1个的源极—漏极间电压与电源电压相等。
17、根据权利要求1～16中任一项所述的半导体集成电路装置，其特征在于，所述漏电检测电路具有多个开关，其用于对构成电路的元件的连接进行切换，当所述基板偏压产生电路对基板偏压进行控制时，按照将所述漏电检测用MOSFET作为所述漏电检测电路的一部分发挥功能的方式进行连接；当所述基板偏压产生电路未对基板偏压进行控制时，按照使导通电流在所述漏电检测用MOSFET中流动的方式进行连接。
18、根据权利要求1～17中任一项所述的半导体集成电路装置，其特征在于，具有多个所述漏电检测电路，并根据多个漏电流的检测结果而使所述半导体基板的偏压变化。
19、一种半导体集成电路装置，其特征在于，
具备：
对半导体基板的漏电流进行检测的漏电检测电路；和
使所述半导体基板的偏压变化的基板偏压产生电路，
所述漏电检测电路，对随着所述基板偏压的加强而增加的基板漏电流，和随着所述基板偏压的加强而减少的亚阈值漏电流进行检测，并将控制信号发送给所述基板偏压产生电路，以便若所述基板漏电流比所述亚阈值漏电流的规定倍率小，则使所述基板偏压加强；若所述基板漏电流比所述亚阈值漏电流的规定倍率大，则使所述基板偏压减弱。
20、根据权利要求19所述的半导体集成电路装置，其特征在于，所述漏电检测电路对漏极—基板间电流以及栅极—基板间电流双方进行检测。
21、根据权利要求19所述的半导体集成电路装置，其特征在于，所述漏电检测电路具有多个漏电检测用元件，每一个漏电检测用元件对漏电流的不同成分进行检测，根据检测结果对所述基板漏电流和所述亚阈值漏电流进行比较。
22、根据权利要求21所述的半导体集成电路装置，其特征在于，将未对所述亚阈值漏电流进行检测的漏电检测用元件的源极与漏极连接，或者将所述漏电检测用元件的源极从其它的节点断开。
23、根据权利要求19所述的半导体集成电路装置，其特征在于，所述漏电检测电路包括1个漏电检测用元件，由所述漏电检测用元件对多个不同的漏电流成分进行检测，根据检测结果对基板漏电流与亚阈值漏电流进行比较。
24、根据权利要求19所述的半导体集成电路装置，其特征在于，所述漏电检测电路包括漏电检测用元件，当所述漏电检测用元件为N型MOSFET时，将所述N型MOSFET的源极固定为接地电位；当为P型MOSFET时，将所述P型MOSFET的源极固定为电源电位。
25、根据权利要求19所述的半导体集成电路装置，其特征在于，所述漏电检测电路包括漏电检测用元件，当所述漏电检测用元件为N型MOSFET时，将所述N型MOSFET的漏极固定为电源电位；当为P型MOSFET时，将所述P型MOSFET的源极固定为接地电位。
26、根据权利要求19所述的半导体集成电路装置，其特征在于，所述漏电检测电路包括漏电检测用元件，将所述漏电检测用元件的源极—漏极间电压固定为电源电压。
27、根据权利要求19所述的半导体集成电路装置，其特征在于，所述漏电检测电路包括漏电检测用元件，通过动态地切换电路内的连接，从而由所述漏电检测用元件对多个电流成分进行检测。
28、一种半导体集成电路装置，其特征在于，
所述漏电检测电路具有检测模式和通电模式，动态地变更电路内的连接并切换两种模式，在所述检测模式中其成为具有与权利要求19～27中任一项所述的半导体集成电路装置相同功能的构成，在所述通电模式中其成为使导通电流在所述漏电检测用元件中流动的构成。
29、根据权利要求19～28中任一项所述的半导体集成电路装置，其特征在于，具有多个所述漏电检测电路，并以过半数的所述漏电检测电路的输出结果为基础，使所述基板偏压变化。
CN2005101186649A 2004-11-01 2005-11-01 半导体集成电路装置 Expired - Fee Related CN1790912B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004318470A JP4337709B2 (ja) 2004-11-01 2004-11-01 半導体集積回路装置
JP2004318470 2004-11-01
JP2004-318470 2004-11-01

Publications (2)

Publication Number Publication Date
CN1790912A true CN1790912A (zh) 2006-06-21
CN1790912B CN1790912B (zh) 2010-06-23

Family

ID=36261109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101186649A Expired - Fee Related CN1790912B (zh) 2004-11-01 2005-11-01 半导体集成电路装置

Country Status (3)

Country Link
US (1) US8008659B2 (zh)
JP (1) JP4337709B2 (zh)
CN (1) CN1790912B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103134438A (zh) * 2011-12-02 2013-06-05 宁波中嘉科贸有限公司 复合式量测治具
CN110047830A (zh) * 2015-03-26 2019-07-23 三重富士通半导体股份有限公司 半导体器件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4744807B2 (ja) * 2004-01-06 2011-08-10 パナソニック株式会社 半導体集積回路装置
FR2908555B1 (fr) 2006-11-14 2008-12-26 Commissariat Energie Atomique Circuit integre avec mode de veille minimisant la consommation de courant
CN101569101B (zh) * 2006-12-26 2014-05-14 瑞萨电子株式会社 Cmos电路和半导体器件
JP5170086B2 (ja) * 2007-04-10 2013-03-27 富士通セミコンダクター株式会社 リーク電流検出回路、ボディバイアス制御回路、半導体装置及び半導体装置の試験方法
US20090160531A1 (en) * 2007-12-20 2009-06-25 Ati Technologies Ulc Multi-threshold voltage-biased circuits
JP5649793B2 (ja) * 2009-03-30 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5599983B2 (ja) * 2009-03-30 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
WO2010146640A1 (ja) * 2009-06-15 2010-12-23 パナソニック株式会社 半導体集積回路装置及び電子機器
US7911263B2 (en) * 2009-06-30 2011-03-22 International Business Machines Corporation Leakage current mitigation in a semiconductor device
JP5529450B2 (ja) 2009-07-15 2014-06-25 スパンション エルエルシー ボディバイアス制御回路及びボディバイアス制御方法
US8617720B2 (en) 2009-12-21 2013-12-31 E I Du Pont De Nemours And Company Electroactive composition and electronic device made with the composition
JP2013113643A (ja) * 2011-11-28 2013-06-10 Sony Corp 発振回路およびテスト回路
US9087607B2 (en) 2013-11-12 2015-07-21 International Business Machines Corporation Implementing sense amplifier for sensing local write driver with bootstrap write assist for SRAM arrays
US9583938B2 (en) * 2015-05-01 2017-02-28 International Business Machines Corporation Electrostatic discharge protection device with power management
US10756613B2 (en) * 2018-02-01 2020-08-25 Marvell Asia Pte, Ltd. Controlling current flow between nodes with adjustable back-gate voltage
US10454476B2 (en) * 2018-09-28 2019-10-22 Intel Corporation Calibrated biasing of sleep transistor in integrated circuits

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817033B2 (ja) 1988-12-08 1996-02-21 三菱電機株式会社 基板バイアス電位発生回路
JPH03228360A (ja) 1990-02-02 1991-10-09 Hitachi Ltd 半導体集積回路
JP2902804B2 (ja) 1991-04-08 1999-06-07 株式会社東芝 基板バイアス電圧発生回路
JP3184265B2 (ja) 1991-10-17 2001-07-09 株式会社日立製作所 半導体集積回路装置およびその制御方法
JPH06139779A (ja) 1992-10-29 1994-05-20 Toshiba Corp 基板バイアス回路
JPH07254685A (ja) 1994-03-16 1995-10-03 Toshiba Corp 半導体記憶装置
TW325599B (en) * 1995-09-01 1998-01-21 Toshiba Co Ltd Semiconductor integrated circuit device
JP3633061B2 (ja) * 1995-10-19 2005-03-30 三菱電機株式会社 半導体集積回路装置
JP3614546B2 (ja) 1995-12-27 2005-01-26 富士通株式会社 半導体集積回路
JP3245037B2 (ja) 1996-02-05 2002-01-07 株式会社東芝 半導体集積回路装置
JPH10261946A (ja) * 1997-03-19 1998-09-29 Mitsubishi Electric Corp 半導体集積回路
JP3135859B2 (ja) 1997-04-11 2001-02-19 株式会社リコー 基板バイアス回路
US6100751A (en) * 1997-06-20 2000-08-08 Intel Corporation Forward body biased field effect transistor providing decoupling capacitance
JP3814385B2 (ja) * 1997-10-14 2006-08-30 株式会社ルネサステクノロジ 半導体集積回路装置
JP4105833B2 (ja) 1998-09-09 2008-06-25 株式会社ルネサステクノロジ 半導体集積回路装置
US6323701B1 (en) * 1998-12-28 2001-11-27 Cypress Semiconductor Corporation Scheme for reducing leakage current in an input buffer
JP3878431B2 (ja) 2000-06-16 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置
JPWO2003094235A1 (ja) 2002-04-30 2005-09-08 株式会社ルネサステクノロジ 半導体集積回路装置
WO2004030191A1 (ja) 2002-09-27 2004-04-08 Hitachi, Ltd. 半導体集積回路装置
JP2004165649A (ja) 2002-10-21 2004-06-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP4744807B2 (ja) 2004-01-06 2011-08-10 パナソニック株式会社 半導体集積回路装置
JP2005339590A (ja) 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 半導体集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103134438A (zh) * 2011-12-02 2013-06-05 宁波中嘉科贸有限公司 复合式量测治具
CN110047830A (zh) * 2015-03-26 2019-07-23 三重富士通半导体股份有限公司 半导体器件
CN110047830B (zh) * 2015-03-26 2023-03-28 联华电子日本株式会社 半导体器件

Also Published As

Publication number Publication date
CN1790912B (zh) 2010-06-23
JP4337709B2 (ja) 2009-09-30
US20060091936A1 (en) 2006-05-04
JP2006129392A (ja) 2006-05-18
US8008659B2 (en) 2011-08-30

Similar Documents

Publication Publication Date Title
CN1790912A (zh) 半导体集成电路装置
CN1295872C (zh) 半导体装置
CN1200510C (zh) 反馈型放大电路及驱动电路
CN1992523A (zh) 开关电路和二极管
CN1976229A (zh) 半导体集成电路及泄漏电流降低方法
CN1277351C (zh) D类放大器
CN1159846C (zh) 输出控制装置
CN1311618C (zh) 开关电源装置
CN1163781C (zh) 有源矩阵型液晶显示器件的驱动电路
CN1252914C (zh) 差动电路、放大电路及使用它们的显示装置
CN1317686C (zh) 显示装置
CN1948974A (zh) 半导体集成电路装置及电子装置
CN1397106A (zh) 高频放大器及混频器
CN1487748A (zh) B图像的直接模式运动矢量计算方法
CN1418377A (zh) 半导体装置
CN1284304C (zh) 可变增益放大装置和无线电通信装置
CN1671031A (zh) 升压电路、半导体装置以及电子设备
CN1263042C (zh) 读取电路、参考电路和半导体存储装置
CN1171632A (zh) 中间电压发生电路及含有该电路的非易失半导体存储器
CN1707689A (zh) 磁性随机存取存储器
CN1812025A (zh) 层叠电容和层叠电容的等效串联电阻调整方法
CN1568569A (zh) 电压检测电路和使用它的内部电压发生电路
CN1629760A (zh) 使输出电压稳定化的电流放大电路和具备其的液晶显示装置
CN1744440A (zh) 电平转换、电源电压发生、移位、移位寄存器电路和显示设备
CN1153295C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20141101

EXPY Termination of patent right or utility model