[go: up one dir, main page]

CN1783481A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1783481A
CN1783481A CN 200510116121 CN200510116121A CN1783481A CN 1783481 A CN1783481 A CN 1783481A CN 200510116121 CN200510116121 CN 200510116121 CN 200510116121 A CN200510116121 A CN 200510116121A CN 1783481 A CN1783481 A CN 1783481A
Authority
CN
China
Prior art keywords
fuse
film
semiconductor device
type trap
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510116121
Other languages
English (en)
Other versions
CN100508181C (zh
Inventor
三轮清尚
刈谷奈由太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1783481A publication Critical patent/CN1783481A/zh
Application granted granted Critical
Publication of CN100508181C publication Critical patent/CN100508181C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

在半导体器件的硅衬底(120)上,提供场氧化物膜(101)。在场氧化物膜(101)上,提供两个熔丝(104)。在位于硅衬底(120)中熔丝(104)的正下方,提供n型阱(102)。除了n型阱(102),以围绕位于硅衬底(120)中的熔丝(104)正下方的区域的方式提供p型阱(103)。在硅衬底(120)和场氧化物膜(101)之上提供覆盖绝缘膜(108)。在覆盖绝缘膜(108)中嵌入由接触(106)和互连(107)构成的密封环,从而围绕熔丝(104)。

Description

半导体器件
本申请基于日本专利申请No.2004-311284和2005-287792,在此引入其内容以作参考。
技术领域
本发明涉及半导体器件。
背景技术
最近,已经开始将半导体电路用于诸如要求高度可靠的汽车等产品中,因此这些电路的各要素部件诸如晶体管和互连的制造也开始要求可靠的技术。一般通过在半导体衬底上形成诸如晶体管、电阻器和电容器的大量电路元件并使这些元件互连以满足所需的电路操作和功能,来制造半导体。将所谓的熔丝用在用于半导体电路的要素技术中,以切断在其上发现故障的存储电路或多余的电路电阻器。其中,激光修整熔丝是一种用于这种需要大量熔丝的半导体电路的技术,通过该技术可以用激光将期望的熔丝切断。
日本特开专利公开No.10-223762公开了一种具有熔丝元件的半导体器件,其具有抑制水渗透穿过熔丝侧壁的构造。图7示出了一部分该半导体器件的结构的截面示意图。在图7中,该器件具有硅衬底,该硅衬底包括嵌入在诸如BPSG的绝缘中间层11中的熔丝12。第一金属互连16通常由铝构成并使用光刻和蚀刻构图。构图后的第一互连16被第一绝缘膜17覆盖。第一绝缘膜17是例如使用CVD形成的硅氧化物膜。
如图7所示,当构图的第一互连16被第一绝缘膜17覆盖时,在第一互连16和第一绝缘膜17之间产生台阶。例如,这种台阶会促使多层互连结构中布置在上层上的互连断开。为了消除台阶以使表面平坦,淀积SOG膜18作为覆盖膜然后回蚀刻。因此,第一绝缘膜17和SOG膜18给出了平坦的表面。在由第一绝缘膜17和SOG膜18形成的平坦表面上形成第二绝缘膜19。第二绝缘膜19是例如通过CDV形成的硅氧化物膜。
在第二绝缘膜19上涂布光致抗蚀剂(未示出)并曝光,并且有选择地去除区域20a和20b,在该处形成通孔。通孔形成区域20a和20b分别位于熔丝12和第一互连16之上。在通孔形成区域20a和20b中,通过蚀刻分别形成通孔开口20t和接触孔。
在区域20a中,将衬底中的第二绝缘膜19、SOG膜18、第一绝缘膜17和绝缘中间层部分地蚀刻掉,以形成位于熔丝12上的区域20a中的通孔开口20t。在区域20b中,去除第二绝缘膜19和第一绝缘膜17,以形成用于多层互连的通孔。
以这种方式,在位于熔丝12之上的区域20a中形成通孔开口20t。此外,在第一互连16上形成用于多层互连的接触孔,在通孔开口20t的内侧和露出表面上溅射第二金属。并使用光刻和蚀刻工艺有选择地构图第二金属,以形成金属侧壁部分21a和第二互连22。使用铝制造构成金属侧壁部分21a和第二互连22的第二金属。此外,通过使用CVD在整个表面上淀积钝化膜23作为覆盖膜。然后,通过干蚀刻去除位于熔丝12之上的钝化膜23。
根据该结构,在熔丝12之上形成覆盖开口25作为熔丝开口。当形成覆盖开口25时,也将作为衬底的一部分的绝缘中间层11部分地蚀刻到如下宽度,使得可以通过激光容易地去除未去除的部分绝缘中间层11。
如上所述,在该半导体器件中,高吸水性的SOG膜18被与第二互连22相同的金属覆盖并进一步被钝化膜23覆盖。日本特开专利公开No.10-223762描述了SOG膜18被金属侧壁部分21a和钝化膜23双重地覆盖,以便抑制水渗透到SOG膜18中。
然而,虽然通过上述日本特开专利公开No.10-223762中描述的现有技术能够抑制例如水从第一互连16和第二互连22之间的部分以及从金属侧壁部分21a之外的覆盖开口25的渗透,但通过这些技术难以抑制水、金属离子以及有机物质从被熔丝修整损坏的部分熔丝12的渗透。通过损坏部分这样渗透的水、金属离子或有机物质会使第一互连16、第二互连22以及其它元件(未示出)的性能恶化。因此,在上述日本特开专利公开No.10-223762中描述的这些现有技术在可靠性方面还要提高。
发明内容
根据本发明,提供一种半导体器件,包括:半导体衬底;位于半导体衬底上的绝缘层;位于绝缘层上的熔丝;和位于衬底中的熔丝正下方的n型阱。
通过该结构,带负电的n型阱可以捕获在熔丝修整之后从去除熔丝的部分渗透的带正电的水、金属离子和有机物质。这样,当通过激光辐射熔化熔丝时,可以抑制已经从绝缘层的损坏部分渗透的水、金属离子或有机物质渗透到n型阱的外面。因此,通过在n型阱外面布置电路元件,能够防止电路元件的功能的恶化。因此,通过该结构,能够获得具有良好可靠性的半导体器件。
本发明提供一种半导体器件,包括:半导体衬底;位于半导体衬底上的绝缘层;位于绝缘层上的熔丝;和p型阱,其围绕位于衬底中的熔丝的正下方的区域。
通过该结构,带正电的p型阱的电位能够排斥在熔丝修整之后从熔丝被去除的部分渗透的带正电的水、金属离子和有机物质。这样,当通过激光辐射熔化熔丝时,可以抑制已经从绝缘层的损坏部分渗透的水、金属离子或有机物质渗透到p型阱的外面。因此,通过在p型阱外面布置电路元件,能够防止电路元件的功能的恶化。因此,通过该结构,能够获得具有良好可靠性的半导体器件。
本发明提供一种具有良好可靠性的半导体器件,因为它在熔丝下面具有特殊的阱结构。
附图说明
通过结合附图的如下描述,本发明的上述和其它目的、优点以及特征将更加明显,其中:
图1是示出了本实施例中使用的激光修整熔丝的结构的截面图;
图2是示出了本实施例中使用的激光修整熔丝的结构的平面图;
图3A至3C是根据其制造步骤的顺序,示出了制造根据本实施例的半导体器件的方法的工艺截面图;
图4A和4B是根据其制造步骤的顺序,示出了制造根据本实施例的半导体器件的方法的其它工艺截面图;
图5是示出了本实施例中使用的激光修整熔丝被修整后的结构的截面图;
图6是示出了本实施例中使用的激光修整熔丝被修整后的结构的另一截面图;
图7是示出了现有已知半导体器件的结构的截面图;
图8是示出了参考示例中使用的激光修整熔丝的结构的截面图;
图9是示出了参考示例中使用的激光修整熔丝被修整后的结构的截面图;以及
图10是示出了参考示例中使用的激光修整熔丝被修整后的结构的另一截面图。
具体实施方式
现在将在此参考说明性实施例描述本发明。本领域技术人员将认识到,使用本发明的讲述可以完成许多可选实施例且本发明不限于为示范目的所说明的实施例。
在根据本发明的半导体器件中,可以构造上述n型阱使其与绝缘层的下表面相接触。通过该结构,当通过激光辐射熔化熔丝时,也可以通过n型阱有效地捕获例如已经从例如绝缘层的损坏部分渗透的水、金属离子、有机物质。
在根据本发明的半导体器件中,还可以在半导体衬底和绝缘层之上提供上绝缘膜,并在上绝缘膜中嵌入密封环以便围绕熔丝。例如,通过该结构,由于将密封环嵌入到上绝缘膜中从而围绕熔丝,因此可以抑制水、金属离子、有机物质通过上绝缘膜渗透到位于熔丝周围的电路元件区中。
在根据本发明的半导体器件中,可以构造上述p型阱使其与密封环的下表面相接触。例如,通过该结构,p型阱和密封环可以合成一体,以有效地抑制水、金属离子、有机物质渗透到位于熔丝周围的电路元件区中。
在根据本发明的半导体器件中,上述绝缘层可以由在半导体衬底的元件形成表面侧嵌入的元件隔离膜构成。并且通过该结构,特定的阱结构位于熔丝之下,从而当通过激光辐射熔化熔丝时,能够抑制例如已经从例如绝缘层的损坏部分渗透的水、金属离子、有机物质渗透到阱结构的外面。
在根据本发明的半导体器件中,还可以提供保护绝缘膜,以便覆盖上述熔丝的上表面。通过该结构,保护绝缘膜覆盖熔丝的上表面,以抑制水、金属离子、有机物质等的渗透,以便能够抑制它们渗透到熔丝下的区域中。
下面将参考附图描述本发明的实施例。注意,相似的元件用相似的符号表示并且适当地不再描述其详细说明。
(第一实施例)
图1是本实施例中使用的激光修整熔丝的结构的截面图。
根据本实施例的半导体器件包括p型硅衬底120(半导体衬底)。在硅衬底120上,提供场氧化物膜101(绝缘层)。场氧化物膜101是由嵌入在硅衬底120的元件形成表面侧的SiO2膜构成的元件隔离膜(STI)。在场氧化物膜101上,提供两个熔丝104。
在硅衬底120中,n型阱102位于熔丝104的正下方。构造n型阱102使其与场氧化物膜101的下表面相接触。以围绕硅衬底120中的熔丝104的正下方的区域的方式提供p型阱103。
P型阱103的杂质浓度大于硅衬底120中其它p型区的杂质浓度。
虽然本实施例采用p型衬底作为半导体衬底,但本发明不限于此;可以采用n型衬底(例如,n型硅衬底)作为半导体衬底。
在使用n型半导体衬底作为半导体衬底的情况下,n型阱仅需要具有大于其它n型区的杂质浓度。
在硅衬底120和场氧化物膜101上,提供绝缘膜105。提供绝缘膜105以覆盖熔丝104的上表面。在该绝缘膜105中,嵌入接触106使其围绕熔丝104。也就是说,绝缘膜105用作保护绝缘膜和上绝缘膜的一部分。
在绝缘膜105上,提供覆盖绝缘膜108(上绝缘膜的一部分)。提供覆盖绝缘膜108使其围绕熔丝104。上绝缘膜包括覆盖绝缘膜108和部分绝缘膜105。在该覆盖绝缘膜108中,嵌入互连107使其围绕熔丝104。密封环由接触106和互连107构成。构造p型阱103使其与密封环的下表面相接触。
在熔丝104的正上方,部分地去除覆盖绝缘膜108和绝缘膜105,以形成熔丝开口。注意,例如氧化物膜、氮化物膜或氧氮化物膜可以形成为绝缘膜105。特别地,氮化物膜和氧氮化物膜具有精细的膜质量并因而作为绝缘膜105具有高功能性。
图2是本实施例中使用的激光修整熔丝的结构的平面图。
根据本发明的半导体器件包括由多晶硅膜制成的两个熔丝104。在本实施例中的熔丝104具有如下结构,即通过激光辐射可以熔化其窄的中间部分以断开互连。每个互连与熔丝的端部连接。因此,熔丝由例如多晶硅、Ta、TaN、钨或钨硅化物制成的高熔点金属膜制成,其容易吸收激光并具有良好的导电性。
可以将作为这些熔丝104的中间部分的暴露到激光辐射的区域设置为例如0.5μm-1.6μm的小线宽。熔丝104的两个端部112具有比暴露到激光辐射的区域的宽度大的宽度并连接到铜互连线116(仅示出其中之一),该铜互连线位于其正下方的硅衬底(未示出)中。
而且,熔丝104的多晶硅制成的中间部分具有较小的膜宽度,在不存在覆盖绝缘膜(未示出)的地方提供熔丝开口110。此外,在覆盖绝缘膜108(未示出)和绝缘膜105中提供由金属制成的接触106和互连107构成的密封环113,以便围绕熔丝104。
该半导体器件制造如下:
在硅衬底120上形成场氧化物膜101。
接着,通过使用由光刻构图的光致抗蚀剂(未示出)作为掩模(未示出),通过离子注入在场氧化物膜101下面形成n型阱102。接着,通过与用于n型阱102相同的方法,形成p型阱103以便围绕n型阱102。
然后,在场氧化物膜101上,形成多晶硅膜并通过光刻和蚀刻构图成希望的形状以形成由多晶硅膜构成的熔丝104。
进一步,形成绝缘膜105以便覆盖熔丝104。然后,在绝缘膜105中形成(从上面看为环形的)沟槽。在该沟槽中,形成接触106,并在接触106上形成互连107。形成覆盖绝缘膜108以便覆盖互连107和绝缘膜105。然后,在熔丝104之上,通过干蚀刻去除绝缘膜105和覆盖绝缘膜108。因此,在熔丝104之上形成了激光修整开口110。
下面将描述根据本发明的半导体器件的作用和效果。
根据本发明的半导体器件具有良好的可靠性。也就是说,根据本发明的半导体器件包括进行激光修整的熔丝104,从而可以通过带负电的n型阱102捕获例如从被熔丝修整去除的部分熔丝104渗透的带正电的水、金属离子、有机物质。
这可以详述如下:当熔化熔丝104时,例如,水会通过损坏的场氧化物膜101渗透到硅衬底120中。
此外,通常,通过诸如环氧的、模制的和热处理的热固性树脂密封半导体电路,以保护其免受外部环境的影响。由于热固性树脂稍微包含水、金属离子和有机物质,因此它们会通过熔丝104的去除部分并渗透到硅衬底120中。
通过本实施例,可以通过使用带负电的n型阱102捕获已经渗透到硅衬底120中的水、金属离子和有机物质。
还可以通过使用带正电的p型阱排斥例如会通过熔丝104的去除部分渗透的带正电的水、金属离子、有机物质。
此外,将密封环113嵌入到覆盖绝缘膜108和绝缘膜105中,从而能够抑制水、金属离子、有机物质例如穿过覆盖绝缘膜108和绝缘膜1 05并渗透到位于熔丝104周围的电路元件区中。
因此,当通过激光辐射熔化熔丝104时,也能够抑制例如已经从场氧化物膜101的损坏部分渗透的水、金属离子、有机物质渗透到p型阱103的外面。这样,通过将电路元件布置到p型阱103外面能够抑制电路元件功能的恶化。因此,通过该结构,能够获得具有良好可靠性的半导体器件。
(第二实施例)
根据本实施例的半导体器件的结构基本上与根据第一实施例的半导体器件的结构相同,除了根据本实施例的半导体器件采用如后面所述的两级接触和两级互连构成的密封环之外。
下面将描述制造根据本实施例的半导体器件的步骤。
图3A至3C是根据其制造步骤的顺序,示出了制造根据本实施例的半导体器件的方法的工艺截面图。首先,如图3A所示,在硅衬底220上,在熔丝元件部分中形成场氧化物膜201以便彼此电绝缘器件元件。
通过与限定电路元件区的其它场氧化物膜相同的工艺形成场氧化物膜201。
接着,如图3B所示,通过使用由光刻构图的光致抗蚀剂(未示出)作为掩模(未示出),通过离子注入在场氧化物膜201下面形成n型阱202。通过分配(assign)或湿蚀刻去除构图的光致抗蚀剂(未示出)。接着,通过与用于n型阱202相同的方法,形成p型阱203使其围绕n型阱202,以类似地去除光致抗蚀剂(未示出)。在这种情况下,在其中形成元件的硅衬底220的表面上形成从上面看为环形的p型阱203。
注意,n型阱202和p型阱203可以通过与在电路元件区中形成的n型阱和p型阱相同的工艺形成。
接着,如图3C所示,在场氧化物膜201上,形成多晶硅膜并通过光刻和蚀刻将其构图成希望的形状,以形成由多晶硅膜构成的两个熔丝204。除了多晶硅膜之外,熔丝204可以使用例如Ta、TaN、钨或钨硅化物构成的高熔点金属膜。在熔丝204上,形成由BPSG构成的绝缘中间层205(其也用作保护绝缘膜和上绝缘膜)。结果,将熔丝204嵌入在绝缘中间层205中。
图4是根据其制造步骤的顺序示出了制造根据本实施例的半导体器件的方法的其它工艺截面图。接着,如图4A所示,通过光刻和蚀刻来构图绝缘中间层205,以获得(从上面看为环形的)围绕熔丝204的沟槽。进一步地,在该环形沟槽中,形成接触栓塞206,其由阻挡金属膜构成,该阻挡金属膜例如由位于阻挡金属膜中的钛和钨膜构成。接着,在绝缘中间层205上形成铝膜并通过光刻和蚀刻将其构图成覆盖接触栓塞206的第一互连207。第一互连207由铝构成。接着,由绝缘氧化物膜208覆盖第一互连207。
接着,如图4B所示,通过光刻来构图位于第一互连207正上方的绝缘氧化物膜208的环形区域(上氧化物膜的一部分),并通过干蚀刻去除该区域,以获得环形沟槽。在该环形沟槽中,在第一互连207上形成第一通孔209(见图5)。另一方面,通过与获得上述环形沟槽相同的干蚀刻,在熔丝204之上形成激光修整开口210。
然后,如后面参考图5所述,类似地,在绝缘氧化物层208上形成铝膜并通过光刻和蚀刻将其构图成覆盖第一通孔209的第二互连211。第二互连211由铝构成。接着,由绝缘氧化物膜212覆盖第二互连211(上绝缘膜的一部分)。此外,在绝缘氧化物膜212的上表面上形成顶层绝缘氧化物膜213。
此外,在该情况下,通过光刻来构图在熔丝204正上方的绝缘氧化物膜213和212,并通过蚀刻去除它们,以再次在熔丝204之上形成激光修整开口210。
在该情况下,优选的是将作为熔丝204之上的氧化物膜的绝缘中间层205的厚度调整到熔丝204容易被激光熔化的值。注意,虽然在本实施例中,为了容易说明,通过与形成用于第一通孔209的环形沟槽相同的工艺形成熔丝开口210,但本发明不限于此;其可以通过不同的工艺来形成。例如,在形成绝缘氧化物膜213之后,可以通过光刻来构图位于熔丝204正上方的绝缘氧化物膜213、212和208以及绝缘中间层205,并通过干蚀刻去除它们,以在熔丝204之上形成激光修整开口210。
图5和6是本实施例中使用的激光修整熔丝被修整之后的结构的截面图。
根据本发明的半导体器件类似根据第一实施例的半导体器件,在可靠性方面也是优秀的。也就是说,在根据本实施例的半导体器件中,如图5所示,通过带负电的n型阱202捕获例如已经从被激光去除的熔丝204的部分渗透的带正电的水、金属离子、有机物质。而且,例如,即使带正电的水、金属离子、有机物质已渗透到n型阱202的外面,由于带负电的n型阱202与带正电的p型阱203之间的电位差,因此使带正电的水、金属离子、有机物质返回到n型阱202。因此,抑制了例如水、金属离子、有机物质渗透到布置在p型阱203外面的半导体元件。
此外,通过由接触栓塞206围绕熔丝204,可以抑制例如上述水、金属离子、有机物质从第一互连207的下表面渗透,其中接触栓塞206由例如位于阻挡金属膜中的钛和钨膜制成的阻挡金属构成。因此,例如,通过在p型阱203外面布置电路元件,可以抑制电路元件功能的恶化。因此,通过该结构,可以获得可靠性良好的半导体器件。
注意,硅衬底220在电位上通常接地。
此外,通过加热并损坏熔丝204的多晶硅膜来进行使用激光辐射的熔丝204的熔化。因此,当熔丝204熔化时,场氧化物膜201会被损坏并被去除,如图6所示。在该情况下,由于去除了熔丝204和场氧化物膜201,带正电的水、金属离子和有机物质容易渗透到硅衬底中。然而,带正电的水、金属离子和有机物质被带负电的n型阱202捕获。此外,例如,即使带正电的水、金属离子、有机物质已经渗透到n型阱202的外面,由于带负电的n型阱202与带正电的p型阱203之间的电位差,因此使带正电的水、金属离子、有机物质返回到n型阱202。这样,可以抑制布置在p型阱外面的电路元件功能的恶化。
以此方式,本发明在通过激光辐射熔化熔丝的情况下尤为有效。
而且,在本实施例中,使用由两个接触栓塞和两个互连构成的密封环,从而能够更可靠地抑制水、金属离子、有机物质渗透到布置在熔丝204周围的电路元件区。
根据本实施例的半导体器件在制造可靠性方面是优秀的。也就是说,根据本实施例的半导体器件的结构,尤其能够将激光修整熔丝元件装载到例如高质量、车载半导体器件中,该半导体器件在恶劣环境中工作且其不良率要求为1ppm或更小。熔丝204位于硅衬底220上的场氧化物膜201上的结构在与基本CMOS晶体管制造工艺结合方面是优秀的。因此,能够不向基本CMOS晶体管制造工艺添加任何制造工艺的情况下形成熔丝204,由此进一步加强了高质量半导体器件的增值。因此,本发明可以容易地应用于各种结构的半导体器件,由此提高了半导体器件的制造稳定性,包括市场退回的降低和产量的提高。
(参考示例)
为了通过这些实施例和参考示例之间的比较使本发明的作用和效果更加明显,下面将描述参考示例。
图8是参考示例中使用的激光修整熔丝的结构的截面图。在该激光修整熔丝结构中,在场氧化物膜701上形成通常由多晶硅构成的熔丝704,并在其上形成保护氧化物膜705。此外,通过用干蚀刻将熔丝704上的保护氧化物膜705去除来使熔丝开口710形成为期望的膜厚,从而熔丝704能够容易地被熔化。
注意,在熔丝下面的硅衬底中没有提供阱。
图9和10是参考示例中使用的激光修整熔丝被修整后的结构的截面图。在图9中,熔丝704被修整(被去除)后产生的损坏部分715具有如下结构,在该结构中熔丝704和其上的部分保护氧化物膜705被去除,并因此向下开口至场氧化物膜701。
此外,在图10中,熔丝704下面的部分场氧化物膜701也被损坏并去除。
通常,用诸如环氧的、模制的以及热处理的热固性树脂密封半导体电路,以保护其不受外部环境的影响。通常,模制前的热固性树脂稍微包含水、金属离子和树脂。在图9所示的结构中,熔丝204被去除后产生的损坏部分715具有比其它部分小的保护氧化物膜705的厚度。因此,当其后用热固性树脂填充熔丝开口710时,在损坏部分715处的硅衬底720和热固性树脂之间的距离比在其它部分的距离小。在这种情况下,难以通过使用损坏部分715处的保护氧化物膜705捕获来自热硬化树脂的水、金属离子和有机物质。
此外,在如图10所示的熔丝704下面的场氧化物膜701被完全去除的情况下,来自热固性树脂的水、金属离子和有机物质更容易渗透到硅衬底中。
在本参考示例中,由于在去除的熔丝下面没有提供阱,因此如果硅衬底为p型衬底,则不能捕获已经渗透到硅衬底中的水、金属离子和有机物质。即使在硅衬底为n型衬底的情况下,由于没有形成阱且衬底在其中的任何地方具有均匀的电位,因此,不能捕获已经渗透到硅衬底中的水、金属离子和有机物质。因此,水、金属离子和有机物质很有可能到达电路元件区。水、金属离子和有机物质的渗透引起半导体器件的故障和其可靠性的恶化。
此外,熔丝开口710的侧壁未被保护氮化物膜覆盖。此外,没有在熔丝开口710的侧壁深处提供密封环,因此,存在如下微小可能,即激光辐射会损坏侧壁处的保护氧化物膜705,导致其作为保护膜的功能恶化。
相反,在根据上述实施例的半导体器件中,位于熔丝正下方的特殊的阱结构和密封环能够抑制来自例如与进行修整的熔丝开口接触的密封树脂的有机物质、金属离子和水渗透到半导体元件的区域中。这样,能够提供确保例如车载半导体器件的高可靠性的熔丝结构。
虽然参考附图描述了本发明的实施例,但它们只是本发明的示例,因此可以采用除上述之外的各种结构。
例如,在上述实施例中,覆盖绝缘膜108、绝缘膜105、绝缘中间层205和绝缘氧化物膜208、212和213的材料没有特别限制;例如,可以最佳地使用SiO2膜、SiN膜或SiON膜。特别地,通过使用SiN膜或SiON膜,可以获得提高绝缘膜自身防水性能的优点。
此外,虽然在上述实施例中在硅衬底中形成了n型阱和p型阱,但也可以仅形成它们中的一个。
显然,本发明不限于上述实施例,在不脱离本发明范围和精神的情况下可以更改和改变。

Claims (12)

1.一种半导体器件,包括:
半导体衬底;
位于所述半导体衬底上的绝缘层;
位于所述绝缘层上的熔丝;以及
位于所述衬底中的所述熔丝正下方的n型阱。
2.根据权利要求1的半导体器件,
其中所述n型阱与所述绝缘层的下表面接触。
3.根据权利要求1的半导体器件,还包括:
位于所述半导体衬底和所述绝缘层之上的上绝缘膜;以及
嵌入在所述上绝缘膜中从而围绕所述熔丝的密封环。
4.根据权利要求1的半导体器件,还包括以围绕位于所述半导体衬底中的所述熔丝正下方的区域的方式提供的p型阱。
5.根据权利要求4的半导体器件,包括:
位于所述半导体衬底和所述绝缘层之上的上绝缘膜;以及
嵌入在所述上绝缘膜中从而围绕所述熔丝的密封环,
其中所述p型阱与所述密封环的下表面接触。
6.根据权利要求1的半导体器件,
其中所述绝缘层是嵌入在所述半导体衬底的元件形成表面侧的元件隔离膜。
7.根据权利要求1的半导体器件,还包括保护绝缘膜,用于覆盖所述熔丝的上表面。
8.一种半导体器件,包括:
半导体衬底;
位于所述半导体衬底上的绝缘层;
位于所述绝缘层上的熔丝;以及
p型阱,用于围绕位于所述衬底中的所述熔丝正下方的区域。
9.根据权利要求8的半导体器件,还包括:
位于所述半导体衬底和所述绝缘层之上的上绝缘膜;以及
嵌入在所述上绝缘膜中从而围绕所述熔丝的密封环。
10.根据权利要求9的半导体器件,
其中所述p型阱与所述密封环的下表面接触。
11.根据权利要求8的半导体器件,
其中所述绝缘层是嵌入在所述半导体衬底的元件形成表面侧的元件隔离膜。
12.根据权利要求8的半导体器件,还包括保护绝缘膜,用于覆盖所述熔丝的上表面。
CNB2005101161213A 2004-10-26 2005-10-26 半导体器件 Expired - Fee Related CN100508181C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004311284 2004-10-26
JP2004311284 2004-10-26
JP2005287792 2005-09-30

Publications (2)

Publication Number Publication Date
CN1783481A true CN1783481A (zh) 2006-06-07
CN100508181C CN100508181C (zh) 2009-07-01

Family

ID=36773421

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101161213A Expired - Fee Related CN100508181C (zh) 2004-10-26 2005-10-26 半导体器件

Country Status (1)

Country Link
CN (1) CN100508181C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266984B (zh) * 2007-02-07 2011-11-16 精工电子有限公司 半导体装置及其制造方法
CN107068655A (zh) * 2015-12-18 2017-08-18 德州仪器公司 在场电介质上具有故障安全熔丝的ic
CN109496343A (zh) * 2016-08-24 2019-03-19 迪睿合株式会社 保护元件、电路模块及保护元件的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266984B (zh) * 2007-02-07 2011-11-16 精工电子有限公司 半导体装置及其制造方法
CN107068655A (zh) * 2015-12-18 2017-08-18 德州仪器公司 在场电介质上具有故障安全熔丝的ic
CN107068655B (zh) * 2015-12-18 2022-01-25 德州仪器公司 在场电介质上具有故障安全熔丝的ic
CN109496343A (zh) * 2016-08-24 2019-03-19 迪睿合株式会社 保护元件、电路模块及保护元件的制造方法

Also Published As

Publication number Publication date
CN100508181C (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
CN1279615C (zh) 半导体器件及其制造方法
JP5324822B2 (ja) 半導体装置
CN100338743C (zh) 半导体器件及半导体器件的制造方法
CN1645607A (zh) 半导体器件及其制造方法
TWI311790B (en) Semiconductor device having bonding pad above low-k kielectric film and manufacturing method therefor
CN1893020A (zh) 半导体器件及其制造方法
CN1614764A (zh) 半导体器件的制造方法
CN1716591A (zh) 半导体器件及其制造方法
US20100051578A1 (en) Method for fabricating an integrated circuit
CN103296007B (zh) 用于传导垫的保护层及其形成方法
CN1428840A (zh) 半导体器件及其制造方法
CN1551353A (zh) 包括金属互连和金属电阻器的半导体器件及其制造方法
WO2004097916A1 (ja) 半導体装置の製造方法、半導体ウエハおよび半導体装置
CN1574257A (zh) 半导体装置及其制造方法
CN1700451A (zh) 半导体晶片及其制造方法
CN1499626A (zh) 半导体器件及其制造方法
CN1841651A (zh) 半导体装置的制造方法
CN1577811A (zh) 半导体构装封环结构与其制造方法以及半导体构装结构
CN1893076A (zh) 半导体器件及其制造方法
CN1677658A (zh) 半导体器件及其制造方法
CN1404135A (zh) 能够抑制电流在焊盘里集中的半导体器件及其制造方法
CN1770443A (zh) 电子式熔线
CN1476072A (zh) 半导体器件
CN1738002A (zh) 半导体装置的制造方法
CN1375880A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090701

Termination date: 20191026