[go: up one dir, main page]

CN1711691B - 具有均衡自动调节相位线路的锁相环 - Google Patents

具有均衡自动调节相位线路的锁相环 Download PDF

Info

Publication number
CN1711691B
CN1711691B CN200380102673.8A CN200380102673A CN1711691B CN 1711691 B CN1711691 B CN 1711691B CN 200380102673 A CN200380102673 A CN 200380102673A CN 1711691 B CN1711691 B CN 1711691B
Authority
CN
China
Prior art keywords
signal
phase
multiplexer
locked loop
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200380102673.8A
Other languages
English (en)
Other versions
CN1711691A (zh
Inventor
M·A·T·桑杜利努
D·M·W·里纳尔特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1711691A publication Critical patent/CN1711691A/zh
Application granted granted Critical
Publication of CN1711691B publication Critical patent/CN1711691B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H04L7/0274—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit with Costas loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种锁相环(1)，包括一个具有均衡自动调节相位线路(2)的频率检测器(10)，该锁相环(1)的特征在于该自动调节相位线路(2)包括耦合到多路复用器(31、32、33、34)的双边沿定时双稳态电路(21、22、23、24、25、26、27、28)，其中这些多路复用器由具有与输入信号(D)相同比特率的信号来控制。

Description

具有均衡自动调节相位线路的锁相环
技术领域
本发明涉及一种包括频率检测器的锁相环(PLL)，其中该频率检测器包括一个均衡自动调节相位线路(balanced quadricorrelator)。
背景技术
锁相环电路广泛用于现代通讯电路中以用来调谐接收机。通常一个锁相环包括一个压控振荡器(VCO)，一个频率控制环路和一个相位控制环路，所述频率控制环路和相位控制环路分别包括一个频率检测器和一个相位检测器。当锁相环中的输入信号是一个高速不归零制(NRZ)随机信号时，相位检测器和频率检测器难以在输入信号的随机过渡中工作。在过渡之间，相位和频率检测器应该保持相位误差和频率误差信息，以便当过渡消失时压控振荡器不会脱离这个锁相环。
在37届关于电路和系统的中西部地区研讨会的IEEE Proc.，1994年，第757-760页，由C.C.Yoon，S.Y.Lee和C.W.Lee发表的“Digital LogicImplementation of Quadricorrelators for Frequency detectors”中，描述了频率检测器已知的一种实现方式是自动调节相位线路的概念。均衡数字自动调节相位线路的模型是如图1中所示的一种均衡模拟自动调节相位线路。这个模拟自动调节相位线路包括了提供正交信号I，Q和输入信号IN的第一对混频器M1，M2。所述的这对混频器M1，M2的输出耦合到一对低通滤波器L1，L2，这两个低通滤波器分别提供信号Vi和Vq。信号Vi和Vq输入到与第二对混频器M3，M4耦合的一对微分电路(derivationcircuit)D1，D2中，并且交叉输入到第二对混频器M3，M4中。第二对混频器所产生的信号输入到一个加法器S中。加法器S提供一个信号FD，该信号用来表示在输入信号IN和正交信号I，Q之间的频率误差。以上所提到的文献中给出了一种模拟均衡自动调节相位线路的数字实现方式。该数字实现方式包括耦合到一个组合网络的单边沿触发器。因此，触发器仅仅检测正交输入和一个D输入信号的上升沿之间的相位移位，这就意味着该自动调节相位线路以半速率或2*T比特来工作。T比特被定义为用于高或低二进制级的时间周期。而且，自动调节相位线路的组合部分包括8个3输入“与”门和2个4输入“或”门，用以确定由匹配元件的工艺误差所确定的、自动调节相位线路所产生的信号之间的延迟和补充相位移位。
SAVOJ J.ET AL.的“Design of half-rate clock and data recovery circuitsfor optical communication systems”，THE 38TH ANNUAL DESIGNAUTOMATION CONFERENCE(DAC)，LAS VEGAS，NV，JUNE 18-22，2001，PROCEEDINGS OF THE DESIGN AUTOMATION CONFERENCENEW YORK，NY，ACM，US，vol.CONF.38，18，June 2001(2001-06-18)，第121-126页，XP010552368，ISBN 1-58113-297-2(D1)中，公开了一种双半速率时钟和数据恢复(CDR)电路的设计。第一CDR电路包括图4所示的相位检测器，相位检测器包括触发电路的第一序列和触发电路的第二序列，每一个序列提供了输入到多路复用器的相应信号，由与所述序列中所包括的触发器相同的时钟信号来控制多路复用器。
在该参考文献的图11示出的另一个相位检测器的第二实施例中，所述相位检测器包括与第二多路复用器耦合的第一对双稳态电路和与第二多路复用器耦合的第二对双稳态电路，给各个双稳态电路分别提供相互正交的相位移位信号CK0和CK90，以便提供第一信号V1和第二信号V2，第一信号V1和第二信号V2分别指示了输入信号数据与相互正交的相位移位信号CK0和CK90之间的相位差。电路还包括与第三多路复用器耦合的第三对双稳态电路，给所述第三双稳态电路提供第二信号(V2)。
该参考文献的图12示出了相位和频率检测器，包括如上所述的两个相位检测器，相位检测器的输出被提供到与附加多路复用器耦合的一对附加双稳态电路，附加多路复用器提供了指示数据输入数据与时钟信号之间的频率偏移的信号。因此，D1中公开了在上述连接中利用两个相位检测器来创建频率检测器。
发明内容
因此本发明的目的是为了克服以上所提到的问题。
由独立权利要求限定本发明。从属权利要求描述了有利的实施例。通常双稳态电路能在一个时钟信号的上升沿或在其下降沿读取二进制信息。就以上所提到的T比特参数而言，在时钟信号的每个周期，也就是以每2T比特或半速率，读取一次输入信息。另外一种可能性是在时钟信号的上升沿和下降沿都读取输入信息，这意味着在时钟的每半个周期，也就是以T比特率，读取输入信息。这个特征能够在时钟信号和双稳态电路之间通过直接耦合来实现，或能够使用在处理具有相同T比特的输入信号的过程中所获得的中间信号来实现。这就意味着双稳态电路能够与具有控制输入的组合电路-例如用于以T比特速度工作的多路复用器组合在一起。给耦合到第一多路复用器的第一对双边沿定时双稳态电路以及耦合到第二多路复用器的第二对双边沿定时双稳态电路分别提供相互正交的相位移位的信号。第一多路复用器和第二多路复用器提供一个第一信号和一个第二信号，以表示在输入信号和相互正交的相位移位信号之间的相位差。在例如光学网络的许多应用中，当时钟信息从作为不归零制(NRZ)信号的输入信号中丢失时，时钟恢复尤为必要，此外，时钟恢复电路通常使用一个锁相环，该锁相环有一个提供正交信号的正交压控振荡器，所述正交信号也就是相互移位90度。锁相环还具有一个相位检测器和一个频率检测器。仅在过渡之间的输出上保持相同误差的输入信号D过渡上更新多路复用器的输出。输入信号和正交时钟信号之间的相位差在一个正或负量化信号中变换，当该信号是正时，时钟增加它的相位，并且对于负信号，时钟减小它的相位。
本发明的另外一个实施例中，向耦合到第三多路复用器的第三对双边沿定时双稳态电路以及耦合到第四多路复用器的第四对双边沿定时双稳态电路交叉提供第一信号和第二信号，也就是第一信号输入到第四对双稳态电路，而第二信号输入到第三对双稳态电路，对于第三对双稳态电路，第一信号是时钟信号，而对于第三多路复用器，第一信号是控制信号，对于第四对双稳态电路，第二信号是时钟信号，而对于第四多路复用器，第二信号是控制信号。第三和第四对双稳态电路在由第一和第二多路复用器所提供的第一和第二信号的过渡上被采样，第三和第四对双稳态电路分别实现第一和第二信号值的符号反相。这种反相用来复制一个差分器的工作原理，它提供了上升沿的正值和下降沿的负值。可以建立没有反相的自动调节相位线路，但是在这种情况下，因为仅有一个边沿用来进行比较，因此频率检测器的增益会减少。由第三和第四多路复用器产生的信号输入到一个加法器，该加法器提供一个误差信号，以用来表示在输入信号和相互正交信号之间的频率误差。当由第三和第四多路复用器产生的信号是电压时，该加法器可以是电压加法器，或者当各个信号是电流时，该加法器可以是简单节点。
附图说明
本发明以上和其他的特征和优点将通过参考附图对本发明典型的实施例所进行的描述而变得显而易见，其中：
图1描述了一个现有技术的自动调节相位线路，
图2描述了根据本发明的数字自动调节相位线路的示意图，
图3描述了用于相互正交信号的旋转轮模拟，
图4描述了当相互正交信号的频率低于输入信号的比特率时的频率检测，
图5描述了当相互正交信号的频率高于输入信号的比特率时的频率检测，以及
图6描述了具有如本发明所描述的频率检测器的锁相环。
具体实施方式
图2描述了根据本发明的数字自动调节相位线路的示意图，自动数字调节线路2包括耦合到多路复用器31、32、33、34的双边沿定时双稳态电路21、22、23、24，25、26、27、28，这些多路复用器由具有与输入信号D相同比特率的信号所控制。给耦合到第一多路复用器31的第一对双边沿定时双稳态电路21、22，以及耦合到第二多路复用器32的第二对双边沿定时双稳态电路23、24，分别提供相互正交的相位移位信号CKI和CKQ，并且提供表示输入信号D和相互正交的相位移位信号CKI、CKQ之间相位差的第一信号Q和第二信号I，这里应该指出，双稳态电路可以是触发器或锁存器。为说明目的，而在图2中示出一种使用D型锁存器的实现方式。如图6所示那样，相互正交信号是由压控振荡器VCO所产生的。
给耦合到第三多路复用器33的第三对双边沿定时双稳态电路25、26，以及耦合到第四多路复用器34的第四对双边沿定时双稳态电路27、28，分别提供第一信号Q和第二信号I。自动数字调节线路2进一步包括第一加法器35，用来将第三多路复用器33提供的第三信号与第四多路复用器34提供的第四信号相加，并且产生一个误差信号FD，该误差信号FD用来表示在输入信号D和相互正交信号CKI、CKQ之间的频率差。
锁存器-多路复用器的组合执行为一种在输入信号D的过渡上进行定时的锁存器。输入信号D的过渡由两个正交信号CKI和CKQ以T比特率进行采样。仅在过渡之间的输出上保持相同误差的输入信号D过渡上更新多路复用器的输出。第二输出信号Q是相位检测器的输出，并且第一输出信号I与Q正交。输入信号D分别与CKQ、CKI的相位差在正或负量化信号中变换。当信号是正时，时钟增加它的相位，当信号是负时，时钟减小它的相位。第三和第四对锁存器25、26、27、28被在I和Q信号的过渡上采样。可以观察到，对采样I和Q的锁存器的输出所进行的符号反相分别输出Q和I的正值。需要该反相以复制一个差分器的工作原理，其在信号的上升沿给出正值并且在信号的下降沿给出负值。没有反相的自动调节相位线路的一个可选方案也产生一个频率误差，但是频率检测器的增益因此而减小(仅有一个过渡用于进行比较)。
信号I和Q的平衡位置能够以图3所示的旋转轮模拟来表示。当相位锁定时，矢量I是正的，稳定的并且等于+1，Q矢量以周期性的方式从正象限跳到负象限。用于频率检测器的频率误差产生信号通过图4和图5来帮助解释。
当时钟太缓慢时(图4)，这两个正交信号对I和Q利用一个等于频率差Δω的角频率和信号I的导数向逆时针方向旋转，所述信号I下降到Q信号的顶端产生一个误差信号。
当时钟太快时(图5)，这两个正交信号对I和Q利用一个等于频率差Δω的角频率和信号I的导数而向顺时针方向旋转，所述信号I以180度相位差信号下降到Q信号的顶端以产生一个误差信号。
图6描述了一个具有本发明所述的频率检测器10的锁相环。误差信号FD通过耦合到第一低通过滤器30并进而耦合到第二加法器80的第一电荷泵20，输入到一个压控振荡器VCO的粗控制输入端C。频率误差信号FD输入到压控振荡器的粗控制输入端C，因为压控振荡器不得不尽可能迅速地适应在输入信号D和正交信号CKI和CKQ之间的频率差。压控振荡器的细控制输入端F由信号PD所控制，该信号PD由耦合到第二电荷泵60并进而耦合到第二低通滤波器50的相位检测器70来提供。
如之前所描述的那样，频率误差信号FD是一个量化信号，它在相位锁定时在压控振荡器的粗输入端产生额外的波动。然而，当使用一个三态电荷泵作为第一电荷泵时，可以减轻这个波动。
在以上的描述中使用了单端信号，但对于本领域技术人员来说，可以很容易导出利用差分信号的自动调节相位线路的实际实现方式。
需要指出的是本发明的保护范围并不局限于在此描述的实施例。本发明的保护范围也不会受限于权利要求中的附图标记。单词“包括”不会排斥除了权利要求所记载的部件之外的其他部分。出现在一个部件前面的单词“一个”并不会排斥多个这种部件。本发明的方法形成部分能够以专用硬件的形式来实现，也能够以在可编程目的处理器的形式来实现。本发明存在于每一个新特征或特征的组合中。

Claims (6)

1.一种包括一个具有均衡自动调节相位线路(2)的频率检测器(3)的锁相环(1)，所述均衡自动调节相位线路包括：
与第一多路复用器(31)耦合的第一对双边沿定时双稳态电路(21，22)，
与第二多路复用器(32)耦合的第二对双边沿定时双稳态电路(23，24)，
给各个双边沿定时双稳态电路(21，22；23，24)分别提供相互正交的相位移位信号(CKI，CKQ)，以产生第一信号(I)和第二信号(Q)，所述第一信号和第二信号表示在输入信号(D)和相互正交的相位移位信号(CKI，CKQ)之间的相位差；
给与第三多路复用器(33)耦合的第三对双边沿定时双稳态电路(25，26)提供第二信号(Q)，
该锁相环的特征在于：给与第四多路复用器(34)耦合的第四对双边沿定时双稳态电路(27，28)提供第一信号(I)。
2.如权利要求1中所述的锁相环，其中每一个输入信号(D)和相互正交的相位移位信号(CKT，CKQ)是差分信号。
3.如权利要求1或2中所述的锁相环，其中相互正交的相位移位信号(CKI，CKQ)由压控振荡器所产生。
4.如权利要求1中所述的锁相环，其中自动调节相位线路(2)进一步包括第一加法器(35)，以用来将第三多路复用器(33)产生的第三信号与第四多路复用器(34)产生的第四信号相加，并且产生一个误差信号(FD)，所述误差信号用来表示在输入信号(D)和相互正交的信号(CKI，CKQ)之间的频率差。
5.如权利要求4中所述的锁相环，其中误差信号(FD)通过耦合到第一低通滤波器(30)并进而耦合到第二加法器(80)的第一电荷泵(10)而输入到压控振荡器的粗控制输入端。
6.如权利要求5中所述的锁相环，其中细控制输入端由一个信号所控制，该信号由耦合到第二电荷泵(60)并进而耦合到第二低通滤波器(50)的相位检测器(70)所提供。
CN200380102673.8A 2002-11-05 2003-10-08 具有均衡自动调节相位线路的锁相环 Expired - Fee Related CN1711691B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP02079608.2 2002-11-05
EP02079608 2002-11-05
PCT/IB2003/004467 WO2004042925A1 (en) 2002-11-05 2003-10-08 Pll with balanced quadricorrelator

Publications (2)

Publication Number Publication Date
CN1711691A CN1711691A (zh) 2005-12-21
CN1711691B true CN1711691B (zh) 2010-06-02

Family

ID=32309398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200380102673.8A Expired - Fee Related CN1711691B (zh) 2002-11-05 2003-10-08 具有均衡自动调节相位线路的锁相环

Country Status (7)

Country Link
US (1) US7466785B2 (zh)
EP (1) EP1563605B1 (zh)
JP (1) JP4549861B2 (zh)
CN (1) CN1711691B (zh)
AU (1) AU2003264813A1 (zh)
DE (1) DE60311138T2 (zh)
WO (1) WO2004042925A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497708B2 (en) * 2011-05-06 2013-07-30 National Semiconductor Corporation Fractional-rate phase frequency detector
TWI525999B (zh) * 2013-11-12 2016-03-11 智原科技股份有限公司 頻率鎖定裝置及方法
KR102222449B1 (ko) * 2015-02-16 2021-03-03 삼성전자주식회사 탭이 내장된 데이터 수신기 및 이를 포함하는 데이터 전송 시스템
US9673847B1 (en) * 2015-11-25 2017-06-06 Analog Devices, Inc. Apparatus and methods for transceiver calibration
US9979408B2 (en) 2016-05-05 2018-05-22 Analog Devices, Inc. Apparatus and methods for phase synchronization of phase-locked loops
US10439851B2 (en) * 2016-09-20 2019-10-08 Ohio State Innovation Foundation Frequency-independent receiver and beamforming technique
US11082051B2 (en) 2018-05-11 2021-08-03 Analog Devices Global Unlimited Company Apparatus and methods for timing offset compensation in frequency synthesizers
KR20210129327A (ko) * 2020-04-20 2021-10-28 주식회사 엘엑스세미콘 데이터구동장치 및 이의 구동 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3201043B2 (ja) * 1993-01-13 2001-08-20 住友電気工業株式会社 位相周波数比較回路
US5757857A (en) * 1994-07-21 1998-05-26 The Regents Of The University Of California High speed self-adjusting clock recovery circuit with frequency detection
JPH11308097A (ja) * 1998-04-24 1999-11-05 Sony Corp 周波数比較器およびこれを用いたｐｌｌ回路
JP3209188B2 (ja) * 1998-10-14 2001-09-17 日本電気株式会社 Ｐｌｌ回路
US6853696B1 (en) * 1999-12-20 2005-02-08 Nortel Networks Limited Method and apparatus for clock recovery and data qualification
US6914953B2 (en) * 2000-12-28 2005-07-05 International Business Machines Corporation Multiphase clock recovery using D-type phase detector

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHAN GEUN YOON.PROCEEDINGS OF THE MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS 2.1994,757-760. *
SAVOJ J.PROCEEDINGS OF THE DESIGN AUTOMATION CONFERENCE 38.2001,121-126. *

Also Published As

Publication number Publication date
AU2003264813A1 (en) 2004-06-07
DE60311138T2 (de) 2007-10-31
DE60311138D1 (de) 2007-02-22
EP1563605B1 (en) 2007-01-10
EP1563605A1 (en) 2005-08-17
US20060034410A1 (en) 2006-02-16
JP2006505986A (ja) 2006-02-16
WO2004042925A1 (en) 2004-05-21
US7466785B2 (en) 2008-12-16
CN1711691A (zh) 2005-12-21
JP4549861B2 (ja) 2010-09-22

Similar Documents

Publication Publication Date Title
KR100234551B1 (ko) 초고주파 클럭 및 데이타 복구 회로를 위한 위상검파기
US7321248B2 (en) Phase adjustment method and circuit for DLL-based serial data link transceivers
US6914953B2 (en) Multiphase clock recovery using D-type phase detector
US5712580A (en) Linear phase detector for half-speed quadrature clocking architecture
EP0494984B1 (en) Phase detector for phase-locked loop clock recovery system
EP1355444B1 (en) Clock recovery circuit and data receiving circuit
EP1016218B1 (en) Phase detector for high speed clock recovery from random binary signals
WO1998043356A1 (en) A clock recovery circuit
EP3577847B1 (en) Clock data recovery with non-uniform clock tracking
US6263034B1 (en) Circuit and technique for digital reduction of jitter transfer
US20030227989A1 (en) Method and apparatus for clock-and-data recovery using a secondary delay-locked loop
CN1711691B (zh) 具有均衡自动调节相位线路的锁相环
JPS62145924A (ja) デイジタル・フエ−ズロツクル−プ回路
CN100431268C (zh) 使用不均衡自动调节相位线路的锁相环
US6771728B1 (en) Half-rate phase detector with reduced timing requirements
KR100656370B1 (ko) 위상 보간 클럭을 이용한 데이터 복원 장치 및 방법
US6819728B2 (en) Self-correcting multiphase clock recovery
US5592519A (en) Dual frequency clock recovery using common multitap line
CN108055036B (zh) 时钟数据恢复电路的环路带宽调节方法和装置
US5684805A (en) Microwave multiphase detector
US6650146B2 (en) Digital frequency comparator
JP2002094494A (ja) クロック回復回路
CN113541915B (zh) 一种宽动态范围的快速时钟恢复实现方法及装置
US20010028693A1 (en) Method and circuit for glithch-free changing of clocks having different phases
CN115208387B (zh) 锁相环、时钟恢复方法、装置及时钟恢复仪

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071102

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071102

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602

Termination date: 20121008