[go: up one dir, main page]

CN1694184A - 非易失性半导体存储器件及其多块擦除方法 - Google Patents

非易失性半导体存储器件及其多块擦除方法 Download PDF

Info

Publication number
CN1694184A
CN1694184A CN200510067239.1A CN200510067239A CN1694184A CN 1694184 A CN1694184 A CN 1694184A CN 200510067239 A CN200510067239 A CN 200510067239A CN 1694184 A CN1694184 A CN 1694184A
Authority
CN
China
Prior art keywords
block
address
storage
decoder
storage block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510067239.1A
Other languages
English (en)
Inventor
李锡宪
李真烨
朴大植
金泰均
崔永准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040032271A external-priority patent/KR100632941B1/ko
Priority claimed from KR1020040073030A external-priority patent/KR100634433B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201310182861.1A priority Critical patent/CN103247341B/zh
Publication of CN1694184A publication Critical patent/CN1694184A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/18—Flash erasure of all the cells in an array, sector or block simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it

Landscapes

  • Read Only Memory (AREA)

Abstract

一种非易失性半导体存储器件包括存储块和擦除控制器，该擦除控制器被配置成控制其中同时擦除至少两个存储块的多块擦除操作。根据一些实施例，在选择并同时擦除所选择的存储块之后，根据外部提供的擦除校验命令和块地址执行对每个已擦除存储块的擦除校验操作。根据一些实施例，当正在擦除所选择的存储块时，如果存储器件收到暂时中止命令，则擦除操作中止，并开始诸如读取操作的另一操作。当存储器件收到恢复命令时，恢复擦除操作。对其它实施例进行了描述并提出了权利要求。

Description

非易失性半导体存储器件及其多块擦除方法
技术领域
本公开涉及非易失性存储器件，具体涉及带有能减少编程(program)时间的改进编程算法的闪速存储器件。
背景技术
通过认为半导体存储器是数字逻辑系统设计的最至关重要的微电子部件，该数字逻辑系统设计例如计算机和从人造卫星到消费电子产品的基于微处理器的应用。因此，通过确定更高密度和更快速度的比例在包括处理增强和技术发展的半导体存储器制造中的进步，帮助建立用于其它数字逻辑系列的性能标准。半导体存储器件可以描述为易失性随机存取存储器(RAM)或者非易失性存储器件。在RAM中，或者如在静态随机存取存储器(SRAM)中那样通过建立双稳态多谐振荡器的逻辑状态来存储逻辑信息，或者如在动态随机存取存储器(DRAM)中那样通过充电电容器来存储逻辑信息。在任何一种情况下，只要施加电源就能存储并读取数据，而当断开电源时就丢失数据；因此，它们被称为易失性存储器。
非易失性存储器，例如掩模只读存储器(MROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)，即使断开电源也能存储数据。取决于所使用的制造技术，非易失性存储器的数据存储模式可以是永久性的或者是可重编程的。在计算机、航空电子、无线电通讯和消费电子工业中的各种应用中，永久性存储器用于存储程序和微码。在需要快速、可编程的非易失性存储的系统中使用的诸如非易失性SRAM(nvSRAM)的器件中，易失性和非易失性存储器存储模式的单片组合也是可得到的。此外，还逐渐形成了许多专用存储器体系结构，其包括某种附加逻辑电路以优化其用于特定应用任务的性能。
然而，在非易失性存储器中，MROM、PROM和EPROM不能由系统本身自由地擦除和写入，因此对于普通用户而言不易更新所存储的内容。另一方面，EEPROM能被电擦除或者写入。EEPROM的应用扩大到辅助存储器或者需要连续更新的系统编程。具体地说，闪速电可擦除可编程存储器(Flash EEPROM，以下称为闪速存储器)具有高于传统EEPROM的集成度，从而有利于应用到大规模辅助存储器。
闪速存储器件包括存储单元阵列，该陈列包括若干存储块。各存储块的读取/擦除/编程操作是单独进行的。擦除存储块所需的时间是限制包括闪速存储器件的系统性能的因素，也是限制闪速存储器件自身性能的因素。
为了解决此缺陷，题为“非易失性半导体存储器件中的多块擦除和校验电路及其方法”(MULTI-BLOCK ERASE AND VERIFICATION CIRCUITIN A NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND AMETHOD THEREOF)的美国专利No.5841721，以及题为“带有选择性多扇区擦除的多状态闪速电可擦除可编程只读存储器系统”(MULTI STATEFLASH EEPROM SYSTEM WITH SELECTIVE MULTI-SECTOR ERASE)的美国专利No.5999446中公开了用于同时擦除多个存储块的技术，在本文中引作参考。
在同时擦除若干个存储块后，执行擦除校验操作，以判断该存储块是否已被正常擦除。针对每个同时擦除的存储块进行这种擦除校验操作。就上述参考文献而言，通过在存储器件中存储已擦除存储块的地址信息并参照所存储的地址信息，执行擦除校验操作。这意谓着闪速存储器件需要单独的用于控制多块擦除校验操作的控制逻辑以及与此相关的控制信号线。据此，有关已擦除存储决的擦除校验操作是限制闪速存储器件性能和面积的因素。
本发明的实施例着手解决传统技术的这些及其它的缺陷。
发明内容
本发明的一些实施例提供了一种非易失性半导体存储器件及其擦除方法，其能够改进多块擦除方法中的擦除校验操作。
本发明的一些实施例提供了一种非易失性半导体存储器件及其擦除方法，其能够改变多块擦除方法中的擦除时间。
本发明的一些实施例提供了一种非易失性半导体存储器件，其能够暂时中止多块擦除操作并执行读/写操作。
附图说明
通过参考下文结合附图进行的详细描述使本发明的实施例变得更好理解，本发明的更完全的理解及其许多伴随优点将变得更清楚，附图中相同的标号表示相同或者相似的部件。
图1是图示根据本发明一些实施例的非易失性半导体存储器的示意方框图；
图2是图示适合与图1中的器件一起使用的示例性行译码器电路、示例性块译码器电路和示例性页面缓冲器电路的示意方框图；
图3是进一步图示图2的示例性块译码器电路的电路图；
图4是图示可以施加到图3的块译码器电路的控制信号的时序图；
图5是图示根据本发明一些实施例的非易失性半导体存储器的多块擦除方法的流程图；
图6是图示根据本发明一些实施例的非易失性半导体存储器的多块擦除操作的时序图；
图7是图示根据本发明其它实施例的非易失性半导体存储器的示意方框图；
图8是图示根据本发明一些实施例的非易失性半导体存储器的暂时中止模式的时序图。
具体实施方式
根据本发明一些实施例的非易失性半导体存储器，提供了一种在同时擦除多个存储块之后的新颖的擦除校验方式。根据外部提供的擦除校验命令和块地址，可以执行每个已擦除存储块的擦除校验操作。例如，为了选择一组N个已擦除存储块，从外部提供擦除命令和块地址的N次循环，下面对其进行更完全的描述。此外，根据本发明的一些实施例，根据所要擦除存储块的数目，自动改变同时擦除存储块所需的时间，下面对其进行更完全的描述。
图1是图示根据本发明一些实施例的非易失性半导体存储器件的示意方框图。在图1中所图示的非易失性半导体存储器件，是一种NAND类型的闪速存储器件，但很显然本发明的其它实施例可以包括其它存储器件，例如MROM、PROM、FRAM、NOR类型的闪速存储器件等。
参照图1，非易失性半导体存储器件100包括存储单元阵列110，其存储数据信息并具有多个存储块BLK0-BLKn。非易失性半导体存储器件100还包括地址缓冲器电路120、预译码器电路130、块译码器电路140、行译码器电路150、擦除控制器电路160、页面缓冲器电路170、列译码器电路180、列选通电路190、输入/输出缓冲器电路200、合格/失败检查电路210和高压产生器电路220。
地址缓冲器电路120由擦除控制器电路160控制，并经由输入/输出引脚I/Oi接收行/列地址。预译码器电路130对来自地址缓冲器电路120的行地址RA进行译码，并向块译码器电路140和行译码器电路150输出译码后的地址信号。译码后的地址信号包括用于选择存储块的块地址信息、以及用于选择所选择的存储块的页面(或者字线)的页面地址信息。块译码器电路140由擦除控制器电路160控制，并响应于来自预译码器电路130的块地址信息选择存储块。在本实施例中，块译码器电路140被配置成在多块擦除模式下根据擦除控制器电路160的控制存储要擦除的存储块的块地址信息。根据操作模式，行译码器电路150用来自高压产生器电路220的字线电压驱动所选择的存储块的页面。
页面缓冲器电路170包括若干每个连接到位线(由所有存储块共享)的页面缓冲器，并根据操作模式作为读取放大器和作为写入驱动器操作。例如，在读取操作中，页面缓冲器电路170经由位线从所选择的存储块读取页面数据。在编程操作期间，页面缓冲器电路170锁存要编程的数据，并分别用地电压或者电源电压驱动位线。列译码器电路180对来自地址缓冲器电路120的列地址CA进行译码，列选通电路190响应于来自列译码器电路180的译码后的地址信号，通过位组织单元(bit organization unit)选择页面缓冲器电路170的页面缓冲器。在读取操作期间，由页面缓冲器电路170读取的数据通过列选通电路190和输入/输出缓冲器电路200对外输出。在编程操作期间，将要编程的数据通过列选通电路190和输入/输出缓冲器电路200传输至页面缓冲器电路170。
尽管在图中未示出，列译码器电路180包括地址计数器，其顺序增加初始列地址并连续产生列地址。这意谓着所要读取或编程的页面数据是由位组织单元通过列选通电路190顺序传输的。
仍然参照图1，合格/失败(pass/fail)检查电路210在擦除校验操作期间接收由页面缓冲器电路170读取的页面数据位，并判断接收的页面数据位是否具有相同的数值(亦即，合格数据位)。合格/失败检查电路210向擦除控制器电路160输出判断结果。高压产生器电路220由擦除控制器电路160控制，并产生多块擦除操作和擦除校验操作时所需要的字线电压和整体电压(bulk voltage)。字线电压通过行译码器电路150传输至所选择的存储块的页面(即，字线)，以及整体电压提供给所选择的存储块的整体。
擦除控制器电路160被配置成控制由多块擦除周期和擦除校验周期组成的多块擦除模式。擦除控制器电路160响应于控制信号(例如CLE、ALE、/CE、/RE、/WE)判断地址/命令/数据输入的时序。擦除控制器电路160响应于多块选择命令控制块译码器电路140，使得在多块擦除周期中要擦除的存储块的块地址通过地址缓冲器电路120和预译码器电路130顺序存储在块译码器电路140中。擦除控制器电路160响应于多块擦除命令控制多块擦除操作，以便同时擦除收到块地址的存储块。在该多块擦除操作时，将所选择的存储块的页面设置为地电压，并将其整体(bulk)设置为高压(例如20V)。例如，在多块擦除操作时，擦除控制器电路160控制块译码器电路140和高压产生器电路220，从而根据所存储的块地址选择存储块，并从而将所选择的存储块的每个的页面设置为地电压，以及将其整体(bulk)设置为高压(例如20V)。在执行该多块擦除操作之后，擦除控制器电路160响应于外部提供的擦除校验命令和块地址，控制每个已擦除存储块的擦除校验操作。亦即，响应于外部擦除校验命令和外部块地址，进行每个已擦除存储块的擦除校验操作。下面对此进行更完全的描述。
如上所述，根据外部提供的擦除校验命令和块地址，执行非易失性半导体存储器件100的擦除校验操作。换句话说，从外部接收擦除校验命令和块地址的N个循环，以选择一组N个已擦除的存储块。
图2是图示适合与图1中器件一起使用的示例性行译码器电路、示例性块译码器电路和示例性页面缓冲器电路的示意方框图。
参照图2，存储块BLK0包括若干串111，每个串包括串选择晶体管SST、地选择晶体管GST和在选择晶体管SST和GST之间串联的若干存储单元(或存储单元晶体管)MC0-MCm。将串111分别电连接至相应的位线BL0-BLk。位线BL0-BLk被布置成由存储单元阵列110的存储块BLk0-BLkn共享。在每个串111中，将串选择晶体管SST的栅极连接至串选择线SSL，地选择晶体管GST的栅极连接至地选择线GSL，以及存储单元晶体管MCm-MC0的栅极分别连接至相应的字线WLm-WL0。
通过选择晶体管ST0-STi将串选择线SSL、字线WLm-WL0和地选择线GSL电连接至相应的选择线S0-Si。例如，在多块擦除周期中，使选择线S0和Si浮动，并且将选择线S1-Si-1设置为地电压。选择晶体管ST0-STi组成行译码器电路150，其还包括译码器电路151，用于响应于来自预译码器电路130的页面地址信息，向选择线S0-Si传输相应的电压(由图1中的高压产生器电路提供)。
将选择晶体管ST0-STi的栅极共同连接至块选择线BSC，该选择线由块译码器141控制。块译码器141由擦除控制器电路160控制，并响应于块地址信息使块选择线BSC有效或无效。页面缓冲器电路170包括页面缓冲器PB，每个页面缓冲器连接至各自的位线BL0-BLk，并且向图1中的合格/失败检查电路210输出在擦除校验操作时读取的数据值nWd0-nWDk。利用该数据值判断存储块的擦除操作是否正常执行。在题为“非易失性半导体存储器件及其优化编程方法(NONVOLATILESEMICONDUCTOR MEMORY DEVICE AND AN OPTIMIZINGPROGRAMMING METHOD THEREOF)”的美国专利No.5299162中公开了示范性的页面缓冲器和合格/失败检查电路，在此将其引作参考。
图3是进一步图示图2的示例性块译码器电路的电路图。图4是图示可以施加到图3的示例性块译码器的控制信号的时序图。
参照图3，块译码器141与存储块相应。相应于他存储块的块译码器可以具有与块译码器141相同的结构。块译码器141包括与非(NAND)门G1、PMOS晶体管MP1和MP2、NMOS晶体管MN1、由反相器INV1和INV2组成的锁存器LAT(或寄存器)、传输门TG1和TG2以及电平转换器LS。将来自图1中预译码器电路130的译码后的块地址信号Pm、Qm和Rm施加到与非门G1。PMOS晶体管MP1和MP2串联在电源电压和锁存器LAT的输入节点ND1之间。PMOS晶体管MP1的栅极连接到与非门G1的输出端，并且PMOS晶体管MP2的栅极被连接来接收控制信号nBLK_IN。NMOS晶体管MN1连接在锁存器LAT的输入节点ND1和地电压之间，并由控制信号BLK_RST控制。传输门TG1由控制信号MLT_EN控制，并向电平转换器LS传输锁存器LAT的输出。传输门TG2由控制信号NOR_EN控制，并向电平转换器LS传输与非门G1的输出。电平转换器LS响应于输入信号使块选择线BSC有效。根据操作模式将有效的块选择线BSC的电压电平不同地设置。例如，设置块选择线BSC的电压电平，使得选择线S0-Si的电压没有压降地通过图2中的选择晶体管ST0-STi传输至相应的线上。经由电平转换器LS提供给块选择线BSC的电压是从图1中高压产生器电路220提供的。
根据这些实施例，由擦除控制器电路160产生控制信号nBLK_IN、BLK_RST、NOR_EN和MLT_EN。
操作中，如果首次接收多块选择命令，则擦除控制器电路160使控制信号BLK_RST有效。控制信号BLK_RST的有效使得NMOS晶体管MN1导通，从而使锁存器LAT复位。在这时候，控制信号MLT_EN和NOR_EN处于低电平。这意谓着传输门TG1和TG2是截止的。其次，接收块地址以选择要擦除的存储块。由预译码器电路130对收到的块地址进行译码，并将译码后块地址信号Pm、Qm和Rm提供给与非门G1。当收到块地址时，擦除控制器电路160使控制信号nBLK_IN有效。如果译码后的块地址信号Pm、Qm和Rm全部是‘1’，则与非门G1的输出变为低，并由此使PMOS晶体管MP1导通。据此，当控制信号nBLK_IN有效时，锁存器LAT的输入节点ND1具有低至高的转变。在这时候，因为传输门TG1和TG2是截止的，所以块选择线BSC不被电平转换器LS驱动。
按照以上描述，如果块地址跟随在多块选择命令之后，则根据擦除控制器电路160的控制，将收到的块地址存储在块译码器141的锁存器LAT中。重复此操作直至将要擦除的存储块的块地址全部存储在相应的块译码器中。
一旦将要擦除的存储块的块地址全部存储在相应的块译码器中，擦除控制器电路160响应于多块擦除命令使控制信号MLT_EN有效。在控制信号MLT_EN有效时，将存储在锁存器LAT中的数值通过传输门TGl传输至电平转换器LS。电平转换器LS响应于输入信号使块选择线BSC有效。在这时候，仅仅所选择的存储决的块选择线BSC是有效的。然后，以公知的方式同时擦除所选择的存储块，并且在擦除时间期间使R/nB信号有效为低。
图3中，在随后的擦除校验周期期间，控制信号MLT_EN是无效的，而控制信号NOR_EN是有效的。据此，在擦除校验周期期间，根据输入块地址直接使块选择线BSC有效，而不在锁存器LAT中存储该块地址。
图5是图示根据本发明某些实施例的非易失性半导体存储器件的多块擦除方法的流程图。图6是图示根据本发明某些实施例的非易失性半导体存储器件的多块擦除操作的时序图。下面，将参照附图更完全地描述根据本发明某些实施例的非易失性半导体存储器件的多块擦除方法。
参照图5，如果在过程S401中收到多块选择命令CMD1，则擦除控制器电路160使控制信号BLK_RST有效，因此使块译码器141的锁存器复位。在这时候，使控制信号MLT_EN和NOR_EN保持在低电平，从而块选择线BSC不由要接收的块地址驱动。如果在过程S402中收到用于选择要擦除的存储块的块地址BA1，则预译码器电路130对收到的块地址进行译码，并将译码后的块地址信号Pm、Qm和Rm施加到块译码器141的与非门G1。当译码后的块地址信号Pm、Qm和Rm全部都为高电平时，与非门G1的输出变为低电平。这使块译码器141的PMOS晶体管MP1导通。同时，擦除控制器电路160使控制信号nBLK_IN有效，因此通过PMOS晶体管MP1和MP2块译码器141中的锁存器LAT的输入节点ND1变为高电平。由此，选择与收到的块地址相应的存储块。
重复过程S401和S402，直至收到所有要擦除的存储块的块地址(过程S403)。如果收到了所有要擦除的存储块的块地址，则在过程S404中接收多块擦除命令CMD2。响应于多块擦除命令CMD2，擦除控制器电路160使控制信号MLT_EN有效。当控制信号MLT_EN有效时，通过相应的传输门TG1将在块译码器141的锁存器LAT中的数值传输至相应的电平转换器LS。每个电平转换器LS当其输入信号为低电平时使相应的块选择线BSC有效。据此，使只有要擦除的存储块的块选择线BSC有效。然后，擦除控制器电路160控制行译码器电路150和高压产生器电路220，使得将每个所选择的存储块的字线(或页面)设置为地电压，并将所选择的存储块的整体设置为高电压。由此，在过程S405期间在给定时间内执行多块擦除操作。在这时候，在执行多块擦除操作的同时擦除控制器电路160使R/nB信号有效为低。
如果多块擦除操作结束，则擦除控制器电路160使R/nB信号无效为高。R/nB信号无效后，在过程S406中向非易失性半导体存储器件100提供擦除校验命令CMD3。当收到擦除校验命令CMD3时，擦除控制器电路160使控制信号NOR_EN有效为高。这使块译码器141中与非门1的输出能够通过传输门TG2直接传输至电平转换器LS。如果收到用于选择已擦除存储块之一的块地址BA1，预译码器电路130对收到的块地址BA1进行译码，并基于该译码结果由电平转换器LS使与收到的块地址BA1相应的已擦除存储块的块选择线BSC有效。然后，擦除控制器电路160控制行译码器电路150和高压产生器电路220，从而将所选择的存储块的字线设置为地电压。
当该所选择的存储块的字线被设置为地电压时，根据相应串的存储单元是否已被正常擦除，位线具有地电压或电源电压。例如，在正常擦除所有串中的存储单元的情况下，位线具有地电压。另一方面，在所有串中的存储单元的至少一个没有擦除的情况下，位线具有由相应的页面缓冲器预先充电的电压。页面缓冲器电路170的页面缓冲器PB锁存相应位线的电压电平。锁存的值nWD0-nWDk被传输至合格/失败检查电路210。合格/失败检查电路210判断值nWD0-nWDk是否具有相同值(例如，合格数据值)。合格/失败检查电路210的判断结果被存储在擦除控制器电路160中的状态寄存器161中。在过程S408中通过公知的状态读取操作对外输出状态寄存器161中的结果。在过程S409中，基于读出(read-out)的结果判断是否正常执行了所选择的存储块的擦除操作。如果读出结果表明没有正常执行所选择的存储块的擦除操作，则在过程S410中将该所选择的存储块分类为坏块。过程S411使得过程S406-S410重复执行，直至执行了每个已擦除存储块的擦除校验操作。
从以上描述可以了解到，在同时擦除存储块之后，根据从外部提供的擦除校验命令和块地址，执行对每个已擦除存储块的擦除校验操作。例如，为了选择一组N个已擦除的存储块，由外部提供擦除命令和块地址的N次循环。根据每个循环收到的擦除校验命令和块地址，执行擦除校验操作。
图7是根据本发明其它实施例的非易失性半导体存储器件的示意方框图。在图7中，由相同标号标记与图1中相同的部件，并省略重复的描述。除增加了标志产生器电路230和计数器240以外，在图7中图示的实施例与图1中图示的实施例相同。
标志产生器电路230和计数器240组成判断电路，用于判断要擦除的存储块的数目，并且擦除控制器电路160响应于判断电路的判断结果改变多块擦除操作所需的时间。标志产生器电路230响应于控制信号(例如，CLE、ALE、/CE、/RE、/WE)，产生通知块地址输入的脉冲形状的标志信号FADD_IN。例如，当ALE和/RE信号是高电平以及CLE和/CE是低电平时，与/WE信号的高至低的转换同步标志产生器电路230产生标志信号FADD_IN。计数器240对标志信号FADD_IN的脉冲数进行计数，并向擦除控制器电路160输出计数值。当首次收到多块选择命令时，由擦除控制器电路160复位计数器240。擦除控制器电路160响应于该计数值控制用于多块擦除操作的时间。例如，擦除控制器电路160根据判断电路的判断结果控制高压产生器电路220，从而可以调整用于擦除操作的施加电压的时间。
根据要擦除的存储块的数量，用于擦除操作的时间不同。即，当增加要擦除的存储块的数量时，用于擦除操作的时间就变得更长。与不考虑要擦除存储块的数量而恒定保持擦除时间的常规方法相比较，本发明的实施例通过根据要擦除存储块的数量可变地控制擦除时间能够优化用于多块擦除操作的时间。
根据本发明某些实施例的非易失性存储器件支持暂时中止模式(suspend mode)。在暂时中止模式中，暂时中止多块擦除操作，并执行另一操作，例如读取操作。图8是图示根据本发明某些实施例的非易失性半导体存储器的暂时中止模式的时序图。
参照图8，在执行多块擦除操作期间，向非易失性半导体存储器件100提供暂时中止命令。当向存储器件100提供暂时中止命令(例如B0h)时，擦除控制电路160暂时中止该多块擦除操作，并执行恢复操作，其中初始化擦除操作所使用的电压。在给定时间(例如，大约300微秒)期间执行恢复操作之后，将在擦除控制电路160的控制下执行另一操作，例如读取操作。尽管暂时中止了该多块擦除操作，但是在块译码器电路150中存储的块选择信息仍然被保持。为此，在另一操作期间，擦除控制电路160使块译码器141的传输门TG1截止，并使其传输门TG2导通。即，在暂时中止该多块擦除操作的情况下，在另一操作时要选择的存储块的块选择信息通过与非门G1和传输门TG2传输至电平转换器LS。然后，以公知的方式执行读取操作。
一旦完成另一操作，向存储器件100提供恢复命令(例如30h)。响应于恢复命令，擦除控制电路160恢复多块擦除操作。根据先前存储的块选择信息，恢复的多块擦除操作被执行，而这是通过使各块译码器141的传输门TG1导通来实现的。在擦除控制电路160的控制下恢复该多块擦除操作。尽管收到读取命令以执行读取操作，但擦除控制电路160仍然控制块译码器电路140，使得在各块译码器141的锁存器中的信息没有被复位。
通过许多途径可以实践本发明的实施例。以下是本发明某些实施例的示范性的、非限制的描述。
根据某些实施例，一种擦除非易失性半导体存储器件的方法包括：选择存储块以同时擦除所选择的存储块，以及根据从外部提供的擦除校验命令和块地址，对每个已擦除存储块执行擦除校验操作。根据要擦除的存储块的数目，改变擦除操作所需要的时间。
根据本发明其它的实施例，一种非易失性半导体存储器件包括：若干存储块和擦除控制器，该擦除控制器被配置成控制其中同时擦除至少两个存储块的多块擦除操作。在多块擦除操作之后，响应于外部提供的擦除校验命令和块地址，擦除控制器控制对每个已擦除存储块的擦除校验操作。该擦除控制器包括状态寄存器，用于存储擦除校验操作的结果。在接收下一个擦除校验命令之前，对外输出该状态寄存器中的擦除校验结果。
根据本发明其它的实施例，一种非易失性半导体存储器件包括：若干存储块；判断电路，用于判断要擦除的存储块的数目；擦除控制器，被配置成控制其中同时擦除至少两个存储块的多块擦除操作。擦除控制器基于判断电路的判断结果改变用于多块擦除操作的时间。在多块擦除操作之后，响应于外部提供的擦除校验命令和块地址，擦除控制器控制对每个已擦除存储块的擦除校验操作。判断电路包括标志信号产生器和计数器，每当收到用于选择要擦除的存储块的块地址时，标志信号产生器产生脉冲标志信号，计数器用于对标志信号的脉冲数计数以向擦除控制器输出计数值，擦除控制器响应于该计数值控制用于多块擦除操作的时间。
利用几个示范性的实施例对本发明进行了描述。然而，应该理解，本发明的范围并不局限于所公开的实施例。相反，可以对上述公开的实施例做出各种修改和类似的布置，仍然落入本发明所附权利要求的范围。
本申请要求2004年5月7日提交韩国专利申请No.2004-32271，以及2004年9月13日提交的韩国专利申请No.2004-73030的优先权，因此该申请的全部内容出于所有的目的在此引作参考。

Claims (44)

1.一种擦除非易失性半导体存储器件的方法，包括：
选择存储块；
同时擦除所述存储块；以及
根据都是从外部提供的擦除校验命令和块地址，对所述存储块的每个执行擦除校验操作。
2.根据权利要求1所述的方法，其中，选择存储块包括：
响应于多块选择命令接收块地址；
将所述块地址存储在所述存储块之一的块译码器中；以及
对不同的块地址重复所述接收和存储过程，直至选择了所述存储块的全部。
3.根据权利要求1所述的方法，其中，同时擦除所述存储块包括响应于多块擦除命令同时擦除。
4.根据权利要求3所述的方法，其中，同时擦除所述存储块还包括根据所述存储块的数量调整擦除所述存储块所需的时间。
5.根据权利要求2所述的方法，其中，将所述块地址存储在所述块译码器中包括将所述块地址存储在寄存器中。
6.根据权利要求5所述的方法，还包括当接收到第一个多块选择命令时初始化所述寄存器。
7.根据权利要求1所述的方法，其中，执行所述擦除校验操作包括将结果存储在状态寄存器中。
8.根据权利要求7所述的方法，其中，执行所述擦除校验操作还包括在接收下一个擦除校验命令之前对外输出所述状态寄存器中的信息。
9.一种擦除非易失性半导体存储器件的方法，包括：
同时擦除存储块；
响应于从外部接收的块地址以及响应于擦除校验命令，选择所述存储块之一；
校验所述存储块之一是否被正常擦除；以及
重复所述选择和校验过程，直至已经选择并校验了所述存储块的全部。
10.根据权利要求9所述的方法，其中，擦除存储块包括：
响应于多块选择命令接收所述块地址；
将所述块地址存储在所述存储块之一的块译码器中；
重复所述接收和存储步骤，直至选择了所述存储块的全部；以及
响应于多块擦除命令擦除所述存储块。
11.根据权利要求10所述的方法，其中，将所述块地址存储在所述块译码器中包括将所述块地址存储在寄存器中。
12.根据权利要求11所述的方法，还包括当接收到第一个多块选择命令时初始化与所述存储块相应的块译码器的全部寄存器。
13.根据权利要求9所述的方法，其中，校验所述存储块之一是否被正常擦除包括将指示所述存储块之一是否被正常擦除的信息存储在状态寄存器中。
14.根据权利要求13所述的方法，其中，校验所述存储块之一是否被正常擦除还包括在接收下一个擦除校验命令之前对外输出所述状态寄存器中的信息。
15.根据权利要求10所述的方法，其中，擦除所述存储块包括根据所述存储块的数量调整擦除所述存储块所需的时间。
16.一种擦除非易失性半导体存储器件的方法，包括：
响应于多块选择命令接收块地址；
将所述块地址存储在要擦除的存储块的块译码器中；
对所述要擦除的存储块的剩余部分重复所述接收和存储步骤；
响应于多块擦除命同时擦除所述存储块的全部；
响应于从外部接收的块地址以及响应于擦除校验命令，选择所述存储块之一；
校验所述存储块之一是否被正常擦除；以及
对所述存储块的剩余部分重复所述选择和校验步骤。
17.根据权利要求16所述的方法，其中，将所述块地址存储在所述块译码器中包括将所述块地址存储在寄存器中。
18.根据权利要求17所述的方法，还包括当接收到第一个多块选择命令时初始化与所述存储块相应的块译码器的全部寄存器。
19.根据权利要求18所述的方法，其中，校验所述存储器之一是否被正常擦除包括将指示所述存储块之一是否被正常擦除的信息存储在状态寄存器中。
20.根据权利要求19所述的方法，其中，校验所述存储块之一是否被正常擦除还包括在接收下一个擦除校验命令之前对外输出所述状态寄存器中的信息。
21.根据权利要求16所述的方法，其中，擦除全部所述存储块包括根据所述存储块的数量调整擦除所述存储块的全部所需的时间。
22.一种非易失性半导体存储器件，包括：
存储块；以及
擦除控制器，被配置成控制同时擦除所述存储块的至少两个的多块擦除操作，所述擦除控制器还被配置成在所述多块擦除操作之后，响应于从外部提供的擦除校验命令和从外部提供的块地址，控制对所述至少两个存储块的每个的擦除校验操作。
23.根据权利要求22所述的器件，其中，所述擦除控制器包括用于存储所述擦除校验操作的结果的状态寄存器。
24.根据权利要求23所述的器件，其中，所述状态寄存器被配置成在接收下一个擦除校验命令之前对外输出结果。
25.根据权利要求22所述的器件，还包括块译码器，每个块译码器与所述存储块之一相应。
26.根据权利要求25所述的器件，其中，所述擦除控制器被配置成在所述多块擦除操作期间控制所述块译码器，以便将块地址存储在所述至少两个存储块的块译码器中。
27.根据权利要求26所述的器件，其中，每个块译码器包括用于存储相应的块地址的寄存器。
28.根据权利要求27所述的器件，其中，所述擦除控制器被配置成当接收到第一个多块选择命令时初始化与所述至少两个存储块相应的每个块译码器的寄存器。
29.根据权利要求28所述的器件，其中，所述擦除控制器还被配置成控制所述块译码器，以便在擦除校验操作期间选择所述至少两个存储块，而不存储块地址。
30.一种非易失性半导体存储器件，包括：
存储块；
判断电路，用于判断要擦除的存储块的数目；以及
擦除控制器，被配置成控制同时擦除至少两个存储块的多块擦除操作，所述擦除控制器被配置成响应于所述判断电路的输出，改变用于多块擦除操作的时间，所述擦除控制器还被配置成在所述多块擦除操作之后，响应于从外部提供的擦除校验命令和从外部提供的块地址，控制对所述至少两个存储块的每个的擦除校验操作。
31.根据权利要求30所述的器件，其中，所述判断电路包括：
标志信号产生器，被设置成每当接收到所述至少两个存储块之一的块地址即产生标志信号；以及
计数器，被设置成对标志信号的数目计数，并向所述擦除控制器输出所述数目，所述擦除控制器被配置成响应于所述数目，控制用于所述多块擦除操作的时间。
32.根据权利要求31所述的器件，其中，所述标志信号包括脉冲。
33.根据权利要求31所述的器件，其中，所述擦除控制器包括用于存储所述擦除校验操作的结果的状态寄存器。
34.根据权利要求33所述的器件，其中，在接收下一个擦除校验命令之前，对外输出所述状态寄存器中的数据。
35.根据权利要求31所述的器件，还包括块译码器，每个块译码器与所述存储块之一相应。
36.根据权利要求35所述的器件，其中，所述擦除控制器被配置成在所述多块擦除操作时控制所述块译码器，以便将块地址存储在所述至少两个存储块的块译码器中。
37.根据权利要求36所述的器件，其中，每个块译码器包括用于存储相应的块地址的寄存器。
38.根据权利要求37所述的器件，其中，所述擦除控制器被配置成，当接收到第一个多块选择命令时初始化与所述至少两个存储块相应的每个块译码器的寄存器。
39.根据权利要求31所述的器件，其中，在所述擦除校验操作期间，所述擦除控制器还被配置成控制所述块译码器，以便在所述擦除校验操作期间选择所述至少两个存储块，而不存储块地址。
40.一种具有存储块的非易失性存储器件中的译码器电路，所述译码器电路包括：
译码器，被配置成通过对地址信号译码产生译码后的地址信号来选择所述存储块之一；
锁存器，被配置成锁存所述译码后的地址信号；以及
开关，被配置成输出块选择信号，所述块选择信号根据操作模式从由所述译码后的地址信号和锁存器输出所组成的组中选择。
41.根据权利要求40所述的译码器电路，所述锁存器被配置成在多块擦除操作期间锁存所述译码后的地址信号。
42.根据权利要求40所述的译码器电路，所述开关被配置成在多块擦除操作期间选择所述锁存器的输出，并被配置成在与所述多块擦除操作不同的操作期间选择所述译码后的地址信号。
43.根据权利要求40所述的译码器电路，所述开关被配置成当接收到暂时中止命令时，阻止所述锁存器输出并选择所述译码后的地址信号。
44.根据权利要求43所述的译码器，所述开关被配置成响应于发信号通知所述多块擦除操作恢复的恢复命令选择所述锁存器输出并阻止所述译码后的地址信号。
CN200510067239.1A 2004-05-07 2005-04-20 非易失性半导体存储器件及其多块擦除方法 Pending CN1694184A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310182861.1A CN103247341B (zh) 2004-05-07 2005-04-20 非易失性半导体存储器件

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR32271/04 2004-05-07
KR1020040032271A KR100632941B1 (ko) 2004-05-07 2004-05-07 불 휘발성 반도체 메모리 장치 및 그것의 멀티-블록 소거방법
KR1020040073030A KR100634433B1 (ko) 2004-09-13 2004-09-13 불 휘발성 반도체 메모리 장치 및 그것의 멀티-블록 소거방법
KR73030/04 2004-09-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310182861.1A Division CN103247341B (zh) 2004-05-07 2005-04-20 非易失性半导体存储器件

Publications (1)

Publication Number Publication Date
CN1694184A true CN1694184A (zh) 2005-11-09

Family

ID=34934515

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200510067239.1A Pending CN1694184A (zh) 2004-05-07 2005-04-20 非易失性半导体存储器件及其多块擦除方法
CN201310182861.1A Expired - Lifetime CN103247341B (zh) 2004-05-07 2005-04-20 非易失性半导体存储器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310182861.1A Expired - Lifetime CN103247341B (zh) 2004-05-07 2005-04-20 非易失性半导体存储器件

Country Status (5)

Country Link
US (1) US7110301B2 (zh)
EP (2) EP1860662B1 (zh)
CN (2) CN1694184A (zh)
DE (2) DE602005007960D1 (zh)
TW (1) TWI285897B (zh)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241473B (zh) * 2007-02-09 2010-09-08 中兴通讯股份有限公司 固件擦除方法和装置
CN102237136A (zh) * 2010-04-26 2011-11-09 旺宏电子股份有限公司 使用在一存储装置的存储子单元抹除方法
CN102314946A (zh) * 2010-07-09 2012-01-11 海力士半导体有限公司 电压开关电路和使用其的非易失性存储器件
CN102385919A (zh) * 2010-08-26 2012-03-21 三星电子株式会社 非易失性存储器件、其操作方法以及包括其的存储系统
CN102385918A (zh) * 2010-08-26 2012-03-21 三星电子株式会社 非易失性存储器件、其操作方法以及包括其的存储系统
CN102804129A (zh) * 2009-05-04 2012-11-28 惠普开发有限公司 具有可由请求方设备控制的控制字段的存储设备擦除命令
CN101047033B (zh) * 2006-03-31 2013-01-02 株式会社半导体能源研究所 非易失性半导体存储装置的验证方法
CN101800078B (zh) * 2009-02-11 2013-02-13 北京兆易创新科技有限公司 一种非易失存储器的擦除方法及装置
CN105518799A (zh) * 2013-09-04 2016-04-20 株式会社东芝 半导体存储装置
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9330770B2 (en) 2010-02-17 2016-05-03 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US9330769B2 (en) 2010-02-09 2016-05-03 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
CN106653085A (zh) * 2015-10-30 2017-05-10 爱思开海力士有限公司 储存器件、具有储存器件的存储系统及其操作方法
US9741438B2 (en) 2013-09-16 2017-08-22 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
CN107919157A (zh) * 2016-10-10 2018-04-17 爱思开海力士有限公司 存储器装置及存储器装置的操作方法
CN108074613A (zh) * 2016-11-07 2018-05-25 爱思开海力士有限公司 存储器系统及其操作方法
CN108109224A (zh) * 2016-11-24 2018-06-01 陕西航空电气有限责任公司 一种适用于航空电源系统控制器的数据记录模块
CN108206039A (zh) * 2016-12-19 2018-06-26 旺宏电子股份有限公司 存储器装置与其相关的控制方法
CN108713184A (zh) * 2016-03-30 2018-10-26 英特尔公司 在存储器装置中执行擦除暂停操作的方法和设备
CN108962319A (zh) * 2018-06-20 2018-12-07 南通芯泽电子科技有限公司 一种译码器控制电路及Nor Flash存储器的版图布局方法
CN110634524A (zh) * 2018-06-25 2019-12-31 北京兆易创新科技股份有限公司 一种非易失存储器擦除方法及装置
CN110660436A (zh) * 2014-03-17 2020-01-07 东芝存储器株式会社 半导体存储装置及存储器控制器

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559715B1 (ko) * 2004-02-25 2006-03-10 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 소거 방법
KR100648289B1 (ko) * 2005-07-25 2006-11-23 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
KR101178122B1 (ko) * 2006-02-22 2012-08-29 삼성전자주식회사 플래시 메모리 장치, 플래시 메모리 장치를 소거하는 방법,그리고 그 장치를 포함한 메모리 시스템
KR100830575B1 (ko) * 2006-09-26 2008-05-21 삼성전자주식회사 플래시 메모리 장치 및 그것의 멀티-블록 소거 방법
KR100819106B1 (ko) * 2006-09-27 2008-04-02 삼성전자주식회사 상변화 메모리 장치에서의 라이트 동작방법
KR100769772B1 (ko) * 2006-09-29 2007-10-23 주식회사 하이닉스반도체 플래시 메모리 장치 및 이를 이용한 소거 방법
KR100769771B1 (ko) * 2006-09-29 2007-10-23 주식회사 하이닉스반도체 플래시 메모리 장치 및 그 소거 방법
JP2008117505A (ja) * 2006-11-03 2008-05-22 Spansion Llc 半導体装置およびその制御方法
US7511996B2 (en) * 2006-11-30 2009-03-31 Mosaid Technologies Incorporated Flash memory program inhibit scheme
KR101519061B1 (ko) * 2008-01-21 2015-05-11 삼성전자주식회사 하나의 고전압 레벨 쉬프터를 공유하는 로우 디코더를 갖는플래쉬 메모리 장치
JP2009238323A (ja) * 2008-03-27 2009-10-15 Fujitsu Microelectronics Ltd 半導体記憶装置、画像処理システムおよび画像処理方法
US7859899B1 (en) 2008-03-28 2010-12-28 Cypress Semiconductor Corporation Non-volatile memory and method of operating the same
US8274829B2 (en) * 2008-06-09 2012-09-25 Aplus Flash Technology, Inc. Row-decoder and source-decoder structures suitable for erase in unit of page, sector and chip of a NOR-type flash operating below +/− 10V BVDS
US8295087B2 (en) * 2008-06-16 2012-10-23 Aplus Flash Technology, Inc. Row-decoder and select gate decoder structures suitable for flashed-based EEPROM operating below +/− 10v BVDS
WO2009154799A1 (en) * 2008-06-20 2009-12-23 Aplus Flash Technology, Inc. An apparatus and method for inhibiting excess leakage current in unselected nonvolatile memory cells in an array
JP2011100518A (ja) * 2009-11-06 2011-05-19 Toshiba Corp 半導体装置及びその制御方法
WO2012021379A2 (en) 2010-08-10 2012-02-16 Rambus Inc. Verify before program resume for memory devices
JP5684161B2 (ja) * 2012-01-26 2015-03-11 株式会社東芝 半導体装置
KR102083490B1 (ko) * 2012-08-08 2020-03-03 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법
US10908835B1 (en) 2013-01-10 2021-02-02 Pure Storage, Inc. Reversing deletion of a virtual machine
US11733908B2 (en) * 2013-01-10 2023-08-22 Pure Storage, Inc. Delaying deletion of a dataset
US10445229B1 (en) 2013-01-28 2019-10-15 Radian Memory Systems, Inc. Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US9779038B2 (en) 2013-01-31 2017-10-03 Apple Inc. Efficient suspend-resume operation in memory devices
KR102147988B1 (ko) 2013-04-09 2020-08-26 삼성전자주식회사 불휘발성 저장 장치 및 그것의 데이터 저장 방법
KR102187637B1 (ko) * 2014-02-03 2020-12-07 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 소거 방법
US9633233B2 (en) 2014-05-07 2017-04-25 Sandisk Technologies Llc Method and computing device for encrypting data stored in swap memory
US9665296B2 (en) 2014-05-07 2017-05-30 Sandisk Technologies Llc Method and computing device for using both volatile memory and non-volatile swap memory to pre-load a plurality of applications
US9710198B2 (en) 2014-05-07 2017-07-18 Sandisk Technologies Llc Method and computing device for controlling bandwidth of swap operations
US9928169B2 (en) 2014-05-07 2018-03-27 Sandisk Technologies Llc Method and system for improving swap performance
TW201621670A (zh) 2014-09-06 2016-06-16 Neo半導體股份有限公司 非揮發性記憶體之多頁編程寫入方法與裝置
US10720215B2 (en) 2014-09-06 2020-07-21 Fu-Chang Hsu Methods and apparatus for writing nonvolatile 3D NAND flash memory using multiple-page programming
US9761310B2 (en) 2014-09-06 2017-09-12 NEO Semiconductor, Inc. Method and apparatus for storing information using a memory able to perform both NVM and DRAM functions
CN105117266A (zh) * 2015-09-22 2015-12-02 Tcl移动通信科技（宁波）有限公司 一种移动终端的刷机方法及系统
US10310770B2 (en) 2015-11-05 2019-06-04 Hitachi, Ltd. Nonvolatile memory device, and storage apparatus having nonvolatile memory device
KR102797690B1 (ko) * 2016-11-28 2025-04-21 삼성전자주식회사 반도체 메모리 장치의 스크러빙 컨트롤러, 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR20180106127A (ko) * 2017-03-17 2018-10-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 위한 플래그 생성회로와 데이터 출력 방법
JP6444475B1 (ja) 2017-11-28 2018-12-26 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
KR20190087072A (ko) * 2018-01-16 2019-07-24 에스케이하이닉스 주식회사 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치
US11157356B2 (en) 2018-03-05 2021-10-26 Samsung Electronics Co., Ltd. System and method for supporting data protection across FPGA SSDs
CN111863096B (zh) * 2019-04-29 2022-08-30 北京兆易创新科技股份有限公司 一种NOR flash存储器读数据的方法和装置
TWI701669B (zh) * 2019-09-19 2020-08-11 旺宏電子股份有限公司 及式快閃記憶體
KR20220048375A (ko) * 2020-10-12 2022-04-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
JP2023045879A (ja) 2021-09-22 2023-04-03 キオクシア株式会社 メモリデバイス及びメモリシステム
KR20230092226A (ko) 2021-12-17 2023-06-26 삼성전자주식회사 스토리지 장치 및 전자 시스템의 동작 방법
US12057172B2 (en) 2022-01-12 2024-08-06 Sandisk Technologies Llc Hybrid multi-block erase technique to improve erase speed in a memory device
US20250077109A1 (en) * 2023-09-01 2025-03-06 Hewlett Packard Enterprise Development Lp Erase verification for a nonvolatile memory

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053990A (en) * 1988-02-17 1991-10-01 Intel Corporation Program/erase selection for flash memory
EP0675502B1 (en) * 1989-04-13 2005-05-25 SanDisk Corporation Multiple sector erase flash EEPROM system
JP3408552B2 (ja) * 1991-02-11 2003-05-19 インテル・コーポレーション 不揮発性半導体メモリをプログラム及び消去する回路とその方法
KR950000273B1 (ko) * 1992-02-21 1995-01-12 삼성전자 주식회사 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
US5371702A (en) * 1992-03-05 1994-12-06 Kabushiki Kaisha Toshiba Block erasable nonvolatile memory device
KR970005644B1 (ko) * 1994-09-03 1997-04-18 삼성전자 주식회사 불휘발성 반도체 메모리장치의 멀티블럭 소거 및 검증장치 및 그 방법
JPH08306196A (ja) 1995-04-28 1996-11-22 Toshiba Corp 不揮発性半導体記憶装置
JPH11224492A (ja) * 1997-11-06 1999-08-17 Toshiba Corp 半導体記憶装置、不揮発性半導体記憶装置及びフラッシュメモリ
US6084803A (en) * 1998-10-23 2000-07-04 Mosel Vitelic, Inc. Initialization of non-volatile programmable latches in circuits in which an initialization operation is performed
KR20000030974A (ko) 1998-10-29 2000-06-05 김영환 시리얼 플래쉬 메모리의 소거검증장치 및 방법
JP4172078B2 (ja) * 1998-12-28 2008-10-29 富士通株式会社 不揮発性半導体記憶装置及び不揮発性半導体記憶装置における消去方法
KR100631770B1 (ko) * 1999-09-07 2006-10-09 삼성전자주식회사 플래시 메모리의 실시간 처리방법
JP4413406B2 (ja) * 2000-10-03 2010-02-10 株式会社東芝 不揮発性半導体メモリ及びそのテスト方法
US6778443B2 (en) * 2001-12-25 2004-08-17 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device having memory blocks pre-programmed before erased
US7003621B2 (en) * 2003-03-25 2006-02-21 M-System Flash Disk Pioneers Ltd. Methods of sanitizing a flash-based data storage device

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047033B (zh) * 2006-03-31 2013-01-02 株式会社半导体能源研究所 非易失性半导体存储装置的验证方法
CN101241473B (zh) * 2007-02-09 2010-09-08 中兴通讯股份有限公司 固件擦除方法和装置
CN101800078B (zh) * 2009-02-11 2013-02-13 北京兆易创新科技有限公司 一种非易失存储器的擦除方法及装置
CN102804129A (zh) * 2009-05-04 2012-11-28 惠普开发有限公司 具有可由请求方设备控制的控制字段的存储设备擦除命令
CN102804129B (zh) * 2009-05-04 2015-12-16 惠普开发有限公司 具有可由请求方设备控制的控制字段的存储设备擦除命令
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US10217516B2 (en) 2010-02-09 2019-02-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9378833B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9330769B2 (en) 2010-02-09 2016-05-03 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US11062784B2 (en) 2010-02-17 2021-07-13 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US9330770B2 (en) 2010-02-17 2016-05-03 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US12322457B2 (en) 2010-02-17 2025-06-03 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9747995B2 (en) 2010-02-17 2017-08-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9390803B2 (en) 2010-02-17 2016-07-12 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US10650903B2 (en) 2010-02-17 2020-05-12 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US11715537B2 (en) 2010-02-17 2023-08-01 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US10199116B2 (en) 2010-02-17 2019-02-05 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
CN102237136B (zh) * 2010-04-26 2014-05-14 旺宏电子股份有限公司 使用在一存储装置的存储子单元抹除方法
CN102237136A (zh) * 2010-04-26 2011-11-09 旺宏电子股份有限公司 使用在一存储装置的存储子单元抹除方法
CN102314946A (zh) * 2010-07-09 2012-01-11 海力士半导体有限公司 电压开关电路和使用其的非易失性存储器件
CN102314946B (zh) * 2010-07-09 2017-07-28 海力士半导体有限公司 电压开关电路和使用其的非易失性存储器件
US9881685B2 (en) 2010-08-26 2018-01-30 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
CN102385919B (zh) * 2010-08-26 2016-08-24 三星电子株式会社 非易失性存储器件、其操作方法以及包括其的存储系统
CN106297878B (zh) * 2010-08-26 2019-12-31 三星电子株式会社 擦除非易失性存储器件的方法
CN102385918A (zh) * 2010-08-26 2012-03-21 三星电子株式会社 非易失性存储器件、其操作方法以及包括其的存储系统
US9947416B2 (en) 2010-08-26 2018-04-17 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
CN106297878A (zh) * 2010-08-26 2017-01-04 三星电子株式会社 擦除非易失性存储器件的方法
CN102385918B (zh) * 2010-08-26 2017-04-12 三星电子株式会社 非易失性存储器件、其操作方法以及包括其的存储系统
CN102385919A (zh) * 2010-08-26 2012-03-21 三星电子株式会社 非易失性存储器件、其操作方法以及包括其的存储系统
CN105518799B (zh) * 2013-09-04 2018-11-02 东芝存储器株式会社 半导体存储装置
CN105518799A (zh) * 2013-09-04 2016-04-20 株式会社东芝 半导体存储装置
US9741438B2 (en) 2013-09-16 2017-08-22 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
CN110660436B (zh) * 2014-03-17 2023-07-07 铠侠股份有限公司 半导体存储装置及存储器控制器
CN110660436A (zh) * 2014-03-17 2020-01-07 东芝存储器株式会社 半导体存储装置及存储器控制器
CN106653085A (zh) * 2015-10-30 2017-05-10 爱思开海力士有限公司 储存器件、具有储存器件的存储系统及其操作方法
CN106653085B (zh) * 2015-10-30 2020-11-10 爱思开海力士有限公司 储存器件、具有储存器件的存储系统及其操作方法
CN108713184A (zh) * 2016-03-30 2018-10-26 英特尔公司 在存储器装置中执行擦除暂停操作的方法和设备
US11402996B2 (en) 2016-03-30 2022-08-02 Intel Corporation Methods and apparatus to perform erase-suspend operations in memory devices
CN108713184B (zh) * 2016-03-30 2022-09-20 英特尔公司 在存储器装置中执行擦除暂停操作的方法和设备
CN107919157A (zh) * 2016-10-10 2018-04-17 爱思开海力士有限公司 存储器装置及存储器装置的操作方法
CN108074613A (zh) * 2016-11-07 2018-05-25 爱思开海力士有限公司 存储器系统及其操作方法
CN108074613B (zh) * 2016-11-07 2021-07-27 爱思开海力士有限公司 存储器系统及其操作方法
CN108109224A (zh) * 2016-11-24 2018-06-01 陕西航空电气有限责任公司 一种适用于航空电源系统控制器的数据记录模块
CN108206039B (zh) * 2016-12-19 2020-09-11 旺宏电子股份有限公司 存储器装置与其相关的控制方法
CN108206039A (zh) * 2016-12-19 2018-06-26 旺宏电子股份有限公司 存储器装置与其相关的控制方法
CN108962319B (zh) * 2018-06-20 2021-03-26 芯天下技术股份有限公司 一种译码器控制电路及Nor Flash存储器的版图布局方法
CN108962319A (zh) * 2018-06-20 2018-12-07 南通芯泽电子科技有限公司 一种译码器控制电路及Nor Flash存储器的版图布局方法
CN110634524A (zh) * 2018-06-25 2019-12-31 北京兆易创新科技股份有限公司 一种非易失存储器擦除方法及装置

Also Published As

Publication number Publication date
US20050248993A1 (en) 2005-11-10
EP1594139A1 (en) 2005-11-09
DE602005020066D1 (de) 2010-04-29
DE602005007960D1 (de) 2008-08-21
US7110301B2 (en) 2006-09-19
CN103247341A (zh) 2013-08-14
EP1860662A1 (en) 2007-11-28
EP1860662B1 (en) 2010-03-17
TW200537502A (en) 2005-11-16
CN103247341B (zh) 2016-04-27
EP1594139B1 (en) 2008-07-09
TWI285897B (en) 2007-08-21

Similar Documents

Publication Publication Date Title
CN1694184A (zh) 非易失性半导体存储器件及其多块擦除方法
CN1099679C (zh) 非易失性半导体存储器件的多块擦去与验证装置及其方法
TWI443661B (zh) 具有多層列解碼之反及閘快閃架構
KR100463197B1 (ko) 멀티-페이지 프로그램 동작, 멀티-페이지 읽기 동작,그리고 멀티-블록 소거 동작을 갖는 낸드 플래시 메모리장치
US7317654B2 (en) Non-volatile memory devices having multi-page programming capabilities and related methods of operating such devices
CN101047032A (zh) 具有随机编程功能的双平面型闪存器件及其编程操作方法
JP5285102B2 (ja) 半導体記憶装置
CN1697086A (zh) 对控制信息编程的方法和装置
KR19990045134A (ko) 어드레스가 다중선택되는 불휘발성 반도체기억장치
CN1613063A (zh) 存储系统和存储卡
US20030117886A1 (en) Non-volatile semiconductor memory device
US7102927B2 (en) Memory devices and programming methods that simultaneously store erase status indications for memory blocks
JP4828938B2 (ja) 不揮発性半導体記憶装置及びその駆動方法
US8902665B2 (en) Solid state storage system for uniformly using memory area and method controlling the same
US7200049B2 (en) Methods for accelerated erase operations in non-volatile memory devices and related devices
TWI829321B (zh) 半導體裝置及反及型快閃記憶體的抹除方法
KR100634433B1 (ko) 불 휘발성 반도체 메모리 장치 및 그것의 멀티-블록 소거방법
JP7540098B2 (ja) メモリデバイスをプログラムする方法、メモリデバイス、及びメモリシステム
CN110970076B (zh) 存储结构及其擦除方法
US11366603B2 (en) Storage structure and erase method thereof
KR20050107088A (ko) 불 휘발성 반도체 메모리 장치 및 그것의 멀티-블록 소거방법
JP2012022725A (ja) メモリシステム
KR20110001095A (ko) 불휘발성 메모리 소자 및 그 프로그램 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20051109