[go: up one dir, main page]

CN1517967A - 设有漏电流小的像素的液晶显示装置 - Google Patents

设有漏电流小的像素的液晶显示装置 Download PDF

Info

Publication number
CN1517967A
CN1517967A CNA03127207XA CN03127207A CN1517967A CN 1517967 A CN1517967 A CN 1517967A CN A03127207X A CNA03127207X A CN A03127207XA CN 03127207 A CN03127207 A CN 03127207A CN 1517967 A CN1517967 A CN 1517967A
Authority
CN
China
Prior art keywords
voltage
grid
pixel
liquid crystal
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA03127207XA
Other languages
English (en)
Inventor
飞田洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1517967A publication Critical patent/CN1517967A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

像素(10)具有串联在数据线(DL)与像素电极节点(Np)之间的第一～第三N型TFT元件(16、18、19)。第一与第二TFT元件(16、18)的栅极与第一栅线(GL)连接，而第三TFT元件(19)的栅极与第二栅线(GL#)连接。选择状态的第一、第二栅线(GL、GL#)分别设定为可使第一～第三TFT元件(16、18、19)充分导通的高电压。非选择状态的第一栅线(GL)设定为可使第一、第二TFT元件(16、18)充分截止的低电压，非选择状态的第二栅线(GL#)设定为传送到数据线(DL)上的最高电压与最低电压之间的中间电压。

Description

设有漏电流小的像素的液晶显示装置
技术领域
本发明涉及液晶显示装置，特别涉及各像素上具有栅绝缘型场效应晶体管的液晶显示装置。
背景技术
个人电脑、电视接受机、手提电话及手提信息终端装置等的显示屏都采用显示像素上有液晶元件的液晶显示装置。这类液晶显示装置与传统类型的液晶显示装置相比，在低功耗化、小型轻量化方面效果显著。
按照所施加电压(下面也将加在液晶元件上的电压称作「显示电压」)的电平不同，液晶元件的显示亮度发生变化。液晶显示装置的显示屏由各自有液晶元件的像素构成，各像素在按预定扫描期间周期性地设定的扫描周期内接受显示电压。
各像素在非扫描期间能保持在扫描期间接受的显示电压，显示对应于保持电压的亮度。各像素保持着数据(显示电压)的非扫描期间比写入数据即接受显示电压的扫描期间长得多。例如，若在有200根扫描线的液晶显示装置中注视一个像素，则非扫描期间比扫描期间要长200倍。因此在各像素内部显示电压的保持特性变得十分重要。这是因为显示电压的保持特性越差，就越需要进行高频的扫描，从而使功耗增加。
像素一般采用TFT(Thin Film Transistor：薄膜晶体管)元件等在玻璃基板或半导体基板上形成。因此，在非扫描期间因TFT元件上产生的漏电流而使所保持着的显示电压的电平下降，从而上述的保持特性会降低。
为了抑制非扫描期间的这种漏电流，通过在各像素上串联连接多个TFT元件，将施加在TFT元件上的电压(源漏间电压)分压，从而抑制漏电流，这种结构例如已在特开平5-127619号公报中公开。
但是根据特开平5-127619号公报所描述的像素结构，如果显示电压变高，则漏电流的抑制也变得困难。而在非扫描期间为在TFT元件上施加很强的反偏压而控制栅电压的结构也已披露，但是在这种情况下由于在栅绝缘膜的电压应力增大，绝缘膜的可靠性将成为问题。
发明内容
本发明的目的在于提供一种设有能防止在非扫描期间(数据保持期间)中场效应晶体管(TFT元件)的栅绝缘膜破坏并能抑制漏电流的像素的液晶显示装置。
本发明的液晶显示装置中设有：(1)以行、列形式配置和用于按照显示电压各自显示亮度的多个像素，(2)分别对应于多个像素行而设置的多根第一、第二栅线，(3)分别对应于多个像素列而设置的多根数据线；(4)按照预定的扫描周期，在将对应的行选定为扫描对象的选择状态和这以外的非选择状态等各状态下，分别将多根第一、第二栅线驱动到不同电压的栅驱动电路，以及(5)将多根数据线驱动到与属于被选为扫描对象的行的像素相对应的显示电压的源驱动电路；多个像素各自包含：(1)有像素电极、对向电极的按照像素电极与对向电极的电压差输出亮度的液晶元件，(2)电连接于对应的数据线与第一节点之间的、其栅极与对应的第一栅线电连接的第一场效应晶体管，以及(3)电连接于第一节点与像素电极之间的、其栅极与对应的第二栅线电连接的第二场效应晶体管；栅驱动电路将选择状态下的第一、第二栅线的各电压设定为可分别使第一、第二场效应晶体管导通的第一电压，而将非选择状态下的第一栅线的电压设定为可使第一场效应晶体管截止的第二电压，同时将非选择状态下的第二栅线的电压设定为显示电压的最高值与最低值之间的第三电压。
本发明的其它结构的液晶显示装置中，设有按照显示电压显示亮度的像素和用以传送供给像素的显示电压的数据线；像素包含：(1)有像素电极、对向电极的按照像素电极与对向电极的电压差而输出亮度的液晶显示元件，(2)电连接于数据线与第一节点之间的第一场效应晶体管，以及(3)电连接于第一节点与像素电极之间的第二场效应晶体管；液晶显示装置中还设有像素被按照预定的扫描周期选定为扫描对象的选择状态和这以外的非选择状态等各状态下，将第一、第二场效应晶体管的栅电压驱动到不同电压的栅驱动电路；栅驱动电路在选择状态下将各栅电压设定为可分别使第一、第二场效应晶体管导通的第一电压，而在非选择状态下将第一场效应晶体管的栅电压设定为可使第一场效应晶体管截止的第二电压，同时将第二场效应晶体管的栅电压设定为显示电压的最高值与最低值之间的第三电压。
因此，本发明的主要优点在于：通过在液晶显示装置的各像素上将能够分别独立控制栅电压的多个TFT元件串联连接在数据线与像素电极之间，能够抑制非扫描期间TFT元件的截止漏电流，减轻栅绝缘膜上的电压应力。结果，可改善各像素中显示电压的保持特性，能因扫描周期延长而获得低功耗化以及因亮度变化受到抑制而提高显示品位，同时能提高TFT元件的工作可靠性。
对于本发明的上述及其它目的、特征、形态与优点，不难从以下借助附图而理解的本发明的详细说明中得到明确的了解。
附图说明
图1是表示本发明实施例的液晶显示装置的整体结构的框图。
图2是作为第一比较例而示出的像素结构例的等效电路图。
图3是作为第二比较例而示出的像素结构例的等效电路图。
图4是本发明实施例1的像素结构例的等效电路图。
图5是表示图1所示的栅驱动电路中栅线电压驱动部分的结构的概念图。
图6是表示图4所示的栅驱动部件的具体结构例的电路图。
图7是表示本发明实施例2的像素结构例的等效电路图。
图8是说明本发明实施例3的栅线驱动器结构的电路图。
具体实施方式
下面参照附图详细说明本发明的实施例。
实施例1
(液晶显示装置的整体结构)
首先说明本发明实施例的液晶显示装置的整体结构。
参照图1，本发明的液晶显示装置5包括液晶阵列部分20、栅驱动电路30和源驱动电路40。液晶阵列部分20包含行列状排列的多个像素10。分别与像素的行(下面也称为「像素行」)对应，配置第一栅线GL与第二栅线GL#。分别与像素的列(下面也称为「像素列」)对应，设置数据线DL。图1中，代表性地示出第一行的第一列和第二列的像素，以及与之对应的栅线GL1、GL1#和数据线DL1、DL2。
为了按照预定的扫描周期，在扫描期间内将各栅线GL、GL#设定为选择状态，而在其它的非扫描期间内设定为非选择状态，栅驱动电路30对各栅线GL、GL#的电压实施控制。各栅线GL与GL#分别在选择状态与非选择状态下被驱动到不同的电压。而在各像素行中栅线GL、GL#可独立控制。
源驱动电路40将以N位(N：自然数)的数字信号即显示信号SIG来分级设定的显示电压输出到数据线DL。图1代表性地表示N＝6时即显示信号SIG由显示信号位D0～D5构成时的结构。
基于6位显示信号SIG，在各像素中都能进行26＝64级灰度的亮度显示。另外，如果一个彩色显示单元由R(Red：红)、G(Green：绿)、B(Blue：蓝)各一个像素形成，则能显示约26万种颜色。
源驱动电路40包括移位寄存器50、数据锁存电路52和54、灰度等级电压生成电路60、解码电路70和模拟放大器80。
与每个像素10的显示亮度相对应，串行地生成显示信号SIG。即在各定时的显示信号位D0～D5，表示液晶阵列部分20上的一个像素10的显示亮度。
在与显示信号SIG的设定被切换的预定周期同步的定时，移位寄存器50向数据锁存电路52发出关于获取显示信号位D0～D5的指示。数据锁存电路52将串行生成的一个像素行的显示信号SIG顺序获取并保持。
在数据锁存电路52中一个像素行的显示信号SIG被获取的定时，响应锁存信号LT的激活，数据锁存电路52中锁存的显示信号群被传送到数据锁存电路54。
灰度等级电压生成电路60由串联在高电压VH和低电压VL之间的64个分压电阻组成，在灰度等级电压节点N1～N64中分别产生64个等级的灰度等级电压V1～V64。
解码电路70将数据锁存电路54锁存的显示信号解码，并基于该解码选择灰度等级电压V1～V64。解码电路70将所选择的灰度等级电压(V1～V64之一)作为显示电压在解码输出节点Nd中生成。在本实施例中，解码电路70基于数据锁存电路54锁存的显示信号，并行输出1行的显示电压。另外，图1中代表性地表示对应于第一列和第二列的数据线DL1、DL2的解码输出节点Nd1、Nd2。
模拟放大器80将分别对应于输出到解码输出节点Nd1、Nd2、…中的显示电压的模拟电压分别输出到数据线DL1、DL2、…。
图1中，作为例子表示了栅驱动电路30和源驱动电路40与液晶阵列部分20整体形成的液晶显示装置5的结构，但是栅驱动电路30和源驱动电路40也可以作为液晶阵列部分20的外部电路加以设置。
(作为比较例所示的像素中漏电流抑制技术)
为了与本申请发明的像素比较，下面说明作为比较例所示的像素结构及漏电流抑制技术。
在图1所示的液晶显示装置5的液晶阵列部分20中，图2所示的像素10#可以代替像素10而使用。但是在比较例的像素10#中，只需要一种栅线GL，因此这时不需要配置液晶阵列部分20中的栅线GL#。
参照图2，像素10#包含液晶元件12、保持电容14以及N型TFT元件16、18。液晶元件12连接在像素电极节点Np与对向电极节点Nc之间，并按照像素电极节点Np与对向电极节点Nc的电压差，输出亮度。对向电极节点Nc在液晶阵列部分20的多个像素间被共用，并供以预定的共用电压VCOM。节点Na相当于N型TFT元件16与18之间的连接节点。
以下在本说明书中规定，像素电极节点Np与对向电极节点Nc的电压差越大，亮度越小。也就是说，在最小亮度显示(黑显示)时，像素电极节点Np的电压(显示电压)与共用电压VCOM的电压差为最大，而在最大亮度显示(白显示)时，显示电压的电平与共用电压VCOM相等。
设置保持电容14是为了保持像素电极节点Np的电压，它连接在像素电极节点Np与供给预定电压VSS的节点之间。另外，预定电压VSS可以是固定电压，也可以为共用电压VCOM。
N型TFT元件16、18作为栅绝缘型场效应晶体管的代表示出，一般地说，它们与液晶元件12在同一块绝缘体基板(玻璃基板、树脂基板等)上形成。N型TFT元件16、18串联连接在对应的数据线DL与像素电极节点Np之间，各栅极分别与对应的栅线GL连接。在对应的栅线GL设定为选择状态(高电平电压)的扫描期间中，N型TFT元件16、18导通，对应的数据线DL与像素电极节点Np连接。由此通过数据线DL从源驱动电路40将显示电压写入像素电极节点Np中，写入的显示电压由保持电容14保持。
在对应的栅线GL设定为非选择状态(低电平电压)的非扫描期间，N型TFT元件16、18被截止。如已说明的那样，由于多个TFT元件串联连接在数据线DL与像素电极节点Np之间，截止的各TFT元件的源漏间的电压下降，因此也可以抑制截止漏电流。另外，TFT元件的数量可以根据漏电流的电平设为一个或任意多个。
下面说明像素10#的动作。
为了防止液晶元件的图像暂留，液晶元件一般用交流驱动。例如可以定义为首先将共用电压VCOM取为一定的直流电压，然后对应于最小亮度(黑显示)的显示电压以共用电压VCOM作为基准按照一定的周期切换到低电压侧与高电压侧之一。
也就是说，如果规定用于进行黑显示所需的像素电极节点Np与对向电极节点Nc的电压差为VD，则显示电压的最高值与最低值由下式(1)及(2)表示的VDHmax或VDLmin规定。由于显示电压由数据线传送，所以VDHmax及VDLmin也分别相当于数据线DL的最高电压及最低电压。
VDHmax＝VCOM+VD  …(1)
VDLmin＝VCOM-VD  …(2)
这里由(1)-(2)式，可以得到下式(3)。
VDHmax＝VDLmin+2VD  …(3)
像素电极节点Np与数据线DL之间的电压差越大，漏电流越容易通过。在非扫描期间(数据保持期间)例如像素电极节点Np保持VDHmax为显示电压，在数据线DL正传送VDLmin时，漏电流最容易发生。
为了抑制漏电流，必须使N型TFT元件16、18的栅电压低于源极电压，以更强力地将这些TFT元件截止。所以如果考虑数据线DL的最低电压VDLmin，则非扫描期间即非选择状态下栅线电压VGL有必要设定为下式(4)。
VGL＝VDLmin-Vm  …(4)
这里，(4)式中Vm为用于可靠地截止TFT元件的容限电压。
按照上式(3)，保持着显示电压VDHmax的像素电极节点Np的电压为VNpmax＝VDLmin+2VD。所以按照下式(5)，栅线GL与像素电极节点Np之间的电压即N型TFT元件18的栅漏间电压VGD为最大。
VGD＝VGL-VNpmax
＝VDLmin-Vm-(VDLmin+2VD)
＝-Vm-2VD  …(5)
如果通常的数值是Vm＝2(V)及VD＝5(V)，则由式(5)VGD＝-12(V)。与液晶显示装置的内部电路群的工作电压通常为7～8(V)相比，该电压差是相当高的电平。该电压差在非扫描期间连续地施加在N型TFT元件18的栅、源极之间。
另外，为了传送数据线的最高电压VDHmax，扫描期间即选择期间中的栅线电压VGH须按下式(6)的范围设定。
VGH＞VDHmax+Vth  …(6)
(6)式中的Vth是N型TFT元件16、18的阈值电压。
另外，为了减小数据线DL的电压振幅以实现低功耗化，众所周知，在传统的像素结构中将对向电极节点Nc的共用电压VCOM设为交流电压。
参照图3，与图2所示的像素10#同样，作为第二比较例所示的像素11#可以代替像素10用于图1中的液晶阵列部分20。在采用像素11#的情况下由于仅需要一种栅线GL，因此在液晶阵列部分20中也不必配置栅线GL#。
参照图3，像素11#与图2所示的像素10#比较，不同点在于保持电容14连接在像素电极节点Np与对向电极节点Nc之间。另外，对向电极节点Nc不是一定的直流电压，可以按预定周期供给交替设定为低电压VCOML和高电压VCOMH之一的交流电压。另外，该交流电压的振幅相当于上述的预定电压VD，即由VCOMH-VCOML＝VD表示。
在图3所示的像素中，在对向电极节点Nc设定为低电压VCOML的期间，在显示最小亮度(黑显示)时设定为VCOML+VD，而在显示最大亮度(白显示)时显示电压设定为VCOML。与此形成对比，在对向电极节点Nc设定为高电压VCOMH的期间，在显示最小亮度(黑显示)时设定为VCOMH-VD，而在显示最大亮度(白显示)时显示电压设定为VCOMH。
所以如果考虑数据线的电压，则数据线上最高电压VDHmax和最低电压VDLmin如下式(7)、(8)所示。
VDHmax＝VCOML+VD  …(7)
VDLmin＝VCOMH-VD  …(8)
由式(7)-式(8)，得到式(9)。
VDHmax＝VDLmin+2VD-(VCOMH-VCOML)
＝VDLmin+2VD-VD
＝VDLmin+VD  …(9)
如果比较式(9)与式(3)，则在采用图3像素11#的液晶显示装置中数据线的最高电压能够比由像素10#构成的液晶显示装置正好减小VD量。此结果说明，能够实现低功耗化。
由于对向电极节点Nc通常共同连接在全部液晶元件之间，因此当对向电极的电压变化时，全部对向电极节点的电压同时变化。所以此时作为数据保持状态(非扫描期间)的像素的像素电极节点Np的电压变化量正是对向电极节点Nc的变化量(即VD的量)。
结果保持着VDHmax显示电压的像素电极节点的电压，成为由下式(10)表示的量。
VNpmax＝VDHmax+VD  …(10)
而另一方面，保持着VDLmin的显示电压的像素电极节点Np的电压，成为由下式(11)表示的量。
VNpmin＝VDLmin-VD  …(11)
在式(11)中N型TFT元件16、18的源极电压向负方向减少。这是N型TFT元件16、18导通方向的电压变化。为了防止这种情况，必须使非选择状态中的栅线电压VGL下降共用电压VCOM的变化量。
因此，为了在设有像素11#的液晶显示装置中抑制漏电流，非选择状态的栅线电压VGL须如下式(12)设定。
VGL＝VDLmin-Vm-VD…(12)
结果，N型TFT元件18的栅漏间电压VGD的最大值由下式(13)给出。
VGD＝VGL-VNpmax
＝VDLmin-Vm-VD-(VDHmax+VD)
＝VDLmin-VDHmax-2VD-V  …(13)
这里，如果取通常的数值VDHmax＝5(V)、VD＝5(V)、Vm＝2(V)、VDLmin＝0(V)，则VGD＝-17(V)，与图2中像素10#的情况相比，在非扫描期间在N型TFT元件18的栅漏间被连续地施加更大的电压。
另外，为了传送数据线的最高电压VDHmax，按照上述式(6)设定扫描期间即选择状态的栅线电压VGH。
众所周知，以TFT元件为代表的场效应晶体管中，通过在由绝缘膜与沟道区隔离的栅极上施加电压来控制其导通和截止。如果该栅极正下方的绝缘膜(栅绝缘膜)发生绝缘击穿，则会因栅极与沟道区短路而流过大电流，因此必须充分考虑栅绝缘膜的可靠性。
由于施加在栅绝缘膜上的电压本身小于选择状态下的栅线电压VGH，因此，按照能经受住扫描期间的电压VGH的要求设计TFT元件的栅绝缘膜。但是，即使作为瞬时值在耐压范围内，如果栅绝缘膜上长时间被施加较大的电压应力，则由于累积的电压应力，栅绝缘膜有时也会破坏。这种现象作为栅绝缘膜的经时绝缘击穿(TimeDependent Dielectric Breakdown；TDDB)而为人所知。
所以如式(5)、(13)所示，虽然在数据保持期间(非扫描期间)中像素10#、11#中的N型TFT元件18的栅漏间电压的最大值小于栅绝缘膜的耐压，也最好进一步减轻该电压应力。
(实施例1的像素结构)
下面说明实施例1中抑制数据保持期间中TFT元件的电压应力的像素结构例。
参照图4，图1中所示的实施例1的像素10与图2所示的像素10#比较，不同点在于它还包含连接在N型TFT元件18与像素电极节点Np之间的N型TFT元件19。N型TFT元件19的栅极与栅线GL#连接。节点Nb相当于N型TFT元件18与19的连接节点。
如图1所示，在各像素行上连接N型TFT元件16与18的各栅极的栅线GL和连接N型TFT元件19的栅极的栅线GL#作为独立布线而设置。另外，与图2的像素10#同样，对向电极节点Nc的共用电压VCOM作为固定的直流电压供给。
图5是表示图1所示的栅驱动电路30中栅线GL、GL#的电压控制部分的结构的概念图。图5典型地表示以对应各像素行而设置的栅驱动部件100的结构。
参照图5，栅驱动部件100包含响应共用的栅线选择信号GSS而驱动栅线GL电压的栅线驱动器110和驱动栅线GL#电压的栅线驱动器120。在对应的像素行被选定为扫描对象时，栅线选择信号GSS设定为低电平，而在这以外的未被选择时，被设定为高电平。
在对应的像素行被选择时，栅线驱动器110将栅线GL驱动到高电压VGH而设定为选择状态，而在对应的像素行未被选择时，将栅线GL驱动到低电压VGL而设定为非选择状态。
在对应的像素行被选择时，栅线驱动器120将栅线GL#驱动到高电压VGH而设定为选择状态，而在对应的像素行未被选择时，将栅线GL#驱动到中间电压VGM而设定为非选择状态。
参照图6，栅线驱动器110中有：CMOS反相器构成的、连接在高电压VGH的供给节点和对应的栅线GL之间的P型TFT元件112，以及连接在栅线GL与低电压VGL的供给节点之间的N型TFT元件114。栅线选择信号GSS被输入到TFT元件112与114的各栅极上。
同样地，液晶元件120中有：CMOS反相器构成的、连接在高电压VGH的供给节点与对应的栅线GL#之间的P型TFT元件122，以及连接在栅线GL#与中间电压VGM的供给节点之间的N型TFT元件124。与栅线驱动器110共用的栅线选择信号GSS被输入到TFT元件122与124的各栅极上。
这样，为了在选择状态下在各像素行上栅线GL、GL#能够将数据线DL上的最高电压VDHmax传送到像素电极节点Np上，按照式(6)将像素10#中N型TFT元件16、18、19设定为能够充分导通的高电压VGH。
另一方面，在非选择状态下，栅线GL被设定为低电压VGL，而栅线GL#被设定为高电压VGH与低电压VGL之间的中间电压VGM(VGH＞VGM＞VGL)。
再参照图4，在数据保持期间(非扫描期间)即非选择状态下的栅线GL、GL#这样设定：为了抑制漏电流，栅极GL线被设定为与像素10#中式(4)相同的栅线电压VGL，而为了抑制加在TFT元件18上的栅漏间电压，栅线GL#线被设定为中间电压VGM。
在显示电压成为VDHmax或VDLmin的显示时，对于与像素电极节点Np连接的N型TFT元件19施加最大的电压应力。因此，为了尽量减轻在这两个显示电压下栅绝缘膜上的电压应力，须将中间电压VGM设定在数据线DL的最高电压VDHmax与最低电压VDLmin即显示电压的最高值与最低值之间的中间电平上，最好设定为两者的平均值。因此，最好将中间电压VGM按照式(14)设定。
VGM＝(VDHmax-VDLmin)/2+VDLmin
＝(VDHmax+VDLmin)/2＝VCOM  …(14)
由此，在像素电极节点Np保持显示电压VDHmax时，在数据保持期间的N型TFT元件19的栅漏间电压VGD在下式(15)中成为最大。
VGD＝VGM-VNpmax
＝VCOM-(VCOM+VD)＝-VD  …(15)
同样地，在像素电极节点Np保持显示电压VDLmin时，在数据保持期间N型TFT元件19的栅漏间电压VGD在下式(16)中成为最大。
VGD＝VGM-VNpmin
＝VCOM-(VCOM-VD)＝VD  …(16)
如果在式(15)与(16)中代入与式(5)同样的数值，则|VGD|＝5(V)，与在相同条件下|VGD|＝12(V)的像素10#中的N型TFT元件18相比，在非扫描期间被连续施加的N型TFT元件19的栅绝缘膜上的电压应力可以得到减轻。
另外，通过设置这种N型TFT元件19，N型TFT元件18的漏极即节点Nb与数据线DL的电压差小于数据线DL与像素电极节点Np的电压差。结果在非扫描期间施加在N型TFT元件16、18的源漏间电压比图2的像素10#小。另外，由于在非选择状态下的栅线GL设定为与图2像素10#相同的低电压VGL，因此与比较例的像素10#相比，在数据保持期间可以抑制像素10中像素电极节点Np与数据线DL之间的漏电流，而且减轻对N型TFT元件18的栅绝缘膜的电压应力，改善其工作可靠性。
如上所述，依据实施例1的像素10结构，可以比图2所示的像素10#更加抑制漏电流，而且减轻在数据保持期间对TFT元件的栅绝缘膜的电压应力。
结果，可改善各像素中显示电压的保持特性，能实现因扫描周期延长而获得的低功耗化并因亮度变化受到抑制而提高显示品位，同时能改善TFT元件的工作可靠性。
另外，在图4中表示的是其栅极与栅线GL连接的两个N型TFT元件16、18以及其栅极与栅线GL#连接的一个N型TFT元件19串联在数据线DL与像素电极节点Np之间的结构例，但考虑所容许的漏电流及电路面积，这些TFT元件可以分别设为一个或任意多个。
实施例2
图7是表示实施例2的像素结构例的等效电路图。
在图1所示的总图中图7所示的像素11可以用来代替像素10。
参照图7，实施例2的像素11与图6所示的实施例1像素10比较，不同点在于其保持电容14连接在像素电极节点Np与对向电极节点Nc之间。另外，与图3的像素11#同样，对向电极节点Nc的共用电压VCOM作为按预定周期交替设定在低电压VCOML或高电压VCOMH上的振幅为VD的交流电压供给。像素11是在图3所示的比较例的像素11#附加了N型TFT元件19而构成的。
与图4所示的像素10一样，N型TFT元件16与18的各栅极与栅线GL连接，N型TFT元件19的栅极与另一栅线GL#连接。栅线GL、GL#的电压用实施例1中图5与图6所示的结构同样地加以控制，因此不再详细说明。
另外，在图11中作为显示电压保持VDHmax的像素电极节点Np的电压响应共用电压VCOM的VD量的变化而变化为VDHmax+VD。而另一方面，保持VDLmin的像素电极节点Np的电压响应共用电压VCOM的变化，变化为VDLmin-VD。因此，在实施例2的结构中，最好按下式(17)设定，以使相当于非选择状态的栅线GL#电压的中间电压VGM成为这些电压的平均值。
VGM＝〔(VDHmax+VD)+(VDLmin-VD)〕/2
＝(VDHmax+VDLmin)/2
＝(VCOMH+VCOML)/2  …(17)
由此，在像素电极节点Np保持显示电压VDLmax时，在数据保持期间的N型TFT元件19的栅漏间电压VGD在下式(18)中成为最大。
VGD＝VGM-VNpmax
＝(VCOMH+VCOML)/2-(VDHmax+VD)
＝(VCOMH+VCOML)/2-(VCOML+2VD)
＝(VCOMH-VCOML)/2-2VD＝-1.5VD  …(18)
同样地，在像素电极节点Np保持显示电压VDLmin时，在数据保持期间中N型TFT元件19的栅漏间电压VGD在下式(19)中成为最大。
VGD＝VGM-VNpmin
＝(VCOMH+VCOML)/2-(VDLmin-VD)
＝(VCOMH+VCOML)/2-(VCOMH-2VD)
＝-(VCOMH-VCOML)/2+2VD＝1.5VD…(19)
如果在式(18)与(19)中代入与式(5)相同的数值，则|VGD|＝7.5(V)，与在相同条件下|VGD|＝17(V)的像素11#中的N型TFT元件18相比，在非扫描期间连续施加的N型TFT元件19的栅绝缘膜上的电压应力被减轻。
另外，与实施例1的像素10一样，通过设置N型TFT元件19，N型TFT元件18的漏极即节点Nb与数据线DL的电压差小于数据线DL与像素电极节点Np的电压差。所以与像素11#相比，在数据保持期间能够抑制像素11中像素电极节点Np与数据线DL之间的漏电流，而且能减轻对N型TFT元件18的栅绝缘膜的电压应力，提高其工作可靠性。
如上所述，与图3所示的像素11#相同，依据实施例2的结构，能因数据线电压振幅受到抑制而实现低功耗化，而且能在数据保持期间抑制漏电流，同时减轻TFT元件的栅绝缘膜上的电压应力。
结果，与实施例1的结构相同，能改善各像素中显示电压的保持特性，能因扫描周期延长而实现低功耗化以及能因亮度变动受到抑制而提高显示品位，而且能提高TFT元件的工作可靠性。
另外，在图7中表示的实施例2的像素中，其栅极与栅线GL连接的TFT元件和其栅极与栅线GL#连接的TFT元件可以分别取一个或任意多个。
另外，在图4与图7中表示的是采用N型TFT元件16、18与19的结构例作为例子，但也可以将这些TFT元件的一部分或全部置换为P型TFT元件来构成实施例1及实施例2的像素。这时，将与P型TFT元件的栅极连接的栅线GL、GL#设定的电压极性反相即可。具体地说，考虑晶体管的特性，将上述的低电压VGL与高电压VGH设定为能使P型TFT元件充分导通和截止的电压，而且对于栅线GL在选择状态下驱动到低电压VGL、在非选择状态下驱动到高电压VGH即可；对于栅线GL#在非选择状态下驱动到向低电压VGL、在非选择状态下驱动到中间电压VGM即可。
实施例3
在实施例1与实施例2中，说明了通过在漏电流通路内设置将栅电压在非选择状态下设定为中间电压VGM的TFT元件、能够同时抑制漏电流和保护TFT元件的栅绝缘膜的像素结构。
可是，虽然从通常动作时保护TFT元件的观点看这是一种理想的结构，但在用于有意施加比通常动作大的应力、鉴别缺陷的加速试验(老炼试验)中就不能在该TFT元件上施加所期望的应力。由于在该老炼试验中以比通常动作时更严格的条件进行试验，即在预定时间施加高温且大电压应力进行动作试验，因此，为了进行有效率的试验，最好采用能在短时间内提供足够电压应力的结构。
在实施例3中，说明为了能够在老炼试验时施加足够的电压应力而可切换驱动电压的栅线驱动器的结构。
图8是说明实施例3的栅线驱动器结构的电路图。
参照图8，在实施例3的结构中，对在图5所示的栅线GL#用栅线驱动器120设置开关电路130。开关电路130包含可响应模式选择信号MDS而动作的开关132与134。在通常动作时开关132接通，中间电压VGM被加到栅线驱动器120上，同时开关134断开。而在进行老炼试验的试验模式时，开关134接通，低电压VGL被加到栅线驱动器120上，同时开关132断开。
通过这种结构，栅线驱动器120响应栅线选择信号GSS，在通常动作时使选择状态的栅线GL#驱动到高电压VGH，同时使非选择状态的栅线GL#驱动到中间电压VGM。另一方面，在试验模式时栅线驱动器120响应栅线选择信号GSS，将选择状态的栅线GL#驱动到高电压VGH，同时将非选择状态的栅线GL#与栅线GL同样地驱动到低电压VGL。
结果，就与N型TFT元件19的栅极连接的栅线GL#而言，试验模式时选择状态与非选择状态的电压差(VGH-VGL)大于通常模式时选择状态与非选择状态的电压差(VGH-VGM)。
另外，在实施例3中，除了对于栅线GL#用栅线驱动器120设置开关电路130之外，其它结构与实施例1或实施例2相同，不再重复详细说明。
通过这种结构，在实施例3结构中，通常动作时可取得实施例1及实施例2中说明的效果，并在试验模式时能够对于N型TFT元件19短时间施加充分的电压应力，有效地进行老炼试验。
以上对本发明作了详细说明和解释，但这只是为了举例，并不构成对本发明的限定，应当理解本发明的精神和范围仅由附加的权利要求书加以规定。

Claims (9)

1.一种液晶显示装置，其中设有：
以行列状配置的、各自按照显示电压来显示亮度的多个像素，
分别对应于所述多个像素行而设置的多根第一、第二栅线，
分别对应于所述多个像素列而设置的多根数据线，
按照预定的扫描周期，在将对应的行被选定为扫描对象的选择状态和这以外的非选择状态，分别将所述多根第一、第二栅线驱动到不同电压的栅驱动电路，以及
将所述多根数据线驱动到与属于被选定为所述扫描对象的行的所述像素对应的所述显示电压的源驱动电路；
所述多个像素各自包含，
设有像素电极与对向电极的、按照所述像素电极与所述对向电极的电压差输出亮度的液晶元件，
电连接于对应的所述数据线与第一节点之间的、其栅极与对应的第一栅线电连接的第一场效应晶体管，以及
电连接于所述第一节点与所述像素电极之间的、其栅极与对应的所述第二栅线电连接的第二场效应晶体管；
所述栅驱动电路将所述选择状态的所述第一、第二栅线的各电压设定为可分别使所述第一、第二场效应晶体管导通的第一电压，而将所述非选择状态的所述第一栅线的电压设定为可使所述第一场效应晶体管截止的第二电压，同时将所述非选择状态的所述第二栅线的电压设定为所述显示电压的最高值与最低值中间的第三电压。
2.如权利要求1所述的液晶显示装置，其特征在于：
所述对向电极被供给预定的直流电压；
所述第三电压与所述预定的直流电压实质上为相同电平。
3.如权利要求1所述的液晶显示装置，其特征在于：
所述对向电极被供给以固定周期交替设定于第四电压与第五电压之一的交流电压；
所述第三电压与所述第四、第五电压的平均电压实质上为相同电平。
4.如权利要求1所述的液晶显示装置，其特征在于：
所述栅驱动电路包含分别对应于所述行而设置的多个驱动部件；
所述多个驱动部件各自设有，
按照表示对应的所述行是否被选定为所述扫描对象的选择信号、将所述对应的第一栅线以所述第一与第二电压之一驱动的第一驱动器，以及
按照所述选择信号，将所述对应的第二栅线以所述第一与第三电压之一驱动的第二驱动器。
5.如权利要求1所述的液晶显示装置，其特征在于：
所述栅驱动电路将所述非选择状态的第二栅线在通常模式中设定为所述第三电压，而在试验模式中设定为第六电压；
所述第一与第六电压之差大于所述第一与第三电压之差。
6.如权利要求5所述的液晶显示装置，其特征在于：
所述第六电压与所述第二电压实质上为相同电平。
7.如权利要求1所述的液晶显示装置，其特征在于：
所述第一与第二场效应晶体管由N型薄膜晶体管构成；
所述第一电压高于所述第二电压。
8.如权利要求1所述的液晶显示装置，其特征在于：
所述第一与第二场效应晶体管由P型薄膜晶体管构成；
所述第一电压低于所述第二电压。
9.一种液晶显示装置，
其中设有按照显示电压来显示亮度的像素和用于传送供给所述像素的所述显示电压的数据线；
所述像素包含，
设有像素电极与对向电极、按照所述像素电极与所述对向电极的电压差来输出亮度的液晶显示元件，
电连接于所述数据线与第一节点之间的第一场效应晶体管，以及
电连接于所述第一节点与所述像素电极之间的第二场效应晶体管；
还设有在所述像素被按照预定的扫描周期选定为扫描对象的选择状态和这以外的非选择状态，分别将所述第一、第二场效应晶体管的栅极电压驱动到不同电压的栅驱动电路；
所述栅驱动电路在所述选择状态时将各所述栅极电压设定为可分别使所述第一、第二场效应晶体管导通的第一电压，而在所述非选择状态时将所述第一场效应晶体管的栅极电压设定为可使所述第一场效应晶体管截止的第二电压，同时将所述第二场效应晶体管的栅极电压设定为所述显示电压的最高值与最低值中间的第三电压。
CNA03127207XA 2003-01-29 2003-09-29 设有漏电流小的像素的液晶显示装置 Pending CN1517967A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003020498A JP2004233526A (ja) 2003-01-29 2003-01-29 液晶表示装置
JP20498/2003 2003-01-29

Publications (1)

Publication Number Publication Date
CN1517967A true CN1517967A (zh) 2004-08-04

Family

ID=32732868

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA03127207XA Pending CN1517967A (zh) 2003-01-29 2003-09-29 设有漏电流小的像素的液晶显示装置

Country Status (5)

Country Link
US (1) US7212183B2 (zh)
JP (1) JP2004233526A (zh)
KR (1) KR100532653B1 (zh)
CN (1) CN1517967A (zh)
TW (1) TW200414119A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101344694B (zh) * 2007-07-09 2012-01-25 Nlt科技股份有限公司 液晶显示装置
CN101685613B (zh) * 2008-09-22 2012-07-11 财团法人工业技术研究院 显示单元驱动方法和显示系统
CN106353945A (zh) * 2016-11-18 2017-01-25 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN106952605A (zh) * 2017-05-16 2017-07-14 厦门天马微电子有限公司 一种移位寄存器和显示面板
CN107402462A (zh) * 2017-09-21 2017-11-28 深圳市华星光电技术有限公司 液晶显示面板及控制方法
CN107481659A (zh) * 2017-10-16 2017-12-15 京东方科技集团股份有限公司 栅极驱动电路、移位寄存器及其驱动控制方法
CN109856876A (zh) * 2019-03-15 2019-06-07 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及驱动方法
CN111133583A (zh) * 2017-09-26 2020-05-08 荷兰应用科学研究会(Tno) 高电压薄膜晶体管及其制造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
KR101029406B1 (ko) * 2003-12-17 2011-04-14 엘지디스플레이 주식회사 액정표시장치의 디멀티플렉서와 그 구동방법
JP4803637B2 (ja) * 2005-03-08 2011-10-26 東北パイオニア株式会社 アクティブマトリクス型発光表示パネルの駆動装置および駆動方法
JP4945087B2 (ja) * 2005-03-31 2012-06-06 東芝モバイルディスプレイ株式会社 表示装置
KR20080080117A (ko) * 2005-11-16 2008-09-02 폴리머 비젼 리미티드 강유전성 박막 트랜지스터 기반의 픽셀들을 가지는 액티브메트릭스 디스플레이들을 어드레싱하기 위한 방법
US20070228840A1 (en) * 2006-03-31 2007-10-04 Omer Vikinski Switchable on-die decoupling cell
US20090267871A1 (en) * 2006-09-12 2009-10-29 Pioneer Corporation Switching circuit, pixel drive circuit, and sample-and-hold circuit
US8564252B2 (en) 2006-11-10 2013-10-22 Cypress Semiconductor Corporation Boost buffer aid for reference buffer
TWI341505B (en) * 2006-11-27 2011-05-01 Chimei Innolux Corp Liquid crystal panel and driving method thereof
ES2655257T3 (es) * 2006-12-01 2018-02-19 Ses-Imagotag Pantalla de matriz activa de baja potencia
TWI366174B (en) * 2007-03-03 2012-06-11 Au Optronics Corp Pixel control device and display apparatus utilizing said pixel control device
US8035401B2 (en) * 2007-04-18 2011-10-11 Cypress Semiconductor Corporation Self-calibrating driver for charging a capacitive load to a desired voltage
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
KR101563692B1 (ko) * 2007-10-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동 방법
US8648782B2 (en) * 2007-10-22 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4826597B2 (ja) * 2008-03-31 2011-11-30 ソニー株式会社 表示装置
JP2010008523A (ja) * 2008-06-25 2010-01-14 Sony Corp 表示装置
US8248341B2 (en) * 2009-04-15 2012-08-21 Store Electronic Systems Sa Low power active matrix display
KR101590945B1 (ko) 2009-11-17 2016-02-19 삼성디스플레이 주식회사 액정 표시 장치
KR101117733B1 (ko) * 2010-01-21 2012-02-24 삼성모바일디스플레이주식회사 화소 회로, 이를 이용한 표시 장치 및 표시 장치 구동 방법
US8364870B2 (en) 2010-09-30 2013-01-29 Cypress Semiconductor Corporation USB port connected to multiple USB compliant devices
US9293103B2 (en) * 2011-04-07 2016-03-22 Sharp Kabushiki Kaisha Display device, and method for driving same
JP5337856B2 (ja) * 2011-10-17 2013-11-06 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶表示装置およびその制御方法
US9667240B2 (en) 2011-12-02 2017-05-30 Cypress Semiconductor Corporation Systems and methods for starting up analog circuits
KR102183088B1 (ko) 2014-02-10 2020-11-26 삼성디스플레이 주식회사 액정 표시 장치
KR102657989B1 (ko) * 2016-11-30 2024-04-16 삼성디스플레이 주식회사 표시 장치
TWI601112B (zh) * 2017-03-29 2017-10-01 凌巨科技股份有限公司 顯示面板的驅動方法
CN118155586B (zh) * 2024-05-10 2024-07-23 惠科股份有限公司 显示面板、显示驱动方法和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240092A (en) 1976-09-13 1980-12-16 Texas Instruments Incorporated Random access memory cell with different capacitor and transistor oxide thickness
FR2524679B1 (fr) * 1982-04-01 1990-07-06 Suwa Seikosha Kk Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active
JPS60103587A (ja) 1983-11-09 1985-06-07 Toshiba Corp 半導体記憶装置のメモリセルキヤパシタ電圧印加回路
JP3168636B2 (ja) 1991-10-31 2001-05-21 日本電気株式会社 液晶駆動用ピクセル回路
JP2798540B2 (ja) * 1992-01-21 1998-09-17 シャープ株式会社 アクティブマトリクス基板とその駆動方法
TW476422U (en) * 1992-01-29 2002-02-11 Sharp Kk Liquid crystal display
JP3485667B2 (ja) 1995-01-28 2004-01-13 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
JP3501895B2 (ja) 1995-02-15 2004-03-02 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
TW454101B (en) * 1995-10-04 2001-09-11 Hitachi Ltd In-plane field type liquid crystal display device comprising liquid crystal molecules with more than two different kinds of reorientation directions and its manufacturing method
JP3596716B2 (ja) 1996-06-07 2004-12-02 株式会社東芝 アクティブマトリクス型表示装置の調整方法
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
TW503565B (en) 2000-06-22 2002-09-21 Semiconductor Energy Lab Display device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101344694B (zh) * 2007-07-09 2012-01-25 Nlt科技股份有限公司 液晶显示装置
CN101685613B (zh) * 2008-09-22 2012-07-11 财团法人工业技术研究院 显示单元驱动方法和显示系统
CN106353945A (zh) * 2016-11-18 2017-01-25 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
US10325974B2 (en) 2016-11-18 2019-06-18 Boe Technology Group Co., Ltd. Display substrate, manufacturing method thereof, and display device
CN106952605A (zh) * 2017-05-16 2017-07-14 厦门天马微电子有限公司 一种移位寄存器和显示面板
CN106952605B (zh) * 2017-05-16 2020-08-11 厦门天马微电子有限公司 一种移位寄存器和显示面板
CN107402462A (zh) * 2017-09-21 2017-11-28 深圳市华星光电技术有限公司 液晶显示面板及控制方法
CN107402462B (zh) * 2017-09-21 2020-06-05 深圳市华星光电技术有限公司 液晶显示面板及控制方法
CN111133583A (zh) * 2017-09-26 2020-05-08 荷兰应用科学研究会(Tno) 高电压薄膜晶体管及其制造方法
CN111133583B (zh) * 2017-09-26 2024-01-02 荷兰应用科学研究会(Tno) 高电压薄膜晶体管及其制造方法
CN107481659B (zh) * 2017-10-16 2020-02-11 京东方科技集团股份有限公司 栅极驱动电路、移位寄存器及其驱动控制方法
CN107481659A (zh) * 2017-10-16 2017-12-15 京东方科技集团股份有限公司 栅极驱动电路、移位寄存器及其驱动控制方法
US10872549B2 (en) 2017-10-16 2020-12-22 Beijing Boe Optoelectronics Technology Co., Ltd. Gate driving circuit, shift register and driving control method thereof
CN109856876A (zh) * 2019-03-15 2019-06-07 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及驱动方法
CN109856876B (zh) * 2019-03-15 2022-10-11 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及驱动方法

Also Published As

Publication number Publication date
US7212183B2 (en) 2007-05-01
JP2004233526A (ja) 2004-08-19
US20040145551A1 (en) 2004-07-29
KR100532653B1 (ko) 2005-12-01
KR20040069947A (ko) 2004-08-06
TW200414119A (en) 2004-08-01

Similar Documents

Publication Publication Date Title
CN1517967A (zh) 设有漏电流小的像素的液晶显示装置
CN1058591C (zh) 图象显示装置和扫描电路
CN1311419C (zh) 显示装置及其驱动电路和驱动方法
CN1129886C (zh) 图象显示装置
CN1181464C (zh) 液晶显示装置及其驱动控制方法
CN100351888C (zh) 液晶显示装置
CN1482507A (zh) 液晶显示设备及其驱动方法
CN1873829A (zh) 移位寄存器、具有该移位寄存器的显示设备及其方法
CN1532601A (zh) 液晶显示装置及其驱动方法
CN1809862A (zh) 液晶显示装置
CN1490654A (zh) 液晶显示装置和驱动液晶显示装置的方法
CN1945670A (zh) 显示装置
CN1348159A (zh) 有源矩阵型显示装置及其驱动方法
CN1782837A (zh) 触摸感应显示装置
CN1641728A (zh) 显示驱动装置及具备该显示驱动装置的显示装置
CN1478267A (zh) 电平转换电路、显示装置和蜂窝终端装置
CN1573852A (zh) 增大了图象信号的写入容限的图象显示装置
CN1847936A (zh) 显示装置
CN1620682A (zh) 显示设备和扫描线驱动电路
CN1658258A (zh) 具备矩阵状配置的多个像素的图像显示装置
CN1819001A (zh) 显示器及驱动像素的方法
CN1619631A (zh) 显示装置
CN1490655A (zh) 液晶显示装置和驱动液晶显示装置的方法
CN1475838A (zh) 液晶显示装置
CN1348166A (zh) 有源矩阵型液晶显示装置及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication