CN1481073A - 内含分布式电容的功率放大器 - Google Patents

Abstract

本发明公开了一种功率放大器集成电路，其包括多个内含一基极的晶体管、多个与上述晶体管对应的镇流电阻、以及一电容。其中，每一镇流电阻的一端与其相对应的晶体管的基极连接，另一端则连接至一直流节点。上述电容的一端连接至一射频节点，而该电容的另一端则与上述多个晶体管的基极连接。

Description

内含分布式电容的功率放大器

技术领域

本发明涉及一种应用于有线或无线通讯装置中的功率放大器集成电路，尤其涉及一种内含分布式电容(distributed capacitor)的功率放大器集成电路。

背景技术

近年来，功率放大器集成电路已被广泛应用于各种有线或无线通讯装置中，而一些内含异质结双极型晶体管(heterojunction bipolar transistors)的功率放大器集成电路可运行在高结温(junction temperatures)的环境中。然而，高结温会降低功率放大器集成电路的可靠度，进而限制功率放大器集成电路在运行时所能承受的最大电流、当然也同样限制了功率放大器集成电路运行时所能承受的最高功率。

当功率放大器集成电路内的电流相当大时，功率放大器集成电路会因为其内发射极电流或热能的不规则分布引发热失控(thermal runaway)，而使得其内的发射极处所导通的电流不断增加，直到整个功率放大器集成电路被烧坏为止。因此，功率放大器集成电路的寿命(life and mean time to failure，MTTF)将因其内的高功率而缩短。若要功率放大器集成电路能运行在高温环境中，则非加大其体积不可。

请参考图1，图1为现有的异质结双极型晶体管功率放大器10的等效电路图。功率放大器10包括多个手指状的发射极与基极。功率放大器10的等效电路包括多个晶体管12a-12c、多个用来确保晶体管12a-12c在功率放大器10内的电流相当大时仍能稳定运行的镇流电阻(ballastingresistors)14a-14c、以及多个分别与多个镇流电阻14a-14c并联的旁路电容(bypass capacitor)16a-16c。功率放大器10还包括一用来输入射频输入讯号的输入节点18及一直流电压、以及一集电极节点20，功率放大器10的输出讯号则分别由晶体管12a-12c的集电极处、也就是集电极节点20处输出。功率放大器10的更详细说明请参考发明人为Khatibzadeh等人的美国专利第5,321,279号。虽然镇流电阻14a-14c可使功率放大器10内的晶体管12a-12c的运行较为稳定，但不可避免的是，镇流电阻14a-14c降低了功率放大器10的整体增益(overall gain)。

请参考图2，图2为美国专利第5,629,648号中Pratt所公开的功率放大器30的电路图。与功率放大器10相似，功率放大器30也包括多个晶体管32a-32c、多个镇流电阻34a-34c、及多个旁路电容36a-36c。而与功率放大器10不同的是，功率放大器30由不同的节点处、即节点38及节点39处，分别输入射频讯号及直流电压，而功率放大器30相关的输出讯号则由节点40处输出。然而，功率放大器30内旁路电容36a-36c的使用不仅没有效率，旁路电容36a-36c的使用还会增加功率放大器30电路布局的复杂程度。

一般而言，现有的功率放大器以牺牲增益为代价来增加电路运行时的稳定度，然而，如此的作法是非常没有效率的。不仅如此，现有的功率放大器的电路布局也是非常没有效率的。

发明内容

因此，本发明要解决的技术问题是提供一种能克服上述缺点的内含分布式电容的功率放大器。

为了解决上述问题，本发明的功率放大器集成电路包括多个内含一基极的晶体管、多个与上述晶体管对应的镇流电阻、以及一电容。其中，每一镇流电阻的一端与其相对应的晶体管的基极连接，另一端则连接至一直流节点；上述电容的一端连接至一射频节点，而该电容的另一端则与上述多个晶体管的基极连接。

本发明功率放大器集成电路内的多个晶体管是异质结双极型晶体管。本发明的优选实施方式中上述电容的电容值为较大的值，如此才能确保从射频节点处所输入的射频输入讯号的耗损不致太大。

本发明的优点在于上述电容可提供上述射频输入讯号另一不同的传输路径，以使该射频输入讯号的耗损不致太大。

本发明的另一优点在于上述电容所提供的电容量平均分布在上述多个晶体管的基极上。

附图说明

图1为现有的异质结双极型晶体管功率放大器的等效电路图；

图2为另一现有的功率放大器的电路图；

图3为本发明优选实施方式的功率放大器电路图；

图4为本发明优选实施方式的功率放大器电路布局图。

附图标号说明

10、30、50、70  功率放大器    12a、12b、12c  晶体管

14a、14b、14c   稳流电阻      16a、16b、16c  旁路电容

18              输入节点      20、60         集电极节点

2a、32b、32c    晶体管        34a、34b、34c  稳流电阻

36a、36b、36c   旁路电容      38、39、40、59 节点

52a、52b、52n   晶体管        54a、54b、54n  稳流电阻

56、86          电容          58             射频节点

72              基极          74             发射极

76              集电极        78             直流路径

80              稳流电阻群    82             节点

84              射频路径      86a、86b       金属薄层

具体实施方式

请参考图3，图3为本发明优选实施方式的功率放大器50的电路图。功率放大器50包括多个异质结双极型晶体管52a-52n，每一晶体管52a、52b、或52n皆分别包括手指状的发射极及手指状的基极。功率放大器50内所包括的晶体管数量并不限于图3中所示的三个，本发明的功率放大器50可包括三个以下或三个以上的异质结双极型晶体管。功率放大器50还包括多个镇流电阻54a-54n，每一镇流电阻54a-54n皆分别对应于一晶体管52a-52n，镇流电阻54a-54n用来确保晶体管52a-52n在功率放大器50内的电流或功率相当大时仍能稳定运行。功率放大器50还包括一电容56用来将一射频讯号从一射频节点58耦合至多个晶体管52a-52n的基极。电容56的电容值相当大，如此才能将从射频节点58处所输入的射频讯号的耗损降至最低。功率放大器50还包括一节点59，直流电压从节点59处并经由镇流电阻54a-54n而输入至晶体管52a-52n的基极。功率放大器50还包括一集电极节点60，功率放大器50的输出讯号从集电极节点60处输出。

当功率放大器50处于运行状态时，直流电压从节点59处并经由各镇流电阻54a-54n输入至每一晶体管52a-52n的基极，而射频讯号则从节点58处并经由电容56耦合至每一晶体管52a-52n的基极。由于电容56的高电容值特性及上述射频讯号并不会经由镇流电阻54a-54n输入至每一晶体管52a-52n的基极，所以大部分的射频讯号皆能输入至每一晶体管52a-52n的基极。经过功率放大器50的放大作用后的射频讯号从集电极节点60处输出。

一般而言，功率放大器50对于其内每一镇流电阻54a-54n的电阻值并没有特别的要求，只要镇流电阻54a-54n能使晶体管52a-52n的发射极温度尽可能一致且稳定即可。但功率放大器50内电容56的电容值则必需相当大，以尽可能地将上述射频讯号的耗损降至最低。

需特别注意的是，与晶体管52a-52n并联的电阻54a-54n在电气特性上虽可视为一电连接于晶体管52a-52n的具有较小电阻值的等效电阻。然而，每一个晶体管52a-52n最好还是各具有一专属的电阻，以用来稳定因每一晶体管52a-52n的不同基极-发射极电压所产生的热。本发明优选实施方式中每一晶体管皆对应一镇流电阻。

在实际应用中，功率放大器50是设置于一集成电路上，多个晶体管52a-52n(异质结双极型晶体管)、多个镇流电阻54a-54n、乃至于电容56皆可依据标准化的集成电路制造程序被设置于该集成电路上。

请参考图4，图4为本发明优选实施方式中一功率放大器70的电路布局图。功率放大器70包括多个异质结双极型晶体管，每一晶体管皆包括一基极72、一发射极74、及一集电极76。图4中，一直流路径78包括多个镇流电阻群80，直流路径78用于将一施加在多个节点82上的直流电压输入至上述多个晶体管的基极72。图4中，一射频路径84用来将射频讯号耦合至一电容86，电容86是由设置于功率放大器70中不同层的两片矩形金属薄层86a、86b组成。图4中的功率放大器70用来显示如何将图3中的功率放大器50具体化。

镇流电阻群80中的每一镇流电阻的阻值皆可依据功率放大器70的特定设计参数而定。同样，矩形金属薄层86a、86b也可依据电容86的实际电路设计需要而定。

图4中所示的功率放大器70的布局图可有效地提高功率放大器的制作效率及显著地改善功率放大器的散热特性。尤其值得注意的是，功率放大器70的布局方式更可使上述多个晶体管的发射极74得以规律地排列。此外，如此的布局方式更可藉由放置多个背面接点(backside vias)之类的散热装置，将功率放大器70运行时所产生的高热量快速地散发出去。因此，本发明的功率放大器集成电路70较现有的功率放大器集成电路能处理更大量的热能。

功率放大器70的运行与功率放大器50的运行完全相同。

与现有的功率放大器相比，本发明的功率放大器内包括一电容，该电容与多个异质结双极型晶体管的基极连接，该电容的电容值相当大，以使输入于功率放大器的射频讯号的耗损减至最低。与上述电容同等重要的是，本发明功率放大器的电路布局方式为本发明功率放大器提供了良好的散热特性。与现有的功率放大器比较，本发明的功率放大器的运行效率更高、制造成本更低、制造时间更短。

以上仅对本发明的优选实施方式作了说明，凡依照本发明的构思作出的等同变化与修饰，皆应落入本发明权利要求书所要求保护的范围之内。

Claims (20)

1.一种功率放大器集成电路，包括：

多个晶体管，每一晶体管皆包括一基极；

分别对应于上述多个晶体管的多个镇流电阻(ballast resistor)，每一镇流电阻皆包括一第一端及一第二端，上述第一端连接于其相对应的晶体管的基极；

一连接于上述多个镇流电阻的第二端的直流节点；

一用来接收射频输入讯号的射频节点；以及

一电容，其包括一第三端及一第四端，上述第三端与上述射频节点相连，上述第四端与上述多个晶体管中至少两个晶体管的基极相连。

2.如权利要求1所述的功率放大器集成电路，其中上述多个晶体管均为异质结双极型晶体管(heterojunction bipolar transistor，HBT)。

3.如权利要求1所述的功率放大器集成电路，其中上述电容的电容值大到足以使上述射频节点上的射频输入讯号经由该功率放大器集成电路的讯号流失量非常低。

4.如权利要求1所述的功率放大器集成电路，其中上述电容包括二片分别位于一半导体中不同层的金属层区域。

5.如权利要求1所述的功率放大器集成电路，其中上述多个镇流电阻被设定成使上述多个晶体管的多个发射极的温度尽可能一致且稳定。

6.如权利要求1所述的功率放大器集成电路，其中该电路用于一有线或一无线装置中。

7.如权利要求1所述的功率放大器集成电路，其中该电路用于一移动电话中。

8.一种功率放大器集成电路，其包括：

多个晶体管，每一晶体管皆包括一基极；

分别对应于上述多个晶体管的多个镇流电阻，每一镇流电阻皆包括一第一端及一第二端，上述第一端连接于与其相对应的晶体管的基极；

一与上述多个镇流电阻的第二端相连的直流节点；

一用来提供射频输入讯号的射频节点；以及

一电容，其包括一第三端及一第四端，上述第三端连接于上述射频节点，上述第四端连接于上述多个晶体管的多个基极。

9.如权利要求8所述的功率放大器集成电路，其中上述多个晶体管均为异质结双极型晶体管。

10.如权利要求8所述的功率放大器集成电路，其中上述电容的电容值大到足以使上述射频节点上的射频输入讯号经由该功率放大器集成电路的讯号流失量非常低。

11.如权利要求8所述的功率放大器集成电路，其中上述电容包括二片分别位于一半导体中不同层的金属区域。

12.如权利要求8所述的功率放大器集成电路，其中上述多个镇流电阻被设定成使上述多个晶体管的多个发射极的温度尽可能一致且稳定。

13.如权利要求1所述的功率放大器集成电路，其中该电路用于一有线或一无线装置中。

14.如权利要求1所述的功率放大器集成电路，其中该电路用于一移动电话中。

15.一种半导体装置，包括：

一半导体基底；

一用来接收一直流电压的直流节点；

一用来接收一射频输入讯号的射频节点；

形成于上述半导体基底上的多个晶体管，每一晶体管皆包括一基极；

形成于上述半导体基底上且分别对应于上述多个晶体管的多个镇流电阻，每一镇流电阻皆包括一第一端及一第二端，上述第一端连接在与其相对应的晶体管的基极上，而上述第二端连接在上述直流节点上；以及

一形成于上述半导体基底上的电容，该电容包括一第三端及一第四端，上述第三端连接于上述射频节点，上述第四端连接于上述多个基极中至少两个基极。

16.如权利要求15所述的功率放大器集成电路，其中上述多个晶体管皆是异质结双极型晶体管。

17.如权利要求15所述的功率放大器集成电路，其中上述电容包括二片分别位于上述半导体装置中不同层的金属层区域。

18.如权利要求15所述的功率放大器集成电路，其中上述电容包括一设置于一第一层的第一金属层、及一设置于一第二层的第二金属层，上述第二层相异于上述第一层，上述镇流电阻的第一端在上述第一金属层处连接于对应的晶体管的基极，而上述电容的第四端在上述第二金属层处连接于上述多个基极中至少两个基极。

19.如权利要求15所述的功率放大器集成电路，该电路还包括另外的多个晶体管及镇流电阻、以及对应的电容，其中多组由一电容及等量的晶体管及镇流电阻所形成的元件组构成一功率放大器集成电路。

20.如权利要求15所述的功率放大器集成电路，其中每一元件组皆包括四个晶体管、四个镇流电阻、及一个电容。

Images