CN1471235A - 串并联型a/d转换器的a/d转换方法和串并联型a/d转换器 - Google Patents

Abstract

本发明公开了一种串并联型A/D转换器，设置用初始化电压(Vrc23)初始化低位参照电压的低位参照电压初始化电路(8)，从模拟输入电压的采样开始到开始下位参照电压的比较动作的任意期间内，产生初始化电压(Vrc23)作为所述低位参照电压，使所述低位参照电压从该初始化电压的电压值迁移到根据来自高位符号选择电路(14)的高位符号选择信号(P0C～P3C)而选择的电压值，比较根据该高位符号选择信号(P0C～P3C)而选择的低位参照电压和所述模拟输入电压的电压值。当把输入的模拟输入电压(Vin)转换为数字值时，从保持以前的模拟输入电压的采样期间到下一采样期间之间，即使在所述模拟输入电压(Vin)大幅度变化时也能实现高速、高精度的动作。

Description

串并联型A/D转换器的A/D 转换方法和串并联型A/D转换器

技术领域

本发明涉及串并联型A/D转换器。

背景技术

伴随着图象、通信领域中的信号处理的数字化、以及图象、通信仪器的高性能化，即使在成为数字信号处理的关键设备的A/D转换器中，也要求高速化、高精度化。作为高速高精度化的A/D转换器的基本构成法，可以列举出串并联型A/D转换器(参照专利文献1)。

下面，使用图12和图13说明现有串并联型A/D转换器的结构及其动作。

首先，使用图12说明现有串并联型A/D转换器的结构。图12是表示现有4位串并联型A/D转换器结构的图。

如图12所示，现有串并联型A/D转换器包括：连接在参照电压2、3之间的基准电阻列和开关列12；决定高位2位的高位电压比较器列13；根据该高位电压比较器列13的高位比较结果C1C～C3C，输出高位符号选择信号P0C～P3C的高位符号选择电路14；按照该高位符号选择信号，输出2位的高位二进制代码的高位编码电路15；决定低位2位的低位电压比较器列16；根据该低位电压比较器列16的低位符号比较结果C0F～C2F，输出低位符号选择信号P0F～P3F的低位符号选择电路17；按照该低位符号选择信号，输出2位的低位二进制代码的低位编码电路18；对所述2位的高位二进制代码和所述2位的低位二进制代码进行逻辑运算，从而输出4位的数字信号的编码合成电路19；生成控制该串并联型A/D转换器的工作定时的各种控制信号的控制信号生成电路21。

在所述基准电阻列和开关列12中设置有：把所述参照电压2、3之间的电位16分割为等电位的电阻值相等的电阻R01～R04、R11～R14、R21～R24、R31～R34的基准电阻4、作为用于在该16分割为等电位的各个位置上选择低位参照电压的开关S01～S03、S11～S13、S21～S23、S31～S33的低位参照电压选择开关5。

而且，构成所述高位电压比较器列13的各电压比较器6的一方输入端子连接在把所述基准电阻列和开关列12的所述参照电压2、3之间的电位差4分割为等电位的分割点d1～d3上，另一方的输入端子连接在模拟输入端子1上。而且，所述高位电压比较器列13的输出端子连接在所述高位符号选择电路14上，该高位符号选择电路14的输出端子连接在所述高位编码电路15的输入端子上。

另外，构成所述低位电压比较器列16的各电压比较器6的一方输入端子在所述基准电阻列和开关列12中，通过低位参照电压选择开关5连接在把所述高位电压比较器列13的各电压比较器6被连接的各连接点d1、d2、d3间由所述基准电阻4四分割为等电位的点上，另一方输入端子连接在所述模拟输入端子1上。而且，所述低位电压比较器列16的输出端子连接在所述低位符号选择电路17上，该低位符号选择电路17的输出端子连接在所述低位编码电路18上。

而且，所述高位编码电路15、所述低位编码电路18的输出端子分别连接在编码合成电路19上，从该编码合成电路19的输出端子输出4位的数字输出。

所述控制信号生成电路21根据从时钟端子22输入的时钟s22，生成控制该串并联型A/D转换器的动作定时的采样信号、高位比较信号、低位参照电压决定信号、低位比较信号等各种控制信号。而且，所述采样信号被输出到高位电压比较器列13和低位电压比较器列16的各电压比较器6，所述高位比较信号被输出到高位电压比较器列13，所述低位参照电压决定信号被输出到高位电压比较器列13，另外，所述低位比较信号被输出到低位电压比较器列16。须指出的是，在图12中，为了简化图，未图示各种控制信号。

下面，使用图13说明具有所述结构的串并联型A/D转换器的动作。图13是表示现有串并联型A/D转换器的动作的定时图，(a)表示时钟，(b)表示高位电压比较器列的状态，(c)表示低位电压比较器列的状态，(d)表示采样信号，(e)表示高位比较信号，(f)表示低位参照电压决定信号，(g)表示低位比较信号，(h)表示低位参照电压的状态，(i)表示模拟输入电压，(j)表示低位参照电压，(k)表示低位电压比较器列的输出。须指出的是，在图12的结构中，低位参照电压、低位电压比较器列的输出分别有3输出，但是在图13中，为了简化图，表示了低位参照电压、低位电压比较器列的输出的各一个输出。

首先，在采样期间(t1-t2期间)中，高位电压比较器列13和低位电压比较器列16同时连接在模拟输入端子1上，在来自所述控制信号生成电路21的采样信号的下降时刻，该高位电压比较器列13和低位电压比较器列16的各电压比较器6保持从模拟输入端子1输入的模拟输入信号s1的相等的模拟输入电压Vin。

在高位比较期间(t2-t3期间)中，高位电压比较器列13的各电压比较器6把在所述采样期间内保持的模拟输入电压Vin与把所述参照电压2～3间的电位差4分割为等电位的分割点d1、d2、d3的电压值的各高位参照电压Vr1c、Vr2c、Vr3c的电压值比较。然后，在来自所述控制信号生成电路21的高位比较信号的下降时刻，输出所述高位电压比较器列13的各电压比较器6的比较结果的高位电压比较结果C1C、C2C、C3C。然后，所述高位电压比较结果C1C、C2C、C3C输入高位符号选择电路14中，变换为高位符号选择信号P0C、P1C、P2C、P3C，根据该高位符号选择信号P0C、P1C、P2C、P3C，高位编码电路15输出2位的高位二进制代码。

在低位参照电压决定期间(t3-t4间)中，所述基准电阻列和开关列12根据在所述高位比较期间内从所述高位符号选择电路14输出的所述高位符号选择信号P0C、P1C、P2C、P3C，在来自所述控制信号生成电路21的低位参照电压决定信号的下降时刻，决定该基准电阻列和开关列12内的各低位参照电压选择开关5的导通状态、断开状态，据此，决定输入到所述低位电压比较器列16的低位参照电压Vr1f、Vr2f、Vr3f的电压值。

然后，在低位比较期间(t4-t5期间)中，所述低位电压比较器列16的电压比较器6比较所述采样期间内保持的模拟输入电压Vin和由所述基准电阻列和开关列12的各低位参照电压选择开关5选择的所述低位参照电压Vr1f、Vr2f、Vr3f的电压值。然后，在来自所述控制信号生成电路21的低位比较信号的下降时刻，输出所述低位电压比较器列16的各电压比较器6的比较结果的低位电压比较结果C0F、C1F、C2F。然后，所述低位电压比较结果C0F、C1F、C2F输入低位符号选择电路17中，在该低位符号选择电路17中变换为低位符号选择信号P0F、P1F、P2F、P3F，低位编码电路18根据该低位符号选择信号P0F、P1F、P2F、P3F，输出2位的低位二进制代码。然后，编码合成电路19对从所述高位编码电路15输出的2位所述二进制代码、从所述低位编码电路18输出的2位的所述低位二进制代码进行逻辑运算，从数字输出端子11输出4低的数字输出。

专利文献1-特许第1612640号。

发明内容

这样，在现有串并联型A/D转换器中，首先，在将从模拟输入端子1输入的模拟输入信号s1的输入电压Vin保持在高位电压比较器列13和低位电压比较器列16中后，在该高位电压比较器列13的各电压比较器6中，比较该模拟输入电压Vin和高位参照电压Vr1c、Vr2c、Vr3c的电压值，根据作为该比较结果的高位电压比较结果C1C、C2C、C3C，通过选择构成所述基准电阻列和开关列12的各低位参照电压开关5的导通、断开状态，来决定低位参照电压Vr1f、Vr2f、Vr3f，在所述低位电压比较器列16的各电压比较器6中，比较该决定的低位参照电压Vr1f、Vr2f、Vr3f和该低位电压比较器列的各电压比较器6中保持的所述模拟输入电压Vin的电压值。

因此，在现有串并联型A/D转换器中，如图13(h)所示，低位参照电压Vr1f、Vr2f、Vr3f的电压值在从所述低位电压比较器列16的低位比较动作期间(t4-t5期间)，然后所述高位电压比较器列13和低位电压比较器列16的下一模拟输入电压的采样动作期间(t5-t6期间)，然后到该高位电压比较器列13的高位动作期间(t6-t7期间)之间保持，所以结果选择所述低位参照电压Vr1f、Vr2f、Vr3f的电压值的基准电阻列和开关列12的各低位参照电压选择开关5的导通、断开状态在所述期间(t4-t7期间)中固定。

当在这样的现有串并联型A/D转换器中输入图13(i)所示的从以前的采样期间到下一采样期间之间大幅度变化的模拟输入信号s1时，如图13(j)所示，低位参照电压Vr1f、Vr2f、Vr3f的电压值的变化量增大，该低位参照电压从以前的电压值变化为下一电压值并稳定下来的迁移时间增加，但是所述基准电阻列和开关列12的各低位参照电压选择开关5的导通、断开状态在变为低位参照电压决定期间之前是固定的，所以如果以高速使现有串并联型A/D转换器工作，则所述低位参照电压Vr1f、Vr2f、Vr3f从以前的电压值变化为下一电压值并稳定下来之前，从所述低位参照电压决定期间(例如图13的t7-t8期间)转移到低位比较期间(t8-t9期间)，在所述低位电压比较器列16的各电压比较器6中，开始稳定前的低位参照电压和所述模拟输入电压Vin的比较动作(参照图13(j))。

其结果，如图13(k)所示，因为在低位电压比较器列16的各电压比较器6中，首先判断为模拟输入电压Vin比低位参照电压的电压值大，而后判断为低位参照电压比该模拟输入电压Vin大，因此，所述低位电压比较器列16的输出精度劣化，存在着妨碍串并联型A/D转换器的高速化、高精度化这一问题。

鉴于以上问题的存在，本发明的目的在于：提供一种串并联型A/D转换器、以及串并联型A/D转换器的A/D转换方法，在该串并联型A/D转换器中，从前面的保持模拟输入电压Vin的采样期间到下一采样期间之间，即使在该模拟输入电压Vin大幅度变化时，也能进行高速、高精度动作。

为了解决所述问题，本发明的串并联型A/D转换器的A/D转换方法，比较随着时间的经过而任意变动的模拟输入电压和给定的第1参照电压来生成第1二进制代码，比较根据该比较结果而决定的第2参照电压和所述模拟输入电压来生成第2二进制代码，对该生成的第1、第2二进制代码进行逻辑运算而生成数字值，该A/D转换方法包括：输入所述模拟输入电压来进行采样，并且把以前的第2参照电压初始化为给定的初始化电压的采样和初始化步骤；比较在该采样和初始化步骤中采样的模拟输入电压和所述第1参照电压的电压值的、用于生成所述第1二进制代码的第1电压比较步骤；比较从所述给定的初始化电压的电压值迁移到根据所述第1电压比较步骤的比较结果而决定的电压值的第2参照电压和在所述采样和初始化步骤中采样的模拟输入电压的电压值的、用于生成所述第2二进制代码的第2电压比较步骤。

另外，本发明的串并联型A/D转换器的A/D转换方法比较随着时间的经过而任意变动的模拟输入电压和给定的第1参照电压来生成第1二进制代码，比较根据该比较结果而决定的第2参照电压和所述模拟输入电压来生成第2二进制代码，对该生成的第1、第2二进制代码进行逻辑运算来生成数字值，包括：输入所述模拟输入电压来进行采样的采样步骤；比较在该采样步骤中采样的模拟输入电压和第1参照电压的电压值，并且把以前的第2参照电压初始化为给定的初始化电压的、用于生成所述第1二进制代码的第1电压比较和初始化步骤；比较从所述给定的初始化电压的电压值迁移到根据所述第1电压比较和初始化步骤的比较结果而决定的电压值的第2参照电压和在所述采样步骤中采样的模拟输入电压的电压值的、用于生成所述第2二进制代码的第2电压比较步骤。

另外，本发明的串并联型A/D转换器的A/D转换方法比较随着时间的经过而任意变动的模拟输入电压和给定的第1参照电压来生成第1二进制代码，重复进行比较根据该比较结果而决定的参照电压和所述模拟输入电压而生成二进制代码的步骤来生成第2～第n(n为≥3的整数)的二进制代码，并对该生成的第1～第n二进制代码进行逻辑运算来生成数字值，包括：输入所述模拟输入电压来进行采样，并且把以前的第2～第n参照电压初始化为给定的初始化电压的采样和初始化步骤；比较在所述采样和初始化步骤中采样的模拟输入电压和第m(1≤m＜n；m是整数)参照电压的电压值的、用于生成所述第m二进制代码的第m电压比较步骤、比较从所述给定的初始化电压的电压值迁移到根据所述第m电压比较步骤的比较结果而决定的电压值的第(m+1)参照电压和在所述采样和初始化步骤中采样的模拟输入电压的电压值的、用于生成所述第(m+1)二进制代码的第(m+1)电压比较步骤，从m＝1到m＝n-1重复进行的步骤。

另外，本发明的串并联型A/D转换器的A/D转换方法比较随着时间的经过而任意变动的模拟输入电压和给定的第1参照电压来生成第1二进制代码，重复进行比较根据该比较结果而决定的参照电压和所述模拟输入电压而生成二进制代码的步骤来生成第2～第n(n为≥3的整数)的二进制代码，并对该生成的第1～第n二进制代码进行逻辑运算来生成数字值，包括：输入所述模拟输入电压来进行采样的采样步骤；把在所述采样步骤中采样的模拟输入电压和第m(1≤m＜n；m是整数)参照电压的电压值比较并且把以前的第(m+1)参照电压初始化为给定的初始化电压的用于生成所述第m二进制代码的第m电压比较和初始化步骤、比较从所述给定的初始化电压的电压值迁移到根据所述第m电压比较和初始化步骤的比较结果而决定的电压值的第(m+1)参照电压和在所述采样步骤中采样的模拟输入电压的电压值的、用于生成所述第(m+1)二进制代码的第(m+1)电压比较步骤，从m＝1到m＝n-1重复进行的步骤。

本发明的串并联型A/D转换器包括：由多个电阻串联连接的电阻列、连接在该电阻列的多个连接点上并且选择与随着时间的经过而任意变动的模拟输入电压比较的参照电压而输出的多个开关构成的基准电阻列和开关列；输入所述模拟输入电压来进行采样，把采样的模拟输入电压和由所述基准电阻列和开关列输出的第1参照电压比较，输出第1比较结果的第1电压比较器列；把从所述第1电压比较器列的输出的所述第1比较结果作为输入，输出第1符号选择信号的第1符号选择电路；输出根据从所述第1符号选择电路输出的所述第1符号选择信号而选择的第1二进制代码的第1编码电路；输入所述模拟输入电压来进行采样，把该采样的模拟输入电压与按照所述第1符号选择信号而通过构成所述基准电阻列和开关列的所述多个开关选择输出的第2参照电压的电压值比较，输出第2比较结果的第2电压比较器列；把从所述第2电压比较器列的输出的所述第2比较结果作为输入，输出第2符号选择信号的第2符号选择电路；输出根据从所述第2符号选择电路输出的所述第2符号选择信号而选择的第2二进制代码的第2编码电路；把所述第1二进制代码和所述第2二进制代码进行逻辑运算，成为数字值的编码合成电路；所述第2电压比较器列输入所述模拟输入电压来进行采样，在任意的期间内输入给定的初始化电压而进行保持，把从该给定的初始化电压迁移到按照所述第1符号选择信号通过构成所述基准电阻列和开关列的所述多个开关选择输出的电压值的所述第2参照电压和所述采样的模拟输入电压的电压值比较。

本发明的串并联型A/D转换器中，所述初始化电压是从构成所述基准电阻列和开关列的所述电阻列的多个连接点内任意一个输出的参照电压。

而且，本发明的串并联型A/D转换器中，包括：把从所述基准电阻列和开关列输出的所述第2参照电压、所述初始化电压、表示所述任意期间的初始化控制信号作为输入，按照该初始化控制信号，向所述第2电压比较器列输出所述第2参照电压或所述给定的电压的任意一个的参照电压初始化电路；所述任意期间输出所述初始化电压，该任意期间以外输出从所述基准电阻列和开关列输出的所述第2参照电压。

而且，本发明的串并联型A/D转换器中，所述第1符号选择电路把从所述第1电压比较器列输出的所述第1比较结果和表示所述任意期间的初始化控制信号作为输入；所述任意期间向所述第1编码电路输出所述第1符号选择信号，把构成所述基准电阻列和开关列的所述多个开关中的预先决定的开关固定为导通状态，并且把该开关以外的所有开关固定为断开状态，把选择所述给定的初始化电压的初始化电压选择信号向所述基准电阻列和开关列输出；所述任意期间以外的期间把所述第1符号选择信号向所述第1编码电路、所述基准电阻列和开关列输出。

本发明的串并联型A/D转换器中，所述任意期间是在所述第1电压比较器列和所述第2比较器列中输入所述模拟输入电压来进行采样的期间。

本发明的串并联型A/D转换器中，所述任意的期间是在所述第1电压比较器列中比较所述模拟电压值和由所述基准电阻列和开关列输出的第1参照电压，输出所述第1比较结果的期间。

另外，本发明的串并联型A/D转换器包括：由多个电阻串联连接的电阻列、连接在该电阻列的多个连接点上并且选择与随着时间的经过而任意变动的模拟输入电压比较的参照电压而输出的多个开关构成的基准电阻列和开关列；输入所述模拟输入电压来进行采样，把采样的模拟输入电压和由所述基准电阻列和开关列输出的所述第1参照电压比较，输出第1比较结果的第1电压比较器列；输入所述模拟输入电压来进行采样，把该采样的模拟输入电压与所述基准电阻列和开关列中根据所述第1～第(n-1)(n为≥3的整数)电压比较器列的各比较结果而分别生成的第2～第n参照电压的各电压值进行比较，来分别输出第2～第n比较结果的第2～第n电压比较器列；把从所述第1～第n电压比较器列输出的第1～第n比较结果分别作为输入，分别输出第1～第n符号选择信号的第1～第n符号选择电路；分别输出根据从所述第1～第n符号选择电路输出的所述第1～第n符号选择信号而分别选择的第1～第n二进制代码的第1～第n编码电路；对从第1～第n编码电路输出的所述第1～第n二进制代码进行逻辑运算，成为数字值的编码合成电路；所述第2～第n电压比较器列分别输入所述模拟输入电压来进行采样，在任意的期间内输入给定的初始化电压而进行保持，把从该给定的初始化电压迁移到分别按照所述第1～第(n-1)符号选择信号通过构成所述基准电阻列和开关列的所述多个开关选择输出的各电压值的所述第2～第n参照电压分别和所述采样的模拟输入电压的电压值比较。

据此，从保持所述模拟输入电压的采样开始到选择第2参照电压的期间，把所述第2参照电压初始化为所述给定电压值，能从该给定电压值迁移到下一参照电压的电压值，即使在从保持模拟输入电压的采样期间到下一采样期间之间模拟输入电压大幅度变化时，也能减小所述第2参照电压的变化量，能提供能实现高速、高精度动作的串并联型A/D转换器及其A/D转换方法。

附图说明

下面简要说明附图。

图1是表示本发明实施例1的4位串并联型A/D转换器的结构的图。

图2是表示本发明实施例1的串并联型A/D转换器的低位参照电压初始化电路结构的图。

图3是表示本发明实施例1的串并联型A/D转换器的控制信号生成电路结构的图。

图4是本发明实施例1的串并联型A/D转换器的定时图表。

图5是表示本发明实施例1的4位的3级串并联型A/D转换器的结构的图。

图6是表示本发明实施例2的4位串并联型A/D转换器的结构的图。

图7是表示本发明实施例2的串并联型A/D转换器的控制信号生成电路结构的图。

图8是本发明实施例2的串并联型A/D转换器的定时图表。

图9是表示本发明实施例3的4位串并联型A/D转换器的结构的图。

图10是表示本发明实施例3的串并联型A/D转换器的高位符号选择电路结构的图。

图11是本发明实施例3的串并联型A/D转换器的定时图表。

图12是表示现有4位串并联型A/D转换器的结构的图。

图13是现有串并联型A/D转换器的定时图表。

下面简要说明附图符号。

1—模拟输入端子；2—参照电压；3—参照电压；4—基准电阻；5、52—低位参照电压选择开关；6—电压比较器；7、14—高位符号选择电路；8、82—低位参照电压初始化电路；9、9a、21—控制信号生成电路；10—低位参照电压初始化开关；11—数字输出端子；12、120—基准电阻列和开关列；13—高位电压比较器列；15—高位编码电路；16、162—低位电压比较器列；17、72—低位符号选择电路；18、172—低位编码电路；19—编码合成电路；20—低位参照电压输入开关；22—时钟端子；23—初始化电压；24、25—延迟电路；51—中位参照电压选择开关；81—中位参照电压初始化电路；161—中位电压比较器列；171—中位符号选择电路；181—中位编码电路；Vr1c、Vr2c、Vr3c—高位参照电压；C1C、C2C、C3C—高位电压比较结果；P0C、P1C、P2C、P3C—高位符号选择信号；Vr1f、Vr2f、Vr3f—低位参照电压；Vr1m—中位参照电压；VR1F、VR2F、VR3F—低位参照电压初始化电路的输出；C0F、C1F、C2F—低位符号比较结果；C1M—中位符号比较结果；P0F、P1F、P2F、P3F—低位符号选择信号；Vin—模拟输入电压；s1—模拟输入信号；s9—低位参照电压初始化信号；s10、s11、s12、s13—初始化电压选择信号；S22—时钟。

具体实施方式

下面，说明本发明的串并联型A/D转换器的具体实施例。

(实施例1)

下面，使用图1～图4，说明本实施例1的串并联型A/D转换器。

本实施例1设置把基准电阻列和开关列12中选择的低位参照电压Vr1f、Vr2f、Vr3f初始化为给定电压值的低位参照电压初始化电路，在串并联型A/D转换器中，在低位比较期间结束后，在下一低位比较期间开始前的任意期间内，把所述低位参照电压Vr1f、Vr2f、Vr3f初始化为给定电压值。

首先，使用图1，说明本实施例1的串并联型A/D转换器的结构。须指出的是，在本实施例1中，串并联型A/D转换器与图12所示现有串并联型A/D转换器同样，以对2位第1二进制代码(以下，称作高位代码)和2位第2二进制代码(以下，称作低位代码)进行逻辑运算，输出4位数字输出的情形为例进行说明。图1是表示本实施例1的4位串并联型A/D转换器的结构的图。

在图1中，本串并联型A/D转换器由以下部分构成：连接在参照电压2、3间的基准电阻列和开关列12；决定高位2位的高位电压比较器列13(第1电压比较器列)；根据该高位电压比较器列13的高位符号比较结果C1C～C3C，输出高位符号选择信号P0C～P3C的高位符号选择电路14(第1符号选择电路)；根据该高位符号选择信号，输出2位的高位二进制代码的高位编码电路15(第1编码电路)；决定低位2位的低位电压比较器列16(第2电压比较器列)；根据该低位电压比较器列16的低位符号比较结果C0F～C2F，输出低位符号选择信号P0F～P3F的低位符号选择电路17(第2符号选择电路)；根据该低位符号选择信号，输出2位的低位二进制代码的低位编码电路18(第2编码电路)；把所述2位的高位二进制代码和所述2位的低位二进制代码进行逻辑运算，输出4位的数字输出的编码合成电路19；根据从时钟端子22输入的时钟s22生成各种控制信号的控制信号生成电路9；作为输入到所述低位电压比较器列16的低位参照电压Vr1f、Vr2f、Vr3f，输出某期间给定的电压值，初始化该低位参照电压的低位参照电压初始化电路8(参照电压初始化电路)；输入到该低位参照电压初始化电路8的初始化电压Vrc23。

在所述低位参照电压初始化电路8的输入端子上连接着从所述控制信号生成电路9输出表示作为所述低位参照电压而输出给定电压值的期间的低位参照电压初始化信号s9和初始化电压Vrc23，另外，通过所述低位参照电压选择开关5，连接在把所述基准电阻列和开关列12的所述参照电压2、3与连接着所述高位电压比较器列13的各电压比较器6的分割点d1、d2、d3间的电位差通过所述基准电阻4而16分割为等电位的各点上。而且，所述低位参照电压初始化电路8的输出端子连接在构成所述低位电压比较器列16的各电压比较器6的一方输入端子上。

下面，如果使用图2详细描述所述低位参照电压初始化电路8的结构，则所述低位参照电压初始化电路8如图2所示，以低位参照电压初始化开关10S1、10S2、10S3和低位参照电压输入开关20S1、20S2、20S3和倒相电路24构成的结构实现，所述低位参照电压初始化开关10S1、10S2、10S3的一方的端子公共连接在初始化电压Vrc23上，另一方端子分别连接在低位电压比较器列16的各电压比较器6的一方的输入端子上，另外，所述低位参照电压输入开关20S1、20S2、20S3的一方的端子分别连接在来自所述基准电阻列和开关列12的低位参照电压Vr1f、Vr2f、Vr3f上，另一方的端子分别连接在所述低位电压比较器列16的各电压比较器6的一方的输入端子上。

而且，当所述低位参照电压初始化信号s9位逻辑电平的高电平状态时，所述低位参照电压初始化开关10S1、10S2、10S3为导通状态，所述低位参照电压输入开关20S1、20S2、20S3变为断开状态，把初始化电压Vrc23的电压值作为低位参照电压初始化电路8的输出电压VR1F、VR2F、VR3F输出到所述低位电压比较器列16的各电压比较器6，而当所述低位参照电压初始化信号s9位逻辑电平的低电平状态时，所述低位参照电压初始化开关10S1、10S2、10S3为断开状态，所述低位参照电压输入开关20S1、20S2、20S3变为导通状态，把来自所述基准电阻列和开关列12的各低位参照电压Vr1f、Vr2f、Vr3f作为低位参照电压初始化电路8的输出电压VR1F、VR2F、VR3F输出到所述低位电压比较器列16的各电压比较器6。

在此，在所述低位参照电压初始化电路8中，如果把所述低位参照电压Vr1f、Vr2f、Vr3f初始化的给定电压值即所述初始化电压Vrc23的电压值是参照电压2和参照电压3间的电压值就可以，但是如果是所述参照电压2、3的中间电压值就更好。作为其理由，采样期间结束后，在下一采样期间之前的期间内，模拟输入电压Vin大幅度变化(参照图4(j))，据此，即使所述低位参照电压Vr1f、Vr2f、Vr3f的电压值大幅度变化时(参照图4(k))，如果所述初始化电压Vrc23是参照电压2、3的中间电压值，则输入到低位电压比较器列16的低位参照电压VR1F、VR2F、VR3F的电压值从由所述基准电阻列和开关列12输出的电压值迁移到初始化电压Vrc的电压值、或者从该初始化电压Vrc的电压值迁移到从所述基准电阻列和开关列12输出的电压值的时间都很短。

而且，如上所述，所述控制信号生成电路9与现有串并联型A/D转换器同样，根据从时钟端子22输出的时钟s22，生成控制该串并联型A/D转换器的工作定时的采样信号、高位比较信号、低位参照电压决定信号、低位比较信号等各种控制信号，作为输入到低位电压比较器列16的位参照电压VR1F、VR2F、VR3F，输出给定电压，还生成表示初始化的期间(初始化期间)的低位参照电压初始化信号s9。

须指出的是，该低位参照电压初始化信号s9表示的初始化期间在本串并联型A/D转换器中，如果是模拟输入电压Vin在高位电压比较器列13和低位电压比较器列16的各比较器6中采样开始到在低位电压比较器列16中开始低位电压比较动作的期间的任意期间就可以了，但是，在本实施例1中，所述初始化期间是以模拟输入电压Vin输入到所述高位电压比较器列13和低位电压比较器列16的各电压比较器6中，进行采样的采样期间时的情形为例，进行说明。

而且，如果详细描述初始化期间是采样期间时的所述控制信号生成电路9的结构，则例如如图3所示，所述控制信号生成电路9用由第1、第2倒相电路26a、26b、延迟电路25、逻辑积电路27a～27d构成的结构实现，来自时钟端子22的时钟s22输入到第1倒相电路26a中，该第1倒相电路26a输出所述时钟s22的倒相信号，延迟电路25接收所述时钟s22的倒相信号，使该时钟s22的倒相信号延迟输出，第2倒相电路26b输出从所述延迟电路25输出的信号的倒相信号。然后，逻辑积电路27a～27d接收来自所述时钟端子22的时钟s22、来自所述第1倒相电路26a的输出信号、来自所述延迟电路25的输出信号、所述第2倒相电路26b的输出信号并合成，作为采样信号、低位参照电压初始化信号s9、高位比较信号、低位参照电压决定信号、低位比较信号输出。须指出的是，在本实施例1中，因为初始化期间和采样期间是相同期间，所以所述采样信号和所述低位参照电压初始化信号s9变为相同的信号。

在其他结构中，因为与现有串并联型A/D转换器的结构同样，所以在此省略了说明。

下面，使用图4说明本实施例1的4位串并联型A/D转换器的动作。图4是表示本实施例1的串并联型A/D转换器的定时图，(a)表示时钟输入，(b)表示高位电压比较器列的状态，(c)表示低位电压比较器列的状态，(d)表示采样信号，(e)表示高位比较信号，(f)表示低位参照电压决定信号，(g)表示低位比较信号，(h)表示低位参照电压初始化信号，(i)表示低位参照电压的状态，(j)表示模拟输入电压，(k)表示来自低位参照电压初始化电路的输出，(l)表示低位电压比较器列的输出。须指出的是，在图1的结构中，来自低位参照电压初始化电路的输出和来自低位电压比较器列的输出分别有3输出，但是在图4中，为了简化图，表示了来自低位参照电压初始化电路的输出和来自低位电压比较器列的输出的各一个输出。

首先，在采样期间(t1-t2期间)中，高位电压比较器列13和低位电压比较器列16同时连接在模拟输入端子1上，在来自所述控制信号生成电路9的采样信号(参照图4(d))的下降时刻，该高位电压比较器列13和低位电压比较器列16的各电压比较器6保持从模拟输入端子1输入的模拟输入信号s1的相等的模拟输入电压Vin。

而且，该采样期间同时也是低位参照电压的初始化期间(参照图4(i))，所以在来自所述控制信号生成电路9的低位参照电压初始化信号s9(参照图4(h))的下降时刻，低位参照电压初始化电路8把来自基准电阻列和开关列12的各低位参照电压Vr1f、Vr2f、Vr3f初始化为初始化电压Vrc23的电压值，作为低位参照电压初始化电路的输出VR1F、VR2F、VR3F而输出(参照图4(k))。具体而言，在来自所述控制信号生成电路9的低位参照电压初始化信号s9的上升时刻，所述低位参照电压初始化电路8的低位参照电压初始化开关10S1～10S3变为导通状态，低位参照电压输入开关20S1～20S3变为断开状态，作为该低位参照电压初始化电路8的输出VR1F、VR2F、VR3F，不是来自所述基准电阻列和开关列12的各低位参照电压Vr1f、Vr2f、Vr3f的电压值，而输出初始化电压Vrc23的电压值。

接着，在高位比较期间(t2-t3期间)中，所述高位电压比较器列13的电压比较器6比较所述采样期间内保持的模拟输入电压Vin和高位参照电压值Vr1c、Vr2c、Vr3c，在来自所述控制信号生成电路9的高位比较信号(参照图4(e))的下降时刻，输出该比较结果的高位电压比较结果C1C、C2C、C3C。而且，然后，所述高位电压比较结果C1C、C2C、C3C输入到高位符号选择电路14中，变换为高位符号选择信号P0C、P1C、P2C、P3C，根据该高位符号选择信号P0C、P1C、P2C、P3C，高位编码电路15输出2位的高位二进制代码。

须指出的是，在该高位比较期间内、所述初始化期间内，保持着所述低位电压比较器列16的各电压比较器6中保持的初始化电压Vrc23的电压值。(参照图4(i)(k))

接着，在低位参照电压决定期间(t3-t4期间)中，在来自所述控制信号生成电路9的低位参照电压决定信号(参照图4(f))的上升时刻，根据从所述高位符号选择电路14输出的高位符号选择信号P0C～P3C，选择所述基准电阻列和开关列12内的各低位参照电压选择开关5(开关S01～03，S11～13，S21～23，S31～S33)的导通状态、断开状态，切换低位参照电压Vr1f、Vr2f、Vr3f。如果具体而言，则例如模拟输入电压Vin是高位参照电压的Vr1c和Vr2c之间的电压值时(Vr1c＞Vin＞Vr2c)，从所述高位电压比较器列13输出的高位电压比较结果C1C、C2C、C3C变为“100”，从所述高位符号选择电路14输出的高位符号选择信号P0C、P1C、P2C、P3C变为“0100”。而且，在接收了该高位符号选择信号P0C、P1C、P2C、P3C“0100”的基准电阻列和开关列12中，所述低位参照电压选择开关5的开关S11～S13为导通状态，开关S01～03、S21～23、S31～S33为断开状态。其结果，作为低位参照电压Vr1f、Vr2f、Vr3f，输入了把Vr1c～Vr2c间的电压通过基准电阻R11～R14四分割为等电位的各电压值。

然后，在所述低位参照电压决定期间内，输入所述低位参照电压初始化电路8的低位参照电压初始化信号s9(参照图4(h))的逻辑电平处于低电平状态，所以在该低位参照电压初始化电路8中，低位参照电压输入开关20S1～20S3变为导通状态，低位参照电压初始化开关10S1～10S2变为断开状态，据此，作为来自低位参照电压初始化电路8的输出VR1F、VR2F、VR3F，不是初始化电压Vrc23的电压值，在所述基准电阻列和开关列12中，如上所述，输出根据高位符号选择信号P0C、P1C、P2C、P3C而选择的低位参照电压Vr1f、Vr2f、Vr3f。其结果，在低位参照电压决定期间内，低位参照电压Vr1f、Vr2f、Vr3f从初始化电压Vrc23的电压值迁移到根据所述高位符号选择信号P0C、P1C、P2C、P3C而选择的电压值，该变化量小。

接着，在低位比较期间(t4-t5期间)中，所述低位电压比较器列16的各电压比较器6比较从所述基准电阻列和开关列12输出的低位参照电压Vr1f、Vr2f、Vr3f的电压值即来自所述低位参照电压初始化电路8的输出VR1F、VR2F、VR3F和所述采样期间内保持的模拟输入电压值Vin。然后，在来自所述控制信号生成电路9的低位比较信号(参照图4(g))的下降时刻，输出该比较结果的低位电压比较结果C0F、C1F、C2F。然后，所述低位电压比较结果C0F、C1F、C2F输入到低位符号选择电路17中，变换为低位符号选择信号P0F、P1F、P2F、P3F中，低位编码电路18根据该低位符号选择信号P0F、P1F、P2F、P3F，输出2位的低位二进制代码。

然后，编码合成电路19对从所述高位编码电路15输出的2位所述高位二进制代码和从所述低位编码电路18输出的2位所述低位二进制代码，从数字输出端子11输出4位的数字输出。

如上所述，根据本实施例1的串并联型A/D转换器，设置在任意期间输出给定的初始化电压、并把来自基准电阻列和开关列12的低位参照电压Vr1f、Vr2f、Vr3f初始化的低位参照初始化电路8和初始化电压Vrc23，在控制信号生成电路9中，生成表示作为该低位参照电压输出给定电压并初始化的期间的低位参照电压初始化信号s9，在该低位参照电压初始化信号s9的控制下，在此在所述采样期间内，作为所述低位参照初始化电路8的输出，输出初始化电压Vrc23的电压值，此外的期间输出来自所述基准电阻列和开关列12的低位参照电压Vr1f、Vr2f、Vr3f，所以从采样期间到下一采样期间之间，该模拟输入电压Vin大幅度变化，伴随着此，所述低位参照电压Vr1f、Vr2f、Vr3f大幅度变化时，在根据来自高位电压比较器列13的比较其结果，用所述基准电阻列和开关列12选择低位参照电压前，把低位参照电压的电压值初始化为给定的初始化电压Vrc23的电压值，在低位参照电压的决定期间内，从该初始化电压Vrc23的电压值迁移到下一低位参照电压的电压值，能减小该低位参照电压的决定期间内变化的低位参照电压的变化量，所以虽然象现有那样是低位比较期间，但是能使低位参照电压Vr1f、Vr2f、Vr3f稳定，当所述模拟输入电压Vin大幅度变化时，也能实现能进行高速、高精度动作的串并联型A/D转换器。

须指出的是，在本实施例1中，描述了把高位2位、低位2位进行逻辑运算的4位串并联型A/D转换器的结构，但是能任意设定在该串并联型A/D转换器中生成的数字输出的位数，另外，关于该高位位数、低位位数，也能任意设定。

在本实施例1中，把串并联型A/D转换器为2级结构，生成2位的高位二进制代码、2位的低位二进制代码，把这些高位、低位2位的二进制代码进行逻辑运算生成4位的数字输出时的情形为例进行说明，但是串并联型A/D转换器可以为n(n≥2的整数)级结构，生成第1～第n二进制代码，把第1～第n二进制代码进行逻辑运算，生成数字输出。而且此时，串并联型A/D转换器分别需要n个比较器列、符号选择电路、编码电路，在第2～第n比较器列中，在所述采样期间内，输入所述初始化电压Vrc23并保持，比较从该保持的所述初始化电  Vrc23的电压值迁移到根据第1～第(n-1)比较器列的比较结果而分别决定的电压值的第2～第n参照电压和在所述采样期间内采样的模拟输入电压。

例如，作为多级结构的串并联型A/D转换器的一个例子，如图5所示，以串并联型A/D转换器为n＝3的3级结构，通过把2位的第1二进制代码(以下称作高位代码)、1位第2二进制代码(以下称作中位代码)、1位的第3二进制代码(以下称作低位代码)进行逻辑运算，生成4位数字输出时的情形为例进行说明。

在图5中，3级别结构的4位串并联型A/D转换器由以下部分构成：连接在参照电压2、3间的基准电阻列和开关列120；决定2位高位二进制代码的高位电压比较器列13；根据来自高位电压比较器列13的高位符号比较结果C1C～C3C，输出高位符号选择信号P0C、P1C、P2C、P3C的高位符号选择电路14；根据该高位符号选择信号，输出2位的高位二进制代码的高位编码电路15；决定1位的中位二进制代码的中位电压比较器列161；根据该中位电压比较器列161的中位符号比较结果C1M，输出中位符号选择信号P0M～P1M的中位符号选择电路171；根据该中位符号选择信号，输出1位的中位二进制代码的中位编码电路181；决定1位低位二进制代码的低位电压比较器列162；根据该低位电压比较器列162的低位符号比较结果C1F，输出低位符号选择信号P0F～P1F的低位符号选择电路172；根据该低位符号选择信号，输出1位的低位二进制代码的低位编码电路182；把所述2位的高位二进制代码、所述1位的中位二进制代码和1位的低位二进制代码进行逻辑运算，输出4位数字输出的编码合成电路19；生成各种控制信号的控制信号生成电路9；把输入到所述中位电压比较器列161中的中位参照电压Vr1m初始化为给定电压值的中位参照电压初始化电路81；把输入到所述低位电压比较器列162的低位参照电压Vr1f初始化为给定电压值的低位参照电压初始化电路82；由输入到该中位参照电压初始化电路81和低位参照电压初始化电路82中的初始化电压Vrc23。在所述基准电阻列和开关列120内部，设置有：把所述参照电压2、3间的电位16分割为等电位的电阻值相等的电阻R01～R04、R11～R14、R21～R24、R31～R34即电阻4；在16分割为等电位的各位置，通过选择中位参照电压的所述高位符号选择信号控制的开关S01～S03、S11～S13、S21～S23、S31～S33即中位参照电压选择开关51；由选择低位参照电压的所述中位符号选择信号控制的开关S101、S102即低位参照电压选择开关52。

而且，作为它的动作，在采样期间内保持模拟输入电压Vin，并且在来自所述控制信号生成电路9a的低位参照电压初始化信号s9的控制下，中位参照电压初始化电路81、低位参照电压初始化电路82把来自所述基准电阻列和开关列120的各中位参照电压Vr1m和低位参照电压Vr1f初始化为给定的初始化电压Vrc23的电压值，作为中位参照电压初始化电路的输出VR1M和低位参照电压初始化电路的输出VR1F而输出。然后，所述高位电压比较器列13的各电压比较器6比较所述采样期间内保持的模拟输入电压值Vin和高位参照电压Vr1c、Vr2c、Vr3c，输出该比较结果的高位电压比较结果C1C、C2C、C3C。然后，所述高位电压比较结果C1C、C2C、C3C输入到高位符号选择电路14中，变换为高位符号选择信号P0C、P1C、P2C、P3C，根据该高位符号选择信号P0C、P1C、P2C、P3C，高位编码电路15输出2位的高位二进制代码。

然后，根据从高位符号选择电路14输出的所述高位符号选择信号P0C、P1C、P2C、P3C，决定所述基准电阻列和开关列120内的各中位参照电压选择开关51的导通状态、断开状态，切换中位参照电压Vr1m。所述中位电压比较器列161的电压比较器6比较从所述基准电阻列和开关列120输出的中位参照电压Vr1m的电压值即来自所述中位参照电压初始化电路81的输出VR1M和所述采样期间内保持的模拟输入电压值Vin，该比较结果的中位电压比较结果C1M输入到中位符号选择电路171中，变换为中位符号选择信号P0M、P1M，中位编码电路181根据该中位符号选择信号P0M、P1M，输出1位的中位二进制代码。根据从所述中位符号选择电路171输出的中位符号选择信号P0M～P1M，决定所述基准电阻列和开关列120内的各低位参照电压选择开关52的导通状态、断开状态，切换低位参照电压Vr1f。然后，所述低位电压比较器列162的各电压比较器6比较从所述基准电阻列和开关列120输出的低位参照电压Vr1f的电压值即来自所述低位参照电压初始化电路82的输出VR1F和所述采样期间内保持的模拟输入电压值Vin，该比较结果的低位参照电压比较结果C1F输入到低位符号选择电路172中，变换为低位符号选择信号P0F、P1F，低位编码电路182根据该低位符号选择信号P0F、P1F，输出1位的低位二进制代码。

在实施例1中，说明了构成低位参照电压初始化电路8的各开关在输入的低位参照电压初始化信号s9为高电平状态，变为导通状态下，在低电平状态，变为断开状态，但是这些开关的导通、断开控制的逻辑电平是任意的。另外，在本实施例1中，如图2所示，表示了低位参照电压初始化电路8由倒相电路和开关构成时的情形，但是也能由其他逻辑电路构成，另外，在控制信号生成电路9中，如图3所示，表示了由倒相电路、延迟电路、逻辑积电路构成时的情形，但是也能由其他逻辑电路构成。

(实施例2)

下面，参照图6～图8，说明本实施例2的串并联型A/D转换器。

在所述实施例1中，说明在串并联型A/D转换器中设置把低位参照电压初始化的初始化电压Vrc23，通过该初始化电压Vrc23的电压值，在低位参照电压初始化电路8中初始化低位参照电压时的情形，但是在实施例2中，采用把来自基准电阻列和开关列12的输出连接在低位参照电压初始化电路8上的结构，用来自该基准电阻列和开关列12的输出，在从采样期间开始到低位期间开始之间的任意期间内，在低位参照电压初始化电路8中初始化所述低位参照电压Vr1f、Vr2f、Vr3f。

首先，使用图6，说明本实施例2的4位串并联型A/D转换器的结构。

在本实施例2的串并联型A/D转换器中，代替所述实施例1中描述的连接在图1所示低位参照电压初始化电路8的输入端子上的初始化电压Vrc23把基准电阻列和开关列12的参照电压2～3间的电位差2分割为等电位的位置的分割点d2连接在所述低位参照电压初始化电路8的输入端子上，在来自所述控制信号生成电路9a的低位参照电压初始化信号s9的控制下，把低位参照电压Vr1f、Vr2f、Vr3f初始化为该分割点d2的电压值Vr2c。

须指出的是，所述低位参照电压初始化电路8的详细结构与在所述实施例1中使用图2说明的结构同样，但是，低位参照电压初始化开关10S1～10S3的一方端子公共连接在所述基准电阻列和开关列12的分割点d2上。

而且，在本实施例2中，把所述低位参照电压初始化开关10S1～10S3的一方端子连接在所述基准电阻列和开关列12的分割点d2上时的情形作为一例进行说明，但是如所述实施例1所述，初始化所述低位参照电压Vr1f、Vr2f、Vr3f的给定电压值如果是在参照电压2和参照电压3之间的电压值就可以，但是所述低位参照电压初始化开关10S1～10S3的一方端子也可以连接在所述基准电阻列和开关列12的任意分割点d1～d3上。但是，如所述实施例1中已经说明的那样，作为初始化所述低位参照电压Vr1f、Vr2f、Vr3f的给定电压值，希望是所述参照电压2、3的中间电压值，所以在图6的结构中，把2分割参照电压2、3的电位差的位置的所述基准电阻列和开关列12的分割点d2连接在低位参照电压初始化电路8的输入端子上更好，另外，也可以是连接分割点d3的结构。

然后，控制信号生成电路9a与所述实施例1同样，根据从时钟端子22输入的时钟s22，生成控制该串并联型A/D转换器的动作定时的采样信号、高位比较信号、低位参照电压决定信号、低位比较信号、低位参照电压初始化信号s9的各种控制信号。

须指出的是，所述低位参照电压初始化信号s9表示的初始化期间如所述实施例1所述，可以是在本串并联型A/D转换器中，在高位电压比较器列13和低位电压比较器列16的各电压比较器6中，模拟输入电压Vin开始采样，到低位电压比较器列16中低位电压比较动作开始的期间的任意期间，但是在本实施例2中，以所述初始化期间是在高位电压比较器列13的各电压比较器6中，比较所述模拟输入电压值Vin和高位参照电压Vr1c、Vr2c、Vr3c的高位比较期间时为例，进行说明。

而且，如上所述，如果详细描述初始化期间是所述高位比较期间时的所述控制信号生成电路9a的结构，则例如如图7所示，所述控制信号生成电路9a由第1、第2倒相电路26a、26b、延迟电路25、逻辑积电路27a～27d构成的结构实现，来自时钟端子22的时钟s22输入到第1倒相电路26a中，该第1倒相电路26a输出所述时钟s22的倒相信号，延迟电路25接收所述时钟s22的倒相信号，使该时钟s22的倒相信号延迟输出，第2倒相电路26b输出从所述延迟电路25输出的信号的倒相信号。然后，逻辑积电路27a～27d接收来自所述时钟端子22的时钟s22、来自所述第1倒相电路26a的输出信号、来自所述延迟电路25的输出信号、所述第2倒相电路26b的输出信号，并合成，作为采样信号、低位参照电压初始化信号s9、高位比较信号、低位参照电压决定信号、低位比较信号输出。须指出的是，在本实施例2中，因为初始化期间和高位比较期间是相同期间，所以所述高位比较信号和所述低位参照电压初始化信号s9变为相同的信号。

其他结构与所述实施例1描述的图1所示串并联型A/D转换器同样，所以在此生成了说明。

下面，参照图8，说明实施例2的4位串并联型A/D转换器的动作。图8是表示本实施例2的串并联型A/D转换器的动作的定时图，(a)表示时钟输入，(b)表示高位电压比较器列的状态，(c)表示低位电压比较器列的状态，(d)表示采样信号，(e)表示高位比较信号，(f)表示低位参照电压决定信号，(g)表示低位比较信号，(h)表示低位参照电压初始化信号，(i)表示低位参照电压的状态，(j)表示模拟输入电压，(k)表示来自低位参照电压初始化电路的输出，(l)表示低位电压比较器列的输出。

首先，在采样期间(t1-t2期间)中，高位电压比较器列13和低位电压比较器列16同时连接在模拟输入端子1上，在来自所述控制信号生成电路9的采样信号(参照图8(d))的下降时刻，该高位电压比较器列13和低位电压比较器列16的各电压比较器6保持从模拟输入端子1输入的模拟输入信号s1的相等的模拟输入电压Vin。

接着，在高位比较期间(t2-t3期间)中，所述高位电压比较器列13的各电压比较器6比较所述采样期间内保持的模拟输入电压Vin和高位参照电压值Vr1c、Vr2c、Vr3c的电压值，在来自所述控制信号生成电路9的高位比较信号(参照图8(e))的下降时刻，输出该比较结果的高位电压比较结果C1C、C2C、C3C。

而且，该高位比较期间同时是初始化期间(参照图8(i))，所以在来自所述控制信号生成电路9a的低位参照电压初始化信号s9(参照图8(h))的下降时刻，低位参照电压初始化电路8把来自所述基准电阻列和开关列12的各低位参照电压Vr1f、Vr2f、Vr3f初始化为基准电阻列和开关列12的分割点d2的电压值Vr2c，作为低位参照电压初始化电路的输出VR1F、VR2F、VR3F输出(参照图8(k))。具体而言，在来自所述控制信号生成电路9a的低位参照电压初始化信号s9的上升时刻，所述低位参照电压初始化电路8的低位参照电压初始化开关10S1～10S2变为导通状态，低位参照电压输入开关20S1～20S2变为断开状态，作为该低位参照电压初始化电路8的输出VR1F、VR2F、VR3F，不是来自所述基准电阻列和开关列12的各低位参照电压Vr1f、Vr2f、Vr3f，而是输出该基准电阻列和开关列12的分割点d2的电压值Vr2c。而且，然后，所述高位电压比较结果C1C、C2C、C3C输入到高位符号选择电路14中，变换为高位符号选择信号P0C、P1C、P2C、P3C，根据该高位符号选择信号P0C、P1C、P2C、P3C，高位编码电路15输出2位的高位二进制代码。

接着，在低位参照电压决定期间(t3-t4间)中，在来自所述控制信号生成电路9a的低位参照电压决定信号(参照图4(f))的上升时刻，根据从所述高位符号选择电路14输出的高位符号选择信号P0C、P1C、P2C、P3C，选择所述基准电阻列和开关列12内的各低位参照电压选择开关5的导通状态、断开状态，切换低位参照电压值Vr1f、Vr2f、Vr3f。如果具体而言，则当模拟输入电压Vin是高位参照电压的Vr2c和Vr3c间的电压值时(Vr2c＞Vin＞Vr3c)时，从所述高位电压比较器列13输出的高位电压比较结果C1C、C2C、C3C变为“010”，从所述高位符号选择电路14输出的高位符号选择信号P0C、P1C、P2C、P3C变为“0010”。然后，在接收了该高位符号选择信号P0C、P1C、P2C、P3C“0010”的基准电阻列和开关列12中，所述低位参照电压选择开关5的开关S21～S23变为导通状态，开关S01～03、S11～13、S31～33为断开状态。其结果，作为低位参照电压Vr1f、Vr2f、Vr3f，输入把Vr2c和Vr3c间的电压由基准电阻R21～R24四分割为等电位的各电压值。

然后，在低位参照电压决定期间内，在低位参照电压初始化电路8中，因为低位参照电压初始化信号s9(参照图8(h))的逻辑电平是低电平状态，所以低位参照电压输入开关20S1～20S3为导通状态，低位参照电压初始化开关10S1～10S2变为断开状态，据此，作为来自低位参照电压初始化电路8的输出VR1F、VR2F、VR3F，不是所述基准电阻列和开关列12的分割点d2的电压值Vr2c，在所述基准电阻列和开关列12中，如上所述，输出根据高位符号选择信号P0C、P1C、P2C、P3C选择的低位参照电压Vr1f、Vr2f、Vr3f。其结果，在低位参照电压决定期间内，低位参照电压Vr1f、Vr2f、Vr3f从所述基准电阻列和开关列12的分割点d2的电压值Vr2c迁移到由所述高位符号选择信号P0C、P1C、P2C、P3C选择的电压值，该变化量小。

低位比较期间(t4-t5期间)中的动作与所述实施例1同样，所述低位电压比较器列16的各电压比较器6比较从所述基准电阻列和开关列12输出的低位参照电压Vr1f、Vr2f、Vr3f的电压值即来自所述低位参照电压初始化电路8的输出VR1F、VR2F、VR3F和所述采样期间内保持的模拟输入电压Vin的电压值，在来自所述控制信号生成电路9的低位比较信号的下降时刻，输出该比较结果的低位电压比较结果C0F、C1F、C2F。然后，所述低位电压比较结果C0F、C1F、C2F输入低位符号选择电路17中，变换为低位符号选择信号P0F、P1F、P2F、P3F，低位编码电路18根据该低位符号选择信号P0F、P1F、P2F、P3F，输出2位的低位二进制代码。

然后，在编码合成电路19中，对从所述高位编码电路15输出的2位所述二进制代码、从所述低位编码电路18输出的2位所述低位二进制代码进行逻辑运算，从数字输出端子11输出4低的数字输出。

如上所述，根据本实施例2的串并联型A/D转换器，在任意期间，输出给定的初始化电压、把来自基准电阻列和开关列12的低位参照电压Vr1f、Vr2f、Vr3f初始化的低位参照初始化电路8中，连接所述基准电阻列和开关列12的分割点d2，在控制信号生成电路9中生成的低位参照电压初始化信号s9的控制下，在此在所述高位比较期间内，作为所述低位参照电压初始化电路8的输出，输出分割点d2的电压值Vr2c，其他的期间输出来自所述基准电阻列和开关列12的低位参照电压Vr1f、Vr2f、Vr3f，所以没必要在该串并联型A/D转换器中设置初始化电压Vrc23，在所述实施例1的效果的基础上，还能使该串并联型A/D转换器的结构变得简单。

另外，根据本实施例2，不是在采样期间内，而是在高位比较期间内进行低位参照电压Vr1f、Vr2f、Vr3f的初始化，所以在高位电压比较器列13和低位电压比较器列16的各电压比较器6中保持所述模拟输入电压Vin时，所述低位参照电压的电压值不变动(参照图8(h))，所以不受该低位参照电压的变动引起的噪声的影响，具有能进行稳定的采样动作的效果。

须指出的是，在本实施例2中，描述了把高位2位、低位2位进行逻辑运算的4位串并联型A/D转换器的结构，但是能任意设定在该串并联型A/D转换器中生成的数字输出的位数，另外，关于该高位位数、低位位数，也能任意设定。

在实施例2中，串并联型A/D转换器为2级，通过对高位2位、低位2位进行逻辑运算生成了4位数字输出，但是没必要是2级，如所述实施例1中描述的那样，能采用n(n≥2的整数)级结构。而且，当为n级结构时，串并联型A/D转换器中，比较器列、符号选择电路、编码电路分为有必要为n个，在第2～第n比较器列中，在所述第1～第(n-1)比较器列的比较期间内，输入基准电阻列和开关列12的分割点d2的电压值Vr2c并保持，比较从该保持的初始化电压的电压值迁移到根据第1～第(n-1)比较器列的比较结果而分别决定的电压值的第2～第n参照电压和在所述采样期间内采样的模拟输入电压。

另外，在本实施例2中，说明了构成低位参照电压初始化电路8的各开关在输入的低位参照电压初始化信号s9的逻辑电平为高电平状态，变为导通状态下，在低电平状态，变为断开状态，但是这些开关的导通、断开控制的逻辑电平是任意的。

另外，在本实施例2中，如图7所示，表示了控制信号生成电路9a由倒相电路和逻辑积构成时的情形，但是也能由其他逻辑电路构成。

在本实施例2中，说明了在高位比较期间内，把所述低位参照电压Vr1f、Vr2f、Vr3f初始化为所述基准电阻列和开关列12的分割点d2的电压值Vr2c时的情形，但是本实施例2的串并联型A/D转换器的控制信号生成电路可以具有所述实施例1所示的控制信号生成电路9的结构，象所述实施例1中使用图4说明的那样，可以在初始化期间内初始化，相反，所述所述实施例1所示的串并联型A/D转换器控制信号生成电路9可以具有本实施例2所示的控制信号生成电路9a的结构，象本实施例2中使用图8说明的那样，可以在高位比较期间内，把所述低位参照电压Vr1f、Vr2f、Vr3f初始化为初始化电压Vrc23的电压值。

(实施例3)

下面，参照图9～图11，说明本实施例3的串并联型A/D转换器。

在所述实施例中，设置把从所述基准电阻列和开关列12输出的低位参照电压初始化的低位参照电压初始化电路，但是在本实施例3中，通过在任意期间，输出把所述基准电阻列和开关列12的各低位参照电压选择开关5的导通、断开状态固定在给定状态的初始化电压选择信号，把所述低位参照电压初始化为给定电压值。

首先，使用图9说明本实施例3的4位串并联型A/D转换器的结构。

在本实施例3的串并联型A/D转换器中，不设置所述实施例中描述的低位参照电压初始化电路8，代替所述高位符号选择电路14，设置在根据来自高位电压比较器列13的高位符号比较结果C1C～C3C输出高位符号选择信号P0C～P3C的同时，根据来自所述控制信号生成电路9的低位参照电压初始化信号s9，某期间输出使所述基准电阻列和开关列12的各低位参照电压选择开关5的导通、断开状态为给定状态的值，此外的期间与基于高位符号比较结果C1C～C3C的高位符号选择信号P0C～P3C输出同样的值的初始化电压选择信号s10～s13的高位符号选择电路7，通过使基准电阻列和开关列12的各低位参照电压选择开关5的导通、断开状态在任意期间为给定状态，初始化所述低位参照电压的电压值。

下面，如果使用图10详细描述所述高位符号选择电路7的结构，则所述高位符号选择电路7如图10所示，由倒相电路、“异或”电路、“或”电路、“与”电路等构成的结构实现，所述“异或”电路的输入端连接在来自高位电压比较器列13的高位符号比较结果C1C、C2C、C3C上，所述“或”电路和“与”电路的一方的端子连接在该各“异或”电路的输出端子上，另一方的端子连接在来自控制信号生成电路9的低位参照电压初始化信号s9上，或者连接在通过倒相电路的所述低位参照电压初始化信号s9上。

而且，在具有这样的结构的高位符号选择电路7中，当初始化期间内，即所述低位参照电压初始化信号s9为逻辑电平的高电平状态时，向高位编码电路15输出所述高位符号选择信号P0C～P3C，并且向基准电阻列和开关列12输出把所述低位参照电压选择开关5的导通、断开设为给定状态的特定的初始化电压选择信号s10～s13。而且，在此，例如，如果把其给定的状态设为所述初始化电压选择信号s12为高电平，s10、s11、s13为低电平，则据此，在初始化期间内，所述基准电阻列和开关列12的各低位参照电压选择开关5的开关S21～S23为导通状态，开关S01～S03、S11～S13、S31～S33固定在断开状态，低位参照电压Vr1f、Vr2f、Vr3f的电压值为把Vr2c～Vr3c间的电压通过基准电压R21～R24四分割为等电位的各电压值，而所述初始化期间以外，即所述低位参照电压初始化信号s9为逻辑电平的低电平状态时，向所述基准电阻列和开关列12以及高位编码电路15中输出与高位符号选择信号P0C～P3C相等的值，据此，根据高位符号选择信号P0C～P3C，选择了所述基准电阻列和开关列12的低位参照电压选择开关5的导通、断开状态，输出基于该高位符号选择信号的低位参照电压Vr1f、Vr2f、Vr3f。

另外，所述控制信号生成电路9与所述实施例中说明的同样，根据从时钟端子22输出的时钟s22，生成控制该串并联型A/D转换器的工作定时的采样信号、高位比较信号、低位参照电压决定信号、低位比较信号、以及表示作为低位参照电压输出给定电压并初始化的期间的低位参照电压初始化信号s9，该低位参照电压初始化信号s9表示的初始化期间如所述实施例中说明的那样，在本串并联型A/D转换器中，可以是在高位电压比较器列13和低位电压比较器列16的各比较器6中采样开始到在低位电压比较器列16中开始低位电压比较动作的期间的任意期间。须指出的是，在本实施例3中，所述控制信号生成电路9具有所述实施例1中说明的图3的结构，在所述高位电压比较器列13和低位电压比较器列16的各比较器6中保持模拟输入电压Vin的采样期间内，初始化所述低位参照电压Vr1f、Vr2f、Vr3f。

下面，使用图11，说明本发明实施例3的4位串并联型A/D转换器的动作。图11是表示本实施例3的串并联型A/D转换器的动作的定时图，(a)表示时钟输入，(b)表示高位电压比较器列的状态，(c)表示低位电压比较器列的状态，(d)表示采样信号，(e)表示高位比较信号，(f)表示低位参照电压决定信号，(g)表示低位比较信号，(h)表示低位参照电压初始化信号，(i)表示低位参照电压的状态，(j)表示模拟输入电压，(k)表低位参照电压，(l)表示低位电压比较器列的输出。

首先，在采样期间(t1-t2期间)中，高位电压比较器列13和低位电压比较器列16同时连接在模拟输入端子1上，在来自所述控制信号生成电路9的采样信号(参照图11(d))的下降时刻，该高位电压比较器列13和低位电压比较器列16的各电压比较器6保持从模拟输入端子1输入的模拟输入信号s1的相等的模拟输入电压Vin。

而且，该采样期间同时也是低位参照电压的初始化期间(参照图11(i))，所以在来自所述控制信号生成电路9的低位参照电压初始化信号s9(参照图11(h))的下降时刻，所述高位符号选择电路7向所述基准电阻列和开关列12输出预先决定的初始化电压选择信号s10～s13。例如，在初始化期间内，如果把初始化电压选择信号s12的逻辑电平固定为高电平状态，把初始化电压选择信号s10、s11、s13固定为低电平状态，则据此，所述基准电阻列和开关列12的各低位参照电压选择开关5的开关S21～S23为导通状态，开关S01～S03、S11～S13、S31～S33固定在断开状态，输出来自所述基准电阻列和开关列12的各低位参照电压Vr1f、Vr2f、Vr3f(图11(k))。

接着，在高位比较期间(t2-t3期间)中，所述高位电压比较器列13的各电压比较器6比较所述采样期间内保持的模拟输入电压Vin和高位参照电压值Vr1c、Vr2c、Vr3c，在来自所述控制信号生成电路9的高位比较信号(参照图11(e))的下降时刻，输出该比较结果的高位电压比较结果C1C、C2C、C3C。须指出的是，该期间内，所述采样期间内初始化的低位参照电压保持在所述低位电压比较器列16的各电压比较器6中(参照图11(h))。而且，然后，所述高位电压比较结果C1C、C2C、C3C输入到高位符号选择电路7中，变换为高位符号选择信号P0C、P1C、P2C、P3C，根据该高位符号选择信号P0C、P1C、P2C、P3C，高位编码电路15输出2位的高位二进制代码。

须指出的是，在该高位比较期间内、所述初始化期间(采样期间)中，保持着输入到所述低位电压比较器列16的各电压比较器6中的给定电压值。(参照图11(i)(k))

接着，在低位参照电压决定期间(t3-t4期间)中，来自所述控制信号生成电路9的低位参照电压初始化信号s9变为逻辑电平的低电平状态，在该低位参照电压决定信号s9的上升时刻，从所述基准电阻列和开关列12内的各低位参照电压选择开关5的开关S21～S23为导通状态，开关S01～03、S11～13，S31～S33为断开状态，根据从所述高位符号选择电路7输出的与高位符号选择信号P0C～P3C等值的初始化电压选择信号s10～s13，决定所述基准电阻列和开关列12内的各低位参照电压选择开关5的导通、断开状态，切换低位参照电压Vr1f、Vr2f、Vr3f。如果具体而言，例如当模拟输入电压Vin是高位参照电压的Vr3c和参照电压3之间的电压值时(Vr3c＞Vin＞Vrb)，从所述高位电压比较器列13输出的高位电压比较结果C1C、C2C、C3C变为“001”，从所述高位符号选择电路7输出的与高位符号选择信号P0C～P3C等值的初始化电压选择信号s10、s11、s12、s13变为“0001”。而且，在接收了所述高位符号选择信号P0C、P1C、P2C、P3C“0001”的基准电阻列和开关列12的所述低位参照电压选择开关5中，开关S31～S33为导通状态，开关S01～03、S11～S13、S21～S23为断开状态。其结果，在低位电压比较器列16的各电压比较器6中输入把Vr3c～Vrb间的电压由基准电阻R31～R34四分割为等电位的各电压值即低位参照电压Vr1f、Vr2f、Vr3f。其结果，在低位参照电压决定期间内，低位参照电压Vr1f、Vr2f、Vr3f从通过初始化电压选择信号s10～s13选择的给定电压值迁移到通过所述高位符号选择信号P0C、P1C、P2C、P3C选择的电压值，该变化量小。

接着，低位比较期间(t4-t5期间)中，所述低位电压比较器列16的各电压比较器6比较从所述基准电阻列和开关列12输出的低位参照电压Vr1f、Vr2f、Vr3f的电压值和所述采样期间内保持的模拟输入电压值Vin。然后，在来自所述控制信号生成电路9的低位比较信号的下降时刻，输出该比较结果的低位电压比较结果C0F、C1F、C2F。然后，所述低位电压比较结果C0F、C1F、C2F输入到低位符号选择电路17中，变换为低位符号选择信号P0F、P1F、P2F、P3F中，低位编码电路18根据该低位符号选择信号P0F、P1F、P2F、P3F，输出2位的低位二进制代码。

然后，编码合成电路19对从所述高位编码电路15输出的2位所述高位二进制代码和从所述低位编码电路18输出的2位所述低位二进制代码，从数字输出端子11输出4位的数字输出。

如上所述，根据本实施例3的串并联型A/D转换器，在高位符号选择电路7中，在控制信号生成电路9中生成的低位参照电压初始化信号s9的控制下，在初始化期间内，对于高位编码电路15输出高位符号选择信号P0C～P3C，并且对于基准电阻列和开关列12输出拔各低位参照电压选择开关5的导通、断开状态固定为给定状态的初始化电压选择信号s10～s13，此外的期间内，对高位编码电路15和开关列12输出高位符号选择信号P0C～P3C，所以在从以前的采样期间到下一采样期间内，即使该模拟输入电压Vin大幅度变化，伴随着此，所述低位参照电压Vr1f、Vr2f、Vr3f大幅度变化时，在根据来自高位电压比较器列13的比较其结果，用所述基准电阻列和开关列12选择低位参照电压前，把低位参照电压的电压值通过初始化电压选择信号s10～s13初始化为给定电压值，在低位参照电压的决定期间内，从该给定电压值迁移到下一低位参照电压的电压值，能减小该低位参照电压的决定期间内变化的低位参照电压的变化量，所以虽然象现有那样是低位比较期间，但是能使低位参照电压Vr1f、Vr2f、Vr3f稳定，当所述模拟输入电压Vin大幅度变化时，也能实现能进行高速、高精度动作的串并联型A/D转换器。

另外，在本实施例3中，不是用初始化低位参照电压的低位参照电压初始化电路，就能进行低位参照电压的初始化，所以能进一步简化串并联型A/D转换器的结构。

须指出的是，在本实施例3中，描述了把高位2位、低位2位进行逻辑运算的4位串并联型A/D转换器的结构，但是能任意设定在该串并联型A/D转换器中生成的数字输出的位数，另外，关于该高位位数、低位位数，也能任意设定。

在本实施例1中，把串并联型A/D转换器为2级结构，高位2位、低位2位进行逻辑运算，生成4位数字输出，但是没必要是2级，可以是任意的多级结构。

另外，在本实施例3中，如图10所示，表示了高位符号选择电路7由“异或”电路、“或”电路、“与”电路等构成时的情形，但是也能由其他逻辑电路构成。

在本实施例3中，说明了控制信号生成电路9具有图3所示的结构，初始化期间是采样期间时的情形，但是当控制信号生成电路具有图7所示的结构，即使初始化期间是高位比较期间，也能取得同样的效果。另外，低位参照电压初始化信号S9的逻辑电平为高电平的状态下，初始化了低位参照电压，但是低位参照电压初始化信号s9的逻辑电平是任意的。

如上所述，根据本发明的串并联型A/D转换器的A/D转换方法，串并联型A/D转换器的A/D转换方法比较随着时间的经过而任意变动的模拟输入电压和给定的第1参照电压来生成第1二进制代码，比较根据该比较结果而决定的第2参照电压和所述模拟输入电压来生成第2二进制代码，对该生成的第1、第2二进制代码进行逻辑运算来生成数字值，包括：输入所述模拟输入电压来进行采样，并且把以前的第2参照电压初始化为给定的初始化电压的采样和初始化步骤；比较在该采样和初始化步骤中采样的模拟输入电压和所述第1参照电压的电压值的、用于生成所述第1二进制代码的第1电压比较步骤；比较从所述给定的初始化电压的电压值迁移到根据所述第1电压比较步骤的比较结果而决定的电压值的第2参照电压和在所述采样和初始化步骤中采样的模拟输入电压的电压值的、用于生成所述第2二进制代码的第2电压比较步骤。因此，在所述模拟输入电压的采样期间内，使以前的第2参照电压初始化为给定的初始化电压值，在所述第2电压比较步骤中，在根据比较所述第1参照电压和所述采样的模拟输入电压的比较其结果，取得第2参照电压时，能从所述给定的初始化电压的电压值迁移到根据该比较结果决定的电压值，其结果，在把所述模拟输入电压采样后到对该下一模拟输入电压采样之间，即使该模拟输入电压的电压值大幅度变动时，也能减小所述第2电压比较步骤中迁移的所述第2参照电压的变化量，能以高速、高精度进行A/D转换。

另外，根据本发明的串并联型A/D转换器的A/D转换方法，串并联型A/D转换器的A/D转换方法比较随着时间的经过而任意变动的模拟输入电压和给定的第1参照电压来生成第1二进制代码，比较根据该比较结果而决定的第2参照电压和所述模拟输入电压来生成第2二进制代码，对该生成的第1、第2二进制代码进行逻辑运算来生成数字值，包括：输入所述模拟输入电压来进行采样的采样步骤；比较在该采样步骤中采样的模拟输入电压和第1参照电压的电压值，并且把以前的第2参照电压初始化为给定的初始化电压的、用于生成所述第1二进制代码的第1电压比较和初始化步骤；比较从所述给定的初始化电压的电压值迁移到根据所述第1电压比较和初始化步骤的比较结果而决定的电压值的第2参照电压和在所述采样步骤中采样的模拟输入电压的电压值的、用于生成所述第2二进制代码的第2电压比较步骤。因此，在比较所述所述第1参照电压和所述采样的模拟输入电压的电压值的期间内，使以前的第2参照电压初始化为给定的初始化电压，在所述第2电压比较步骤中，根据比较所述第1参照电压和所述采样的模拟输入电压的电压值的比较其结果，取得第2参照电压时，能从所述给定的初始化电压的电压值迁移到根据该比较结果决定的第2参照电压，其结果，在把所述模拟输入电压采样后到对该下一模拟输入电压采样之间，即使该模拟输入电压的电压值大幅度变动时，也能减小所述第2电压比较步骤中迁移的所述第2参照电压的变化量，能以高速、高精度进行A/D转换。在比较所述第1参照电压和所述采样的模拟输入电压的电压值的期间内，使以前的第2参照电压初始化为给定的初始化电压，所以在对所述模拟输入电压采样时，保持所述第2参照电压的电压值，不变动，所以不受该第2参照电压的变动引起的噪声的影响，能进行稳定的采样动作。

另外，根据本发明的串并联型A/D转换器的A/D转换方法，串并联型A/D转换器的A/D转换方法比较随着时间的经过而任意变动的模拟输入电压和给定的第1参照电压来生成第1二进制代码，重复进行比较根据该比较结果而决定的参照电压和所述模拟输入电压而生成二进制代码的步骤来生成第2～第n(n为≥3的整数)的二进制代码，并对该生成的第1～第n二进制代码进行逻辑运算来生成数字值，包括：输入所述模拟输入电压来进行采样，并且把以前的第2～第n参照电压初始化为给定的初始化电压的采样和初始化步骤；比较在所述采样和初始化步骤中采样的模拟输入电压和第m(1≤m＜n；m是整数)参照电压的电压值的、用于生成所述第m二进制代码的第m电压比较步骤、比较从所述给定的初始化电压的电压值迁移到根据所述第m电压比较步骤的比较结果而决定的电压值的第(m+1)参照电压和在所述采样和初始化步骤中采样的模拟输入电压的电压值的、用于生成所述第(m+1)二进制代码的第(m+1)电压比较步骤，从m＝1到m＝n-1重复进行的步骤。因此，在所述模拟输入电压的采样期间内，使以前的第(m+1)参照电压初始化为给定的初始化电压值，在所述第(m+1)的电压比较步骤中，根据比较所述第m参照电压和所述采样的模拟输入电压的电压值的比较其结果，取得第(m+1)参照电压时，能从所述给定的初始化电压的电压值迁移到根据该比较结果决定的电压值，其结果，在把所述模拟输入电压采样后到对该下一模拟输入电压采样之间，即使该模拟输入电压的电压值大幅度变动时，也能减小所述第(m+1)电压比较步骤中迁移的所述第(m+1)参照电压的变化量，能以高速、高精度进行A/D转换。

另外，根据本发明的串并联型A/D转换器的A/D转换方法，串并联型A/D转换器的A/D转换方法比较随着时间的经过而任意变动的模拟输入电压和给定的第1参照电压来生成第1二进制代码，重复进行比较根据该比较结果而决定的参照电压和所述模拟输入电压而生成二进制代码的步骤来生成第2～第n(n为≥3的整数)的二进制代码，并对该生成的第1～第n二进制代码进行逻辑运算来生成数字值，包括：输入所述模拟输入电压来进行采样的采样步骤；把在所述采样步骤中采样的模拟输入电压和第m(1≤m＜n；m是整数)参照电压的电压值比较并且把以前的第(m+1)参照电压初始化为给定的初始化电压的用于生成所述第m二进制代码的第m电压比较和初始化步骤、比较从所述给定的初始化电压的电压值迁移到根据所述第m电压比较和初始化步骤的比较结果而决定的电压值的第(m+1)参照电压和在所述采样步骤中采样的模拟输入电压的电压值的、用于生成所述第(m+1)二进制代码的第(m+1)电压比较步骤，从m＝1到m＝n-1重复进行的步骤。因此，在比较所述第m参照电压和所述采样的模拟输入电压的电压值的期间内，使以前的第(m+1)参照电压初始化为给定的初始化电压，在所述第(m+1)的电压比较步骤中，根据比较所述第m参照电压和所述采样的模拟输入电压的电压值的比较其结果，取得第(m+1)参照电压时，能从所述给定的初始化电压的电压值迁移到根据该比较结果决定的电压值，其结果，在把所述模拟输入电压采样后到对该下一模拟输入电压采样之间，即使该模拟输入电压的电压值大幅度变动时，也能减小所述第(m+1)电压比较步骤中迁移的所述第(m+1)参照电压的变化量，能以高速、高精度进行A/D转换。在比较所述第m参照电压和所述采样的模拟输入电压的电压值的期间内，使以前的第(m+1)参照电压初始化为给定的初始化电压，所以在对所述模拟输入电压采样时，保持所述第(m+1)参照电压的电压值，不变动，所以不受该第(m+1)参照电压的变动引起的噪声的影响，能进行稳定的采样动作。

接着，根据本发明的串并联型A/D转换器包括：由多个电阻串联连接的电阻列、连接在该电阻列的多个连接点上并且选择与随着时间的经过而任意变动的模拟输入电压比较的参照电压而输出的多个开关构成的基准电阻列和开关列；输入所述模拟输入电压来进行采样，把采样的模拟输入电压和由所述基准电阻列和开关列输出的第1参照电压比较，输出第1比较结果的第1电压比较器列；把从所述第1电压比较器列的输出的所述第1比较结果作为输入，输出第1符号选择信号的第1符号选择电路；输出根据从所述第1符号选择电路输出的所述第1符号选择信号而选择的第1二进制代码的第1编码电路；输入所述模拟输入电压来进行采样，把该采样的模拟输入电压与按照所述第1符号选择信号而通过构成所述基准电阻列和开关列的所述多个开关选择输出的第2参照电压的电压值比较，输出第2比较结果的第2电压比较器列；把从所述第2电压比较器列的输出的所述第2比较结果作为输入，输出第2符号选择信号的第2符号选择电路；输出根据从所述第2符号选择电路输出的所述第2符号选择信号而选择的第2二进制代码的第2编码电路；把所述第1二进制代码和所述第2二进制代码进行逻辑运算，成为数字值的编码合成电路；所述第2电压比较器列输入所述模拟输入电压来进行采样，在任意的期间内输入给定的初始化电压而进行保持，把从该给定的初始化电压迁移到按照所述第1符号选择信号通过构成所述基准电阻列和开关列的所述多个开关选择输出的电压值的所述第2参照电压和所述采样的模拟输入电压的电压值比较。因此，在从速艘模拟输入电压的采样开始到比较第2参照电压的任意期间内，能使所述第2参照电压初始化为给定电压值，其结果，在从模拟输入电压的采样期间到下一模拟输入电压的采样期间之间，即使该采样期间的电压值大幅度变化时，也能减小所述第2参照电压的变化量，能提供能高速、高精度工作的串并联型A/D转换器。

根据本发明的串并联型A/D转换器，所述初始化电压是从构成所述基准电阻列和开关列的所述电阻列的多个连接点内任意一个输出的参照电压。因此，没必要在该串并联型A/D转换器设置初始化所述第2参照电压的给定电压，能简化串并联型A/D转换器的结构。

根据本发明的串并联型A/D转换器，包括：把从所述基准电阻列和开关列输出的所述第2参照电压、所述初始化电压、表示所述任意期间的初始化控制信号作为输入，按照该初始化控制信号，向所述第2电压比较器列输出所述第2参照电压或所述给定的电压的任意一个的参照电压初始化电路；所述任意期间输出所述初始化电压，该任意期间以外输出从所述基准电阻列和开关列输出的所述第2参照电压。因此，把所述第2参照电压在任意期间内初始化为给定电压值，能从该给定电压值迁移到根据所述第1比较结果选择并输出的电压值，结果在从模拟输入电压的采样期间到下一模拟输入电压的采样期间之间，即使该采样期间的电压值大幅度变化时，也能减小所述第2参照电压的变化量，能提供能高速、高精度工作的串并联型A/D转换器。

根据本发明的串并联型A/D转换器，所述第1符号选择电路把从所述第1电压比较器列输出的所述第1比较结果和表示所述任意期间的初始化控制信号作为输入；所述任意期间向所述第1编码电路输出所述第1符号选择信号，并且把构成所述基准电阻列和开关列的所述多个开关中的预先决定的开关固定为导通状态，并且把该开关以外的所有开关固定为断开状态，把选择所述给定的初始化电压的初始化电压选择信号向所述基准电阻列和开关列输出；所述任意期间以外的期间把所述第1符号选择信号向所述第1编码电路、所述基准电阻列和开关列输出。因此，不用向串并联型A/D转换器追加信的结构，就能在任意期间内，把所述第2参照电压初始化为给定电压值，能使能以高速、高精度工作的串并联型A/D转换器为更简单的结构。

另外，根据本发明的串并联型A/D转换器，所述任意期间是在所述第1电压比较器列和所述第2比较器列中输入所述模拟输入电压来进行采样的期间。因此，在保持所述模拟输入电压的期间内，能把所述第2参照电压初始化为给定电压值，能供能高速、高精度工作的串并联型A/D转换器。

根据本发明的串并联型A/D转换器，所述任意的期间是在所述第1电压比较器列中比较所述模拟电压值和由所述基准电阻列和开关列输出的第1参照电压，输出所述第1比较结果的期间。因此，在所述模拟输入电压采样时，保持所述第2参照电压不变动，所以能不受该第2参照电压的变动引起的噪声的影响，具有能进行稳定的采样动作的效果。

另外，根据本发明的串并联型A/D转换器，包括：由多个电阻串联连接的电阻列、和连接在该电阻列的多个连接点上并且选择与随着时间的经过而任意变动的模拟输入电压比较的参照电压而输出的多个开关构成的基准电阻列和开关列；输入所述模拟输入电压并进行采样，把该采样的模拟输入电压和由所述基准电阻列和开关列输出的第1参照电压比较，输出第1比较结果的第1电压比较器列；输入所述模拟输入电压来进行采样，把该采样的模拟输入电压与所述基准电阻列和开关列中根据所述第1～第(n-1)(n为≥3的整数)电压比较器列的各比较结果而分别生成的第2～第n参照电压的各电压值比较，来分别输出第2～第n比较结果的第2～第n电压比较器列；把从所述第1～第n电压比较器列输出的第1～第n比较结果分别作为输入，分别输出第1～第n符号选择信号的第1～第n符号选择电路；分别输出根据从所述第1～第n符号选择电路输出的所述第1～第n符号选择信号而分别选择的第1～第n二进制代码的第1～第n编码电路；对从第1～第n编码电路输出的所述第1～第n二进制代码进行逻辑运算，成为数字值的编码合成电路；所述第2～第n电压比较器列分别输入所述模拟输入电压来进行采样，在任意的期间内输入给定的初始化电压而进行保持，把从该给定的初始化电压迁移到分别按照所述第1～第(n-1)符号选择信号通过构成所述基准电阻列和开关列的所述多个开关选择输出的各电压值的所述第2～第n参照电压分别和所述采样的模拟输入电压的电压值比较。因此，在从所述模拟输入电压的采样开始到比较第2～第n参照电压之间的期间内，能将所述第2～第n参照电压初始化为给定的电压值，其结果，在从前一个模拟输入电压的保持期间到下一个模拟输入电压的保持期间内，即使在该模拟输入电压的电压值大幅度变化时，也能减小所述第2～第n参照电压的变化量，能提供可以高速、高精度地工作的串并联型A/D转换器。

Claims (11)

1.一种串并联型A/D转换器的A/D转换方法，比较随着时间的经过而任意变动的模拟输入电压和给定的第1参照电压来生成第1二进制代码，比较根据该比较结果而决定的第2参照电压和所述模拟输入电压来生成第2二进制代码，对该生成的第1、第2二进制代码进行逻辑运算来生成数字值，其特征在于：包括：

输入所述模拟输入电压来进行采样，并且把以前的第2参照电压初始化为给定的初始化电压的采样和初始化步骤；

比较在该采样和初始化步骤中采样的模拟输入电压和所述第1参照电压的电压值的、用于生成所述第1二进制代码的第1电压比较步骤；

比较从所述给定的初始化电压的电压值迁移到根据所述第1电压比较步骤的比较结果而决定的电压值的第2参照电压和在所述采样和初始化步骤中采样的模拟输入电压的电压值的、用于生成所述第2二进制代码的第2电压比较步骤。

2.一种串并联型A/D转换器的A/D转换方法，比较随着时间的经过而任意变动的模拟输入电压和给定的第1参照电压来生成第1二进制代码，比较根据该比较结果而决定的第2参照电压和所述模拟输入电压来生成第2二进制代码，对该生成的第1、第2二进制代码进行逻辑运算来生成数字值，其特征在于：包括：

输入所述模拟输入电压来进行采样的采样步骤；

比较在该采样步骤中采样的模拟输入电压和第1参照电压的电压值，并且把以前的第2参照电压初始化为给定的初始化电压的、用于生成所述第1二进制代码的第1电压比较和初始化步骤；

比较从所述给定的初始化电压的电压值迁移到根据所述第1电压比较和初始化步骤的比较结果而决定的电压值的第2参照电压和在所述采样步骤中采样的模拟输入电压的电压值的、用于生成所述第2二进制代码的第2电压比较步骤。

3.一种串并联型A/D转换器的A/D转换方法，比较随着时间的经过而任意变动的模拟输入电压和给定的第1参照电压来生成第1二进制代码，重复进行比较根据该比较结果而决定的参照电压和所述模拟输入电压而生成二进制代码的步骤来生成第2～第n的二进制代码，并对该生成的第1～第n二进制代码进行逻辑运算来生成数字值，其特征在于：包括：

输入所述模拟输入电压来进行采样，并且把以前的第2～第n参照电压初始化为给定的初始化电压的采样和初始化步骤；

把比较在所述采样和初始化步骤中采样的模拟输入电压和第m参照电压的电压值的、用于生成所述第m二进制代码的第m电压比较步骤、和比较从所述给定的初始化电压的电压值迁移到根据所述第m电压比较步骤的比较结果而决定的电压值的第m+1参照电压和在所述采样和初始化步骤中采样的模拟输入电压的电压值的、用于生成所述第m+1二进制代码的第m+1电压比较步骤，从m＝1到m＝n-1重复进行的步骤；

所述n为整数，且n≥3；所述m为整数，且1≤m＜n。

4.一种串并联型A/D转换器的A/D转换方法，比较随着时间的经过而任意变动的模拟输入电压和给定的第1参照电压来生成第1二进制代码，重复进行比较根据该比较结果而决定的参照电压和所述模拟输入电压而生成二进制代码的步骤来生成第2～第n二进制代码，并对该生成的第1～第n二进制代码进行逻辑运算来生成数字值，其特征在于：包括：

输入所述模拟输入电压来进行采样的采样步骤；

把比较在所述采样步骤中采样的模拟输入电压和第m参照电压的电压值并且把以前的第m+1参照电压初始化为给定的初始化电压的、用于生成所述第m二进制代码的第m电压比较和初始化步骤、和比较从所述给定的初始化电压的电压值迁移到根据所述第m电压比较和初始化步骤的比较结果而决定的电压值的第m+1参照电压和在所述采样步骤中采样的模拟输入电压的电压值的、用于生成所述第m+1二进制代码的第m+1电压比较步骤，从m＝1到m＝n-1重复进行的步骤；

所述n为整数，且n≥3；所述m为整数，且1≤m＜n。

5.一种串并联型A/D转换器，把所述模拟输入电压变换为数字值，包括：

由多个电阻串联连接的电阻列、和连接在该电阻列的多个连接点上并选择与随着时间的经过而任意变动的模拟输入电压进行比较的参照电压来输出的多个开关构成的基准电阻列和开关列；

输入所述模拟输入电压来进行采样，比较采样的模拟输入电压和由所述基准电阻列和开关列输出的第1参照电压来输出第1比较结果的第1电压比较器列；

把从所述第1电压比较器列的输出的所述第1比较结果作为输入，输出第1符号选择信号的第1符号选择电路；

输出根据从所述第1符号选择电路输出的所述第1符号选择信号而选择的第1二进制代码的第1编码电路；

输入所述模拟输入电压来进行采样，比较该采样的模拟输入电压，和按照所述第1符号选择信号，通过构成所述基准电阻列和开关列的所述多个开关来选择输出的第2参照电压的电压值，来输出第2比较结果的第2电压比较器列；

把从所述第2电压比较器列的输出的所述第2比较结果作为输入，输出第2符号选择信号的第2符号选择电路；

输出根据从所述第2符号选择电路输出的所述第2符号选择信号而选择的第2二进制代码的第2编码电路；和

对所述第1二进制代码和所述第2二进制代码进行逻辑运算，并将其作为数字值的编码合成电路；

该串并联型A/D转换器其特征在于：

所述第2电压比较器列，输入所述模拟输入电压来进行采样，在任意的期间内输入给定的初始化电压来进行保持，比较从该给定的初始化电压迁移到按照所述第1符号选择信号并通过构成所述基准电阻列和开关列的所述多个开关来选择输出的电压值的所述第2参照电压和所述采样的模拟输入电压的电压值。

6.根据权利要求5所述的串并联型A/D转换器，其特征在于：

所述初始化电压是从构成所述基准电阻列和开关列的所述电阻列的多个连接点中的任意一个连接点输出的参照电压。

7.根据权利要求5所述的串并联型A/D转换器，其特征在于：

包括：把从所述基准电阻列和开关列输出的所述第2参照电压、所述初始化电压和表示所述任意期间的初始化控制信号作为输入，按照该初始化控制信号，向所述第2电压比较器列输出所述第2参照电压或所述给定电压的任意一个的参照电压初始化电路；

所述任意期间输出所述初始化电压，该任意期间以外输出从所述基准电阻列和开关列输出的所述第2参照电压。

8.根据权利要求5所述的串并联型A/D转换器，其特征在于：

所述第1符号选择电路把从所述第1电压比较器列输出的所述第1比较结果和表示所述任意期间的初始化控制信号作为输入；

所述任意期间向所述第1编码电路输出所述第1符号选择信号，并且把构成所述基准电阻列和开关列的所述多个开关中的、预先决定的开关固定为导通状态，且把该开关以外的所有开关固定为断开状态，而向所述基准电阻列和开关列输出选择所述给定的初始化电压的初始化电压选择信号；

所述任意期间以外的期间向所述第1编码电路、所述基准电阻列和开关列输出所述第1符号选择信号。

9.根据权利要求5所述的串并联型A/D转换器，其特征在于：

所述任意期间是在所述第1电压比较器列和所述第2比较器列中输入所述模拟输入电压来进行采样的期间。

10.根据权利要求5所述的串并联型A/D转换器，其特征在于：

所述任意的期间是在所述第1电压比较器列中比较所述模拟电压值和由所述基准电阻列和开关列输出的所述第1参照电压，并输出所述第1比较结果的期间。

11.一种串并联型A/D转换器，把所述模拟输入电压变换为数字值，包括：

由多个电阻串联连接的电阻列和连接在该电阻列的多个连接点上并且选择与随着时间的经过而任意变动的模拟输入电压比较的参照电压而输出的多个开关构成的基准电阻列和开关列；

输入所述模拟输入电压来进行采样，比较该采样的模拟输入电压和由所述基准电阻列和开关列输出的所述第1参照电压来输出第1比较结果的第1电压比较器列；

输入所述模拟输入电压来进行采样，比较该采样的模拟输入电压和在所述基准电阻列和开关列中根据所述第1～第n-1电压比较器列的各比较结果而分别生成的第2～第n参照电压的各电压值，来分别输出第2～第n比较结果的第2～第n电压比较器列；

把从所述第1～第n电压比较器列输出的第1～第n比较结果分别作为输入来分别输出第1～第n符号选择信号的第1～第n符号选择电路；

分别输出根据从所述第1～第n符号选择电路输出的各个所述第1～第n符号选择信号而选择的第1～第n二进制代码的第1～第n编码电路；和

对从第1～第n编码电路输出的所述第1～第n二进制代码进行逻辑运算，并将其作为数字值的编码合成电路；

该串并联型A/D转换器其特征在于：

所述第2～第n电压比较器列分别输入所述模拟输入电压来进行采样，在任意的期间内输入给定的初始化电压而进行保持，并比较从该给定的初始化电压迁移到分别按照所述第1～第n-1符号选择信号并通过构成所述基准电阻列和开关列的所述多个开关来选择输出的各个电压值的各个所述第2～第n参照电压和所述采样的模拟输入电压的电压值；

所述n为整数，且n≥3。

Images