CN1384366A - 基于模块的灵活的半导体测试系统 - Google Patents

Abstract

一种测试半导体器件的系统,特别是一种设有多个不同类型的测试器模块的半导体测试系统,用这些模块可以容易地建立不同的半导体测试系统。该半导体测试系统包括两个或多个性能相互不同的测试器模块;一个测试头,用于容纳该两个或多个性能不同的测试器模块;设置在该测试头上并用于电连接测试器模块与被测器件的装置;及一主计算机,它通过测试器总线与测试器模块联接,以控制该测试系统的整体运行。测试器模块的一种性能类型是高速高时序精度,而另一种性能类型是低速低时序精度。每一事件测试器模块包括一测试器板,其配置为一基于事件的测试器。

Description

基于模块的灵活的半导体测试系统

本发明涉及一种半导体测试系统，用于测试半导体集成电路，例如大规模集成电路(LSI)，更具体地说，是涉及一种基于模块的半导体测试系统，该系统可容纳不同类型之模块化结构的测试装置的组合，以便容易地构成所需类型的半导体测试系统。此外，在本发明的半导体测试系统中，少量高速高性能测试装置(测试器模块)和大量低速低性能测试装置(测试器模块)被自由地组合，从而建立一个低成本测试系统。在本发明的半导体测试系统中，测试器模块和用于测试器模块中的测试器板是作为基于事件的测试器而配置的，以产生基于事件的测试模式，用于测试半导体集成电路。

图1所示是常规技术中的半导体测试系统示例的方框示意图，用于测试半导体集成电路(以下也称之为“IC器件”、“被测LSI”或“被测器件”)。

在图1的示例中，测试处理器11是一专用处理器，它设置于该半导体测试系统中，通过测试器总线TB，以控制该测试系统的运行。根据该测试处理器11提供的模式数据，模式发生器12分别提供时序数据和波形数据给时序发生器13和波形格式器14。波形格式器14采用模式发生器12提供的波形数据和时序发生器13提供的时序数据，以产生测试模式，该测试模式通过驱动器15而被施加于被测器件(DUT)19。

由该测试模式引起该DUT 19产生一响应信号，该信号由一模拟比较器16根据预定的阈值电压电平转换为逻辑信号。由逻辑比较器17将该逻辑信号与模式发生器提供的期望值数据进行比较，该逻辑比较的结果被存储于对应该DUT 19之地址的一故障存储器18中。驱动器15、模拟比较器16和用于改变被测器件之引脚的开关(未示出)被设置于引脚电子线路20中。

上述的电路结构被设置到该半导体测试系统的每一测试引脚，因此，由于大规模半导体测试系统设有大量的测试引脚，例如从256到1048个测试引脚，则需组合相同数量的电路结构，且每一电路结构如图1所示，实际的半导体测试系统变成一个很大的系统。图2所示是这种半导体测试系统的外形的示例，该半导体测试系统主要由主机22、测试头24和工作站26构成。

该工作站26是一台计算机，例如配置有图形用户接口(GUI)，其功能是作为该测试系统与用户之间的接口。该测试系统的运行、测试程序的产生及该测试程序的执行，都是通过该工作站实施的。主机22包括大量的测试通道，如图1所示，每一通道设有测试处理器11、模式发生器12、时序发生器13、波形格式器14和比较器17，并与测试引脚相对应。

测试头24包括大量的印刷电路板，每一电路板设有图1所示的引脚电子线路20。例如，该测试头24设有一圆柱体，其中，构成该引脚电子线路的印刷电路板沿半径方向排列。在该测试头24的上表面，被测器件19被插入在一操作板28之中心附近的测试槽中。

在引脚电子线路和操作板28之间设有一引脚(测试)固定装置27，该装置是一种接触机械结构，用于电信号的传递。该引脚固定装置27包括大量的接触器，例如pogo引脚(pogo-pins)，用于电连接引脚电子线路和操作板。被测器件19从引脚电子线路接收测试模式信号，并产生响应输出信号。

在常规的半导体测试系统中，为了产生施加于被测器件的测试模式，所使用的测试数据是采用被称之为基于周期的格式来描述。在基于周期的格式中，测试模式中的每一参数的确定是以该半导体测试系统的每一测试周期(测试器频率)为基准。更准确地说，在该测试数据中的测试周期(测试器频率)描述、波形(波形类型和边缘时序)描述和向量描述规定了在特定测试周期中的测试模式。

在被测器件的设计阶段，在计算机辅助设计(CAD)的工作平台下，通过一测试台以完成一逻辑仿真处理，从而鉴定所得出的设计数据。然而，通过测试台而获得的该设计鉴定数据采用基于事件的格式来描述。在基于事件的格式中，特定测试模式中的每一个变化点(事件)，例如从“0”到“1”或从“1”到“0”，是根据时间段描述的。例如，该时间段被表示为从一预定参考点开始的绝对时间段或是在两个邻近事件之间的相对时间段。

在美国专利申请号为09/340,371的文件中，本发明的发明人公开了两种测试模式构成之间的比较，一种测试模式构成采用该基于周期的格式的测试数据，另一种测试模式构成采用基于事件的格式的测试数据。该发明的发明人还提出了一种基于事件的测试系统作为半导体测试系统，也作为一种新概念测试系统。在属于该发明之相同受让人的美国专利申请号为09/406,300的申请中，对于这种基于事件的测试系统的结构及运行给出了详细说明。

如上所述，在半导体测试系统中，设置了大量的印刷电路板以及诸如此类物等，其数量等于或大于测试引脚的数量，导致一个在总体上非常大的系统。在常规的半导体测试系统中，印刷电路板等相互是相同的。

例如，在一高速及高分辨率的半导体测试系统中，例如测试频率为500MHz，时序精度为80微微秒，印刷电路板对于所有的测试引脚都具有同样的性能，每一引脚都能满足该测试频率和时序精度。因此，这种常规的半导体测试系统不可避免地变成一个成本昂贵的系统。而且，由于在每一测试引脚中采用相同的电路结构，该测试系统只能实施有限的测试类型。

然而，在实际的被测器件中，几乎总是在要求该半导体测试系统的最高性能的引脚，并非这种被测器件的所有引脚。例如，在一被测的典型逻辑大规模集成电路(LSI)器件中设有几百个引脚，实际上只有若干个引脚工作在最高速度，并因此要求最高速度测试信号，而其它几百个引脚工作在相当低的速度，这样低速的测试信号对这些引脚而言是足够的。对于单芯片系统(system-on-chip，缩写为SOC)而言也是如此，该芯片是一种在本行业中引起高度关注的最新半导体器件。因此，高速测试信号仅为少量的SOC之引脚所需要，而对其它引脚，低速测试信号就足够了。

在常规的半导体测试系统中，只是被测器件的少量引脚所需要的高测试性能却配备给所有的测试引脚，导致该测试系统的成本增加。而且，由于常规的半导体测试系统所包括的电路之结构和性能对于所有测试引脚都是相同的，因而不可能同时以并行方式进行不同类型的测试。

常规的半导体测试系统之所以在如上所述的所有测试引脚中设置相同的电路结构，结果导致不能同时进行两种或更多种不同类型的测试，其原因之一在于该测试系统的配置是通过采用基于周期的测试数据而产生测试模式。在采用基于周期的概念产生测试模式的处理中，其软件和硬件都趋于复杂，因此，要在该测试系统中包含不同的电路结构和与不同电路相关的软件，实际上是不可能的，这样做会使该测试系统更加复杂。

为更清楚地解释以上提到的原因，根据图3所示的波形，对两种测试模式构成做简单的比较，一种测试模式构成采用基于周期的格式的测试数据，另一种测试模式构成采用基于事件的格式的测试数据。更详细的比较被公开在以上提到的美国专利申请中，该申请属于与本发明相同的受让人。

如图3的示例所示，其中，测试模式的产生，是根据在该集成电路(LSI)的设计阶段中实施的逻辑仿真所得到的数据，并被存储在一转储文件(dump file)37中。该转储文件的输出为基于事件的格式的数据，表示所设计之LSI(大规模集成电路)器件的输入和输出中的变化，并含有图3右下方所示的说明48，例如，用于表示波形41。

在该示例中，假设通过采用这样的说明，构成如波形41所示的测试模式，该波形41分别说明为引脚(测试器引脚或测试通道)Sa和Sb产生的测试模式。描述该波形的事件数据由置位边沿San、Sbn及其时序(例如，从一参考点开始的时间段)、复位边沿Ran、Rbn及其时序组成。

根据基于周期的概念，为产生用于常规半导体测试系统中的测试模式，该测试数据必须被分为测试周期(测试器频率)、波形(波形类型及其边沿时序)和向量。这种描述的示例如图3之中部和左部所示。在基于周期的测试模式中，如图3之左部的波形43所示，测试模式被分为各个测试周期(T1、T2和T3)以详细说明各测试周期的波形和时序(延时)。

对于这种波形、时序和测试周期的数据说明之示例参见时序数据(测试计划)46所示。波形的逻辑“1”、“0”或“Z”的示例如向量数据(模式数据)45所示。例如，在时序数据46中，测试周期由“频率(rate)”描述，以定义测试周期之间的时间间隔；波形由RZ(归零)、NRZ(未归零)和XOR(异或)来描述。此外，每一波形的时序由自相应的测试周期之一预定边沿的延时来限定。

如上文所述，由于常规半导体测试系统在基于周期的过程中产生测试模式，模式发生器、时序发生器和波形格式器中的硬件结构趋于复杂，相应地，在这样的硬件中所用的软件也变得复杂。此外，由于所有的测试引脚(例如在以上示例中的Sa和Sb)由共同的测试周期所限定，因而不可能同时在各测试引脚中产生不同周期的测试模式。

因此，在常规的半导体测试系统中，同样的电路结构被用于所有的测试引脚，在其中不可能组合不同电路结构的印刷电路板。其结果是，例如，高速测试系统也需要包括低速的硬件结构(例如高电压和大振幅产生电路和驱动器禁止电路，等等)，在这样的测试系统中，高速性能得不到充分的改善。

相反，为了通过采用基于事件的方法产生测试模式，只需要读出存储于事件存储器中的置位/复位数据和相关的时序数据，所需的硬件和软件结构非常简单。而且，每一个测试引脚能够按照其是否有任何事件而独立地工作，而不是按照测试周期，因此，能够同时产生不同功能和频率范围的测试模式。

如上所述，该发明的发明人已提出了基于事件的半导体测试系统。在该基于事件的测试系统中，由于其所包含的硬件和软件在结构和内容上都很简单，有可能提出一种其中设有不同硬件和软件的总的测试系统。而且，由于每个测试引脚可相互独立地工作，能够同时以并行方式执行两个或更多个在功能和频率范围上相互不同的测试。

因此，本发明的目的在于提供一种半导体测试系统，该系统设有性能不同的测试器模块并与测试引脚对应。

本发明的另一目的在于提供一种半导体测试系统，在该系统中，通过将测试器模块与测试器主机之间的连接规格标准化，使得具有不同引脚数和性能的测试器模块能够被自由地安装在一测试器主机(或测试头)中。

本发明的又一目的在于提供一种半导体测试系统，该系统能够自由地容纳高速测试器模块和低速测试器模块，从而能够以相当低的成本对被测器件进行充分的测试。

本发明的又一目的在于提供一种半导体测试系统，该系统设有一测试头，根据测试器模块的运行速度，在该测试头中不同地设置高速测试器模块(测试器板)和低速测试器模块(测试器板)。

本发明的又一目的在于提供一种测试效率高、测试成本低的半导体测试系统，该系统所能测试的被测器件为其中设有多个不同功能芯核的单芯片系统。

本发明的半导体测试系统包括两个或多个性能互不相同的测试器模块；一个测试头，用于容纳该两个或多个性能不同的测试器模块；设置在该测试头上并用于电连接测试器模块与被测器件的装置；及一主计算机，它通过测试器总线与测试器模块联接，以控制该测试系统的整体运行。测试器模块的性能一种是高速高时序精度，而另一种性能是低速低时序精度。

在本发明的半导体测试系统中，每一测试器模块包括多个事件测试器板，在该主计算机的控制下，每一测试器板提供测试模式给被测器件的相应引脚，并鉴定被测器件由此而产生的输出信号。

在本发明的另一方面中，在该测试头内，高速高精度测试器模块或测试器板所设置的位置比起低速低精度测试器模块或测试器板的位置，更接近于测试固定装置和操作板。

在本发明的第一方面中，由于本发明的半导体测试系统具有模块化结构，所需的测试系统能够根据被测器件的类型和测试目的而自由地构成。如果被测器件是一高速逻辑集成电路(IC)，其中实际上只有少部分逻辑电路高速工作。因此，为了测试这种高速逻辑IC，少量测试器引脚必须进行高速测试。在本发明的半导体测试系统中，测试头和测试器模块之间的连接规格(接口)是标准化的。因而，任何具有标准接口的测试器模块都能被安装在该测试头中的任何位置。这样，在本发明中，通过将大量的低速测试器模块和少量的高速测试器模块组合起来，高速器件就能够以低成本进行测试。

在本发明的第二方面，在该系统中用于安装测试器模块或板的位置，是根据如上所述的运行速度确定的。例如，高速高精度测试器模块或测试器板所设置的位置，比起低速低精度测试器模块或测试器板所设置的位置要更接近被测器件(因此，也更接近测试固定装置和操作板)。在本发明的第一方面中，测试器模块是被自由组合在系统中，而在本发明的第二方面中则不同，其测试器板的位置不能自由地改变。然而，在本发明的第二方面中，所需性能的测试系统能够以低成本建成。

如上所述，在本发明的半导体测试系统中，测试器模块(测试器板)的设置采用基于事件的结构，其中执行测试所需的全部信息是以基于事件的格式处理。因此，不再需要常规技术中所使用的频率信号或模式发生器，该频率信号表示每一测试周期的开始时序，该模式发生器与该频率信号同步运行。因为不需要包括该频率信号或该模式发生器，在该基于事件的测试系统中，每一测试引脚能相互独立于其它测试引脚进行工作。而且，由于采用基于事件的结构，该基于事件的测试系统的硬件能够被大大地减小，而用于控制测试器模块的软件也能够被显著地简化。因而，该基于事件的测试系统总的物理尺寸能够被缩减，由此而进一步降低成本、减少设备所占面积并节省相关的成本。

此外，在本发明的半导体测试系统中，在电子设计自动化工作平台中的器件设计阶段，逻辑仿真数据能够被直接用于产生测试模式，以测试鉴定阶段中的器件。因此，能够大大减少器件设计与器件鉴定之间周转时间，从而进一步减少测试成本，同时提高测试效率。

以下结合附图和优选实施例进一步说明本发明。

图1是常规技术中的一种半导体测试系统(LSI测试器)的基本配置方框图；

图2是常规技术中的一种半导体测试系统示例的外形示意图；

图3是用于比较两个示例的图表，其中一个示例是在常规半导体测试系统中产生基于周期的测试模式的说明，另一个示例是在本发明之半导体测试系统中产生基于事件的测试模式的说明；

图4的示意图表示通过组合多个本发明的测试模块，以建立一个半导体测试系统，该系统所设有的测试引脚按性能的不同划分；

图5是根据本发明的事件测试器中电路配置之示例的方框图，该事件测试器设置于事件测试器板中，该事件测试器板被组合在一测试器模块中；

图6是本发明的半导体测试系统示例的外形示意图；

图7是半导体测试系统结构之示例的方框图，该系统通过组合多个不同测试速度的测试器模块(测试器板)，适用于测试如单芯片系统这样的被测器件，该系统的配置采用本发明中的基于事件的结构；

图8A和图8B的示意图表示根据测试性能的水平，在测试头中设置不同测试性能的测试器板的示例。

根据图4至图8说明本发明的实施例。图4是表示本发明之第一方面的示意图。在本发明的半导体测试系统中，测试头(测试器主机)的配置是在其中有选择地、自由地安装一个或多个模块化测试器(以下称为“测试器模块”)。所安装的测试器模块可以是取决于所需测试器引脚数的多个相同的测试器模块，或者是不同测试器模块的组合，例如高速模块HSM和低速模块LSM。

测试头124配置有多个测试器模块，例如这种配置是取决于测试固定装置127的引脚数、被测器件的类型和被测器件的引脚数。正如后文中所述，该测试固定装置和测试模块之间的接口(连接)规格是标准化的，以便使任何测试器模块能够被安装在该测试头中的任何位置。

测试固定装置127包括大量的弹性连接器，如pogo引脚(pogo-pins)，以实现测试器模块和操作板128间的电连接和机械连接。被测器件19被插入操作板128上的测试槽，因而与该半导体测试系统建立了电连接。

每一测试器模块设有预定数量的引脚组。例如，一个高速模块HSM安装在对应128个测试引脚(测试通道)的印刷电路板，而一个低速模块LSM安装在对应256个测试引脚的印刷电路板。列出这些数目只是为了说明起见，其它不同数目的测试引脚也是可能的。

高速测试器模块是具有高运行速度和高时序精度的测试器模块，例如测试频率为500MHz、时序精度为80微微秒。低速测试器模块是具有低运行速度和低时序精度的测试器模块，例如测试频率为125MHz、时序精度为200微微秒。

如上所述，测试器模块中的每块板设有事件测试器，每一事件测试器产生测试模式，并通过操作板128将测试模式施加于被测器件相应的引脚。该被测器件响应该测试模式的输出信号，是通过操作板128被发送到测试器模块中的事件测试器板，由此，该输出信号与期望信号相比较，以确定该被测器件是合格或有故障。

每一测试器模块配置有一接口(连接器)126。该连接器126的配置适合于测试固定装置127的标准规格。例如，在该测试固定装置127的标准规格中，连接器引脚的结构、引脚的阻抗、引脚之间的距离(引脚间距)和引脚的相对位置的规定是用于预期的测试头。通过在所有测试器模块上采用与该标准规格相适应的接口(连接器)126，能够自由地建立测试器模块的各种不同组合的测试系统。

由于本发明的结构，能够建立具有与被测器件相适应的最佳性能价格比的测试系统。而且，通过替换一个或多个测试模块，能够改进该测试系统的性能，因此，能够延长该测试系统总的使用寿命。此外，本发明的测试系统能够容纳多个性能相互不同的测试模块，因而采用相应的测试模块，能够直接实现该测试系统所需的性能。所以，能够容易地直接改进该测试系统的性能，

本发明的半导体测试系统的外形示例如图6所示的示意图。在图6中，例如，一主计算机(主系统计算机)62为设有图形用户接口(GUI)的一个工作站。该主计算机的作用是作为用户接口和控制器，以控制该测试系统的总体运行。主计算机62通过系统总线54与该测试系统内部硬件相连(见图5和图7)。

根据基于周期的概念所配置的常规半导体测试系统中所采用的模式发生器和时序发生器，在本发明之基于事件的测试系统中却并不需要。因此，通过在测试头(或测试器主机)124中安装所有模块化的事件测试器，有可能大大减小整个测试系统的物理尺寸。

图5的方框图表示测试器模块中的事件测试器板的结构示例。在上述的美国专利申请号09/406,300及美国专利申请号09/259,401中对该基于事件的测试系统做出了更详细的说明，这两项专利申请属于与该发明相同的受让人。

接口53和处理器(CPU)67通过系统总线54与测试器处理器(主计算机)62相连。例如，该接口53被用于将主计算机62的数据传送到事件测试器板中的一寄存器(未示出)，以分配事件测试器到被测器件的输入/输出引脚。例如，当主计算机发送一组分配地址到系统总线54时，接口53解释这组分配地址，并使主计算机的数据可存储于指定事件测试器板中的寄存器。

例如，控制器67被设置在每一事件测试器板中，并控制事件测试器板中的运行，包括事件(测试模式)的产生、被测器件输出信号的鉴定和故障数据的采集。控制器67可设置于每一测试器板或每若干个测试器板上。此外，控制器67并不需要常设于事件测试器板中，但是，由主计算机62可以直接对事件测试器板实现相同的控制功能。

例如最简单的情况中，地址控制器58为一程序计数器。该地址控制器58控制提供给故障数据存储器57和事件存储器60的地址。事件时序数据由主计算机被传送到事件存储器60，作为测试程序，并存储在其中。

事件存储器60存储如上所述的事件时序数据，该数据定义了每一事件的时序(从“1”到“0”和从“0”到“1”的变化点)。例如，事件时序数据作为两种数据被存储，一种表示基准时钟周期的整数倍，另一种表示该基准时钟的小数部分。优选的是，该事件时序数据被压缩后再存入事件存储器60中。

解压单元62将事件存储器60提供的压缩时序数据解压(还原)。一时序计数/定标逻辑63通过对事件时序数据的总计或修改，产生每一事件的时间长度数据。该时间长度数据是以自一预定的基准点的时间长度(延时)表示每一事件的时序。

事件发生器64产生根据该时间长度数据产生一测试模式，并通过一引脚电子线路61将该测试模式提供给被测器件19。因此，被测器件特定引脚的测试是通过鉴定其响应的输出信号。引脚电子线路61主要设置有一驱动器和一模拟比较器，如图1中的常规技术所示，驱动器驱动施加于特定器件引脚的测试模式，比较器确定器件引脚之输出信号的电压电平，该输出信号是由测试模式导致的。

在以上所概述的事件测试器中，采用基于事件的格式的数据，产生施加于被测器件的输入信号，以及与被测器件输出信号相比较的期望信号。在该基于事件的格式中，测试信号和期望信号中变化点上的信息由动作信息(置位和/或复位)和时间信息(从一指定点的时间长度)组成。

如上所述，在常规半导体测试系统中，是采用基于周期的方法，该方法所要求的存储容量比起基于事件的结构所要求的容量要小。在基于周期的测试系统中，输入信号和期望信号的时间信息由周期信息(频率或同步信号)和延时信息组成。输入信号和期望信号的的动作信息由波形方式数据和模式数据组成。在这样的配置中，延时信息可以只由有限数据量限定。而且，为了产生具有适应性的模式数据，该测试程序必须在其中包括很多循环和(或)子程序。因此，常规半导体测试系统要求有复杂的结构和工作程序。

在基于事件的测试系统中，没有必要采用基于周期的常规测试系统中那么复杂的结构和工作程序，因此容易增加测试引脚的数量和(或)在相同的测试系统中组合不同性能的测试引脚。尽管基于事件的测试系统需要大容量的存储器，但这种存储器容量的增加并不是主要问题，因为在当今，存储器密度的增加和存储器成本的降低都得到了迅速地、不断地发展。

图7所示的示例，表示本发明的半导体测试系统用于测试单芯片系统(system-on-chip)的情况。在此测试系统中，多个测试器模块被分配到该单芯片系统中相应的功能芯核，以便鉴定每一功能芯核、各芯核之间的接口、以及整个单芯片系统。

如上所述，在测试高速半导体器件的很多情况中，仅有少量器件引脚要求高速和高时序精度的测试信号，而其它器件引脚的测试采用低速和低时序精度测试信号就足够了。本发明适应于器件测试中的这种实际情况，能够对器件进行低成本、高性能和高效率的测试。

本发明的配置也适用于对其中具有内部自检(BIST)功能的最新半导体器件进行测试。这种具有BIST功能的半导体器件包括一个BIST控制器，该控制器与内部电路连接，当测试该内部电路时，该控制器带有一外部测试器。如IEEE-1149.1(标准)中有关边界扫描TAP控制器的的规定，该BIST控制器和测试器的连接是通过由5个引脚组成的接口，该接口要求高速运行。因此，在图7的示例中，用于此目的之测试器模块是由接口引脚组(IPG)模块表示的。

在图7的示例中，测试器模块661是一低速模块(LSM)，测试器模块662是一高速模块(HSM)，测试器模块663是一BIST接口模块(IPG)，测试器模块664和665是低速模块。在该示例中，假设该单芯片系统中的微处理器芯核需要高速测试，而对应测试器模块663的功能芯核具有BIST功能。对于每一测试器模块66的引脚数分配，是根据被测器件(功能芯核)的引脚。这种引脚数的分配能够根据主计算机提供的指令而改变。

在图7的配置中对单芯片系统进行鉴定，并不是直接鉴定该单芯片系统，对应于每一功能芯核所制备的每一硅集成电路(IC)是由相应的测试器模块进行测试。通过系统总线54，主系统(主)计算机62提供测试台数据给每一测试器模块，该数据产生于该单芯片系统的设计阶段。根据该测试台数据，由测试器模块产生测试模式。在美国专利申请号09/428,746中对于单芯片系统功能的鉴定作出了更详细的说明，该专利申请属于与该发明相同的受让人。

图8的示意图显示了本发明的第二方面，该图显示了该半导体测试系统的测试头224中印刷电路板的配置示例。对于高速和高时序精度测试器模块(或测试器板)，有必要将测试器模块与被测器件之间的信号路径长度减至最小。另一方面，对于低速和低时序精度测试器模块，至被测器件的较长信号路径是允许的。

因此，如图8A和图8B所示，高速测试器模块或高速测试器板被设置在测试头224的上部位置中，而低速测试器模块被设置在测试头224的下部位置中。在该设置中，在高速测试器模块与被测器件之间通过测试固定装置227的信号路径长度能够被缩短，从而实现高速测试运行。

在本发明的第二方面中，在该系统中安装测试器模块或板的位置是根据如上所述的运行速度来确定的。在本发明的第一方面中是将测试器模块自由地组合在该系统中，而在该示例中则不同，测试器板的位置不能随意改变。这是因为测试器板的位置是根据该测试器板的运行速度而被固定。然而，在本发明的第二方面中，所需性能的测试系统能够以低成本构成。

如上文所述，由于本发明的半导体测试系统具有模块化结构，因而能够根据被测器件的类型和测试目的，自由地构成所需的测试系统。如果被测器件是一种高速逻辑IC，其中实际上仅有少部分逻辑电路高速运行，因此，为了测试这种高速逻辑IC，必须有少量测试器引脚具有高速性能。因此在本发明中，通过组合大量低速测试器模块和少量高速测试器模块，能够以低成本实现一个高速测试器。

而且，在本发明的半导体测试系统中，测试器模块(测试器板)配置为基于事件的结构，其中用于执行测试所需的所有信息都是以基于事件的格式处理。因此，用于常规技术中表示每一测试周期开始时序的频率信号，或是与该频率信号同步运行的模式发生器，都不再需要了。由于不需要包括频率信号或模式发生器，在该基于事件的测试系统中，每一测试引脚能够独立于其它测试引脚而工作。此外，由于采用基于事件的结构，该基于事件的测试系统的硬件能够被显著地缩减，而用于控制测试器模块的软件能够被显著地简化。因而，该基于事件的测试系统总的物理尺寸能够被减小，从而导致进一步降低成本、减小设备所占面积及节省相关的成本。

进一步，在本发明的半导体测试系统中，在电子设计自动化(EDA)工作平台中的器件设计阶段，逻辑仿真数据能够被直接用于产生测试模式，用于在鉴定阶段测试器件。因此，能够大大减少器件设计与器件鉴定之间的周转时间，从而进一步减少测试成本，同时提高测试效率。

尽管这里只对优选的实施例作了具体的说明和描述，可以理解的是，根据以上所述和在附加权利要求的范围内、不违背本发明的精神和预定范围，本发明有可能作出很多修改和变化。

Claims (14)

1、一种半导体测试系统，包括：

一个测试头，用于容纳两个或多个性能不同的测试器模块；

设置在该测试头上并用于电连接测试器模块与被测器件的连接装置；及

一主计算机，用于控制该测试系统的整体运行，它通过一测试器总线与测试器模块联接。

2、根据权利要求1所述的半导体测试系统，其中，测试器模块的性能一种是高速高时序精度，而另一种性能是低速低时序精度。

3、根据权利要求1所述的半导体测试系统，其中，测试器模块和被测器件间的电连接装置与测试器模块间的连接规格是标准化的。

4、根据权利要求1所述的半导体测试系统，其中，测试器模块和被测器件间的电连接装置由一操作板和一测试固定装置组成，操作板上设有用于安装被测器件的机械装置，测试固定装置设有连接机械装置，用于该操作板和测试器模块之间的电连接。

5、根据权利要求1所述的半导体测试系统，其中，多个测试器引脚可变动地被分配到测试器模块。

6、根据权利要求1所述的半导体测试系统，其中，多个测试器引脚可变动地被分配到测试器模块，这种测试引脚的分配及其变动是由主计算机的地址数据控制的。

7、根据权利要求1所述的半导体测试系统，其中，每一测试器模块包括多个事件测试器板，每一事件测试器板被分配到预定数量的测试引脚。

8、根据权利要求7所述的半导体测试系统，其中，每一测试器模块对应于一个事件测试器板。

9、根据权利要求1所述的半导体测试系统，其中，每一测试器模块包括一内部控制器，该内部控制器根据主计算机提供的指令，控制由该测试器模块产生测试模式，并鉴定被测器件的输出信号。

10、根据权利要求7所述的半导体测试系统，其中，每一测试器模块包括多个事件测试器板，其中每一事件测试器板包括一内部控制器，该内部控制器根据主计算机提供的指令，控制由该测试器模块产生测试模式，并鉴定被测器件的输出信号。

11、根据权利要求2所述的半导体测试系统，其中，在该测试头内，高速高时序精度的测试器模块所设置的位置比起低速低时序精度的测试器模块的位置，更接近于该连接装置。

12、根据权利要求3所述的半导体测试系统，其中，在测试头内，高速高时序精度的测试器模块所设置的位置比起低速低时序精度的测试器模块的位置，更接近于该连接装置。

13、根据权利要求1所述的半导体测试系统，其中，被测器件具有BIST(内部自检)功能，测试器模块与被测器件中的BIST控制器相连，并产生IEEE 1149标准所规定的信号。

14、根据权利要求1所述的半导体测试系统，其中，每一测试器模块包括多个事件测试器板，每一事件测试器板被分配到一个测试引脚，其中每一事件测试器板包括：

一控制器，根据主计算机提供的指令，控制由该测试器模块产生测试模式，并鉴定被测器件的输出信号；

一事件存储器，用于存储每一事件的时序数据；

一地址序列发生器，在该控制器的控制下，提供地址数据给该事件存储器；

根据该事件存储器的时序数据产生测试模式的装置；及

一引脚电子线路，用于将测试模式传送到被测器件相应的引脚，并接收被测器件的响应输出信号。

Images