CN117761508A - 一种基于in system test pattern的芯片加速老化测试系统 - Google Patents

Abstract

本发明涉及一种基于in system test pattern的芯片加速老化测试系统，使用in system test pattern对包含BIST功能芯片进行老化测试；包括sever端和至少一个client端；所述sever端包括PC，所述PC运行群控软件、存储in system test pattern，所述群控软件用于将in system test pattern发送至一个或多个client端并监控分析；所述client端包括网络接口、嵌入式CPU、FPGA、电源管理模块、温度控制模块、若干包含BIST功能芯片的老化板；所述嵌入式CPU与FPGA数据交互，传递in system test pattern及FPGA控制信号、老化板回传信号；所述嵌入式CPU与温度控制模块数据交互、传递用于温度控制信号，所述嵌入式CPU与电源管理模块数据交互、传递电源控制信号。有益效果是不受老化机台产能限制，老化效果好、成本低。

Description

一种基于in system test pattern的芯片加速老化测试系统

【技术领域】

本发明涉及芯片测试技术领域，具体涉及一种基于in system test pattern(系统级测试程序)的芯片加速老化测试系统。

【背景技术】

芯片加速老化测试过程，需要在特定的温度电压条件下，让芯片内不同的模块各自进入预设的测试程序进行加速老化。根据JESD(电子工程设计发展联合协会JointElectron Device Engineering Council)、AECQ(汽车电子协会认证AutomotiveElectronics Counsil Qualification)业内标准，加速老化测试通常要做到1000小时以上，样品数量在几十颗至上千颗不等，车规级芯片还需要基于老化测试环境进行量产burnin(老化烧机)筛片。

传统的测试方案需使用老化测试机台，通常为DI系列，MCC系列或者ELES系列。对于大部分车规级芯片设计公司，老化测试机台使用费是很大的一笔开销，通常可以占到了芯片测试成本的四分之一。此外对于高端测试机台，老化测试板需要购买机台厂商的license(许可证书)，委托特定的公司设计制作，进一步提高测试成本的同时，降低了老化测试的灵活性。此外，基于老化测试环境进行的量产burn in测试，常常因为测试机台的产能问题导致测试效率无法满足出货需求。

BIST(内部自测Built-in Self-Test)是设计时在电路中植入相关功能电路用于提供自我测试功能的技术，以此降低器件测试对自动测试设备(ATE)的依赖程度。

对于常见的数模混合芯片，老化测试程序中通常需要包含：scan_stuck(扫描固定故障)、Memory_bist(存储器件自测试)、phy_test(物理层模块自测试)。其中scan_stuck属于scan pattern(扫描)，后两者属于jtag pattern(注释：Jtag是IEEE 1149.1标准协议的常用名称)。大算力ADAS(高级驾驶辅助系统)芯片，通常集成了in system测试系统，以及开发了配套的in system test pattern(简称IST pattern)，包含Logic_bist(逻辑自测试)、memory_bist、phy_test pattern。由于Logic_bist和scan_stuck同属于随机数pattern，在长时间老化测试中覆盖率等价。此外传统老化测试机台能提供的最高pattern频率为10M，频率过低不利于实现更好的老化效果。IST pattern均可转换为jtag pattern，为取代老化测试机台提供了可能性。

JTAG(Joint European Test Action Group)一种芯片边界扫描技术，它通过存在于元器件输入输出管脚与内核电路之间的BSC(边界扫描单元)对器件及外围电路进行测试，从而提高器件的可控性和可观察性。

测试向量(test vector)是2018年公布的计算机科学技术名词，用于测试电路正确性的一组数据。既包括电路的输入数据，也包括用于和电路输出值进行比较的正确输出数据。

基于in system test pattern进行老化测试的方案，经查询，未发现有关报道。本发明对包含BIST功能芯片的老化测试系统进行了优化改进。

【发明内容】

本发明的目的是，提供一种不受老化机台产能限制，老化效果好、成本低的包含BIST功能芯片的老化测试系统。

为实现上述目的，本发明采取的技术方案是一种基于in system test pattern的芯片加速老化测试系统，使用in system test pattern对包含BIST功能芯片进行老化测试；包括sever端(服务器端)和至少一个client端(客户端)；所述sever端包括PC(计算机)，所述PC运行群控软件、存储in system test pattern，所述群控软件用于将in systemtest pattern发送至一个或多个client端并监控分析；所述client端包括网络接口、嵌入式CPU(处理器)、FPGA(Field Programmable Gate Array,可编程门阵列)、电源管理模块、温度控制模块、若干包含BIST功能芯片的老化板；所述网络接口和所述PC通过网络连接通信，与所述嵌入式CPU数据交互；所述嵌入式CPU与FPGA数据交互，传递in system testpattern及FPGA控制信号、老化板回传信号，所述FPGA用于将接收到的in system testpattern及FPGA控制信号完成并串转换以jtag或ijtag(注释：ijtag是IEEE 1687标准协议的常用名称)接口输出给老化板、并通过jtag或ijtag接口接收老化板回传信号；所述嵌入式CPU与温度控制模块数据交互、传递用于温度控制信号，所述嵌入式CPU与电源管理模块数据交互、传递电源控制信号，所述温度控制模块用于对老化板提供老化测试环境，所述电源管理模块用于对老化板提供电源。

优选地，所述的一种基于in system test pattern的芯片加速老化测试系统，还包括微处理器MCU，所述嵌入式CPU与MCU(微处理器)数据交互、传递温度及电源控制信号，所述微处理器MCU替代嵌入式CPU与温度控制模块和电源管理模块数据交互。

优选地，所述in system pattern为8至64位CPU数据格式，包括Logic_bist、Memory_bist和phy_test，使用Logic_bist pattern替代scan pattern实现scan_stuck老化测试功能，对包含BIST功能芯片进行scan_stuck、Memory_bist和phy_test老化测试。

优选地，所述群控软件对client端监控分析是指，所述群控软件支持向client端发送测试开始信号、选择测试程序、接收并分析芯片测试状态。

优选地，所述in system pattern数据格式包含writ行、read行、valid行；read行中包含期望输出位与不关注输出位，通过valid行将期望输出位做标识、不关注输出位屏蔽，sever端群控软件对老化板回传信号结果与期望输出位比较并判断老化测试结果是否可控。

优选地，所述老化测试包括高温老化寿命、低温老化寿命、早夭失效率、老化烧机测试。

优选地，所述老化板是高温高湿试验实验板二次利用。

优选地，通过替换更换更高性能的嵌入式CPU以支持更高的测试向量深度。

优选地，所述老化板读取芯片运行状态及内部传感器结果回传，以完整记录与分析老化过程中的芯片输出。

优选地，所述的一种基于in system test pattern的芯片加速老化测试系统，所述PC和网络接口通过有线、wifi(Wireless Fidelity，无线局域网)、蓝牙或光纤连接，所述群控软件通过TCP(Transmission Control Protocol，传输控制协议)或者UDP(UserDatagram Protocol，用户数据包协议)数据包和嵌入式CPU广播通信，所述嵌入式CPU与FPGA通过APB(Advanced Peripheral Bus，先进外围总线协议)、AXI(Advanced eXtensibleInterface，高性能总线协议)或者ASB(Advanced System Bus，注释：一种新一代总线协议)方式连接，所述嵌入式CPU与微处理器MCU通过UART(Universal Asynchronous Receiver/Transmitter，异步收发传输协议)、I2C(Inter-Integrated Circuit，注释：一种集成电路互连规范)或者SPI(schedule performance index，注释：全双工同步串行总线协议)方式连接；所述温度控制模块包括温度传感器、加热棒、水冷机和散热风扇，所述温度传感器实时反馈温度模拟信号，包含实时温度与温度变化率，所述加热棒与水冷机或散热风扇，被微处理器MCU控制，实现升温或者散热的功能；所述电源管理模块包括外接电源及配套的电源管理芯片。

本发明一种基于in system test pattern的芯片加速老化测试系统相较于传统老化测试机台有如下有益效果：

1、可以同步控制所有老化板测试，不受机台slot(槽)数量、腔体空间、产能限制，提高测试效率；

2、老化过程中的样品输出被完整记录与分析，可以读取芯片运行状态及内部传感器的结果，例如temperature sensor(温度传感器)结果可以更精确的记录芯片内部温度变化；

3、电源由电源管理模块控制外部电源提供，例如220V交流电，不受机台电源组数及功率限制；

4、无需插入老化测试机台，使用普通handle(机械手)可实现自动化操作，提高生产效率；

5、相较于传统机台支持的10M scan pattern，Lbist pattern运行速率为100M，相同时间内更有利于达到老化pattern目的；

6、免除了购买机台厂商的许可，大幅度降低老化测试硬件成本，并且可以在THB(高温高湿试验)实验板上集成此方案，实现THB实验硬件的二次利用，以及老化实验产能的快速扩充；

7、通常老化机台能支持的测试向量深度有一定限制，通常为32M，甚至更小，本发明系统测试向量深度不受老化机台限制，理论上更换更高性能的嵌入式CPU就可以支持更高的向量深度。

【附图说明】

图1是一种基于in system test pattern的芯片加速老化测试系统原理框图。

【具体实施方式】

下面结合实施例并参照附图对本发明作进一步描述。

实施例

本实施例实现一种基于in system test pattern的芯片加速老化测试系统。

本实施例系统核心工作过程为：server端使用TCPIP协议广播IST pattern至一个或多个client端，client端使用嵌入式CPU接收IST pattern后，通过FPGA完成串并转换，输出JTAG pattern控制多颗芯片并行老化测试。本实施例系统能够取代老化测试机台应用，可以进行的老化测试包括但不限于高温老化寿命(HTOL)、低温老化寿命(LTOL)、早夭失效率(ELFR)、老化烧机(burn in)测试。

图1是一种基于in system test pattern的芯片加速老化测试系统原理框图。如附图1所示，本实施例系统包括信号群控模块，电源管理模块，温度控制模块。所述信号群控模块包括sever端和至少一个client端。

sever端包含：PC、群控软件、in system test(IST)pattern。

sever端的PC负责存储IST pattern，运行群控软件，并通过局域网连接到client端，连接方式可以是有线或无线，包括但不限于wifi、蓝牙、光纤等。

群控软件主要功能是将IST pattern通过网络端口广播至一个或多个client端，使用的协议包括但不限于TCP、UDP、TCPIP(Transmission Control Protocol/InternetProtocol)等。此外群控软件也支持向client端发送测试开始信号、选择测试程序、接收并分析各芯片测试状态。

in system pattern通常为8-64位CPU数据格式，包括Logic_bist、Memory_bist、phy_test，数据格式包含writ、read、valid。Read行中通常包含期望输出位与不关注输出位，通过valid行将期望输出位做标识，不关注输出位屏蔽，以此让sever端对jtag返回结果与期望输出做判断。

client端包含网络接口、嵌入式CPU、微处理器MCU、FPGA。网络接口负责从server端接受控制信号及测试pattern，传输给嵌入式CPU，接口可以是无线或有线，包括但不限于wifi、蓝牙、光纤等。

嵌入式CPU与FPGA交互，负责传递IST pattern及FPGA控制信号，使用的连接方式包括但不限于APB、AXI、ASB等。需要交互的信号包括但不限于：clock(时钟)、reset(复位)、FPGA_Enable(FPGA使能)、data_from_cpu、data_to_cpu、write_enable(写入使能)、test_active(运行标识位)等。

嵌入式CPU与MCU交互，负责传递温度及电源控制信号，使用串口传输协议包括但不限于UART、I2C、SPI等。

FPGA负责将接收到的IST pattern及FPGA控制信号，完成并串转换，以jtag或ijtag格式输出，并读取jtag_TDO信号回传给CPU。FPGA与老化样品的连接方式可以为jtag五根信号线：tck、trst、tms、tdi、tdo，也可以是ijtag格式，信号线数量不确定。IEEE 1687标准(即Internal JTAG，或简称为ijtag)，ijtag互操作性可为芯片和电路板工程师创造巨大价值。

微处理器系统包含MCU及配套的数模转换芯片、信号放大器等。其负责接收嵌入式CPU信号，通过串口协议控制温度控制模块以及电源管理模块。

温度控制模块包含温度传感器、加热棒、水冷机、散热风扇等。温度传感器实时反馈出关于温度的模拟信号，包含实时温度与温度变化率。加热棒与水冷机或散热风扇，被MCU控制，实现升温或者散热的功能。

电源管理模块包含外接电源及配套的电源管理芯片，包括但不限于ACDC(交流转直流)、DCDC(直流转直流升压/降压芯片)、LDO(稳压芯片)等，负责控制外接电源向测试样品及配套芯片供电。

本实施例系统的相对于传统老化测试机台的核心改进内容在于：

一.使用Logic_bist(Lbist)pattern替代scan pattern(scan_stuck)，此时老化pattern均为jtag pattern，对信号质量要求下降。相较于传统机台支持的10M scanpattern，本实施例系统适配的IST pattern，测试速率由bist controller中的寄存器控制，与外部信号速率无关，通常可以跑到100M，toggle(切换)速率更高，对信号速率要求更低，Lbist pattern运行速率为100M，相同时间内更有利于达到老化pattern目的。

二.server端使用TCPIP协议广播测试程序，相较于传统方案，测试向量深度不受老化机台限制。此外老化过程中的样品输出可以被完整记录与分析，可以读取芯片运行状态及内部传感器的结果，例如temperature sensor(温度传感器)结果可以更精确的记录芯片内部温度变化。

三.client端接收信号完成串并转换，实现老化群控。可以同步控制所有老化板测试，不受机台slot数量、腔体空间、产能限制，提高测试效率。

四.抛弃传统老化测试机台带来的硬件结构及成本优势。电源可以由电源管理模块控制外部电源提供，例如220V交流电，不受机台电源组数及功率限制。无需插入老化测试机台，使用普通handle可实现自动化操作，提高生产效率。免除了购买机台厂商的许可，大幅度降低老化测试硬件成本，并且可以在THB(高温高湿试验)实验板上集成此方案，实现THB实验硬件的二次利用，以及老化实验产能的快速扩充。

因此，本实施例系统的相对于传统老化测试机台的有益效果在于：

1.可以同步控制所有老化板测试，不受机台slot数量、腔体空间、产能限制，提高测试效率。

2.老化过程中的样品输出被完整记录与分析，可以读取芯片运行状态及内部senser的结果，例如temperature sensor结果可以更精确的记录芯片内部温度变化。

3.电源由电源管理模块控制外部电源提供，例如220V交流电，不受机台电源组数及功率限制。

4.无需插入老化测试机台，使用普通handle可实现自动化操作，提高生产效率。

5.相较于传统机台支持的10M scan pattern，Lbist pattern运行速率为100M，相同时间内更有利于达到老化pattern目的。

6.免除了购买机台厂商的许可，大幅度降低老化测试硬件成本，并且可以在THB实验板上集成此方案，实现THB实验硬件的二次利用，以及老化实验产能的快速扩充。

7.通常老化机台能支持的测试向量深度有一定限制，通常为32M，甚至更小，本实施例系统测试向量深度不受老化机台限制，理论上更换更高性能的嵌入CPU就可以支持更高的向量深度。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和补充，这些改进和补充也应视为本发明的保护范围。

Claims (10)

1.一种基于in system test pattern的芯片加速老化测试系统，其特征在于：包括sever端和至少一个client端；所述sever端包括PC，所述PC运行群控软件、存储in systemtest pattern，所述群控软件用于将in system test pattern发送至一个或多个client端并监控分析；所述client端包括网络接口、嵌入式CPU、FPGA、电源管理模块、温度控制模块、若干包含BIST功能芯片的老化板；所述网络接口和所述PC通过网络连接通信，与所述嵌入式CPU数据交互；所述嵌入式CPU与FPGA数据交互，传递in system test pattern及FPGA控制信号、老化板回传信号，所述FPGA用于将接收到的in system test pattern及FPGA控制信号完成并串转换以jtag或ijtag接口输出给老化板、并通过jtag或ijtag接口接收老化板回传信号；所述嵌入式CPU与温度控制模块数据交互、传递用于温度控制信号，所述嵌入式CPU与电源管理模块数据交互、传递电源控制信号，所述温度控制模块用于对老化板提供老化测试环境，所述电源管理模块用于对老化板提供电源。

2.根据权利要求1所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：还包括微处理器MCU，所述嵌入式CPU与微处理器MCU数据交互、传递温度及电源控制信号，所述微处理器MCU替代嵌入式CPU与温度控制模块和电源管理模块数据交互。

3.根据权利要求2所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：所述in system pattern为8至64位CPU数据格式，包括Logic_bist、Memory_bist和phy_test，使用Logic_bist pattern替代scan pattern实现scan_stuck老化测试功能，对包含BIST功能芯片进行scan_stuck、Memory_bist和phy_test老化测试。

4.根据权利要求3所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：所述群控软件对client端监控分析是指，所述群控软件支持向client端发送测试开始信号、选择测试程序、接收并分析芯片测试状态。

5.根据权利要求4所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：所述in system pattern数据格式包含writ行、read行、valid行；read行中包含期望输出位与不关注输出位，通过valid行将期望输出位做标识、不关注输出位屏蔽，sever端群控软件对老化板回传信号结果与期望输出位比较并判断老化测试结果是否可控。

6.根据权利要求5所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：所述老化测试包括高温老化寿命、低温老化寿命、早夭失效率、老化烧机测试。

7.根据权利要求6所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：所述老化板是高温高湿试验实验板二次利用。

8.根据权利要求6所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：通过替换更换更高性能的嵌入式CPU以支持更高的测试向量深度。

9.根据权利要求6所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：所述老化板读取芯片运行状态及内部传感器结果回传，以完整记录与分析老化过程中的芯片输出。

10.根据权利要求2所述的一种基于in system test pattern的芯片加速老化测试系统，其特征在于：所述PC和网络接口通过有线、wifi、蓝牙或光纤连接，所述群控软件通过TCP或者UDP数据包和嵌入式CPU广播通信，所述嵌入式CPU与FPGA通过APB、AXI或者ASB方式连接，所述嵌入式CPU与微处理器MCU通过UART、I2C或者SPI方式连接；所述温度控制模块包括温度传感器、加热棒、水冷机和散热风扇，所述温度传感器实时反馈温度模拟信号，包含实时温度与温度变化率，所述加热棒与水冷机或散热风扇，被微处理器MCU控制，实现升温或者散热的功能；所述电源管理模块包括外接电源及配套的电源管理芯片。