CN1319256A - 减少四方性的铁电薄膜 - Google Patents

Abstract

一种Pb_1－xLa_xZr_yTi_1－yO₃或Pb_1－xNb_xZr_yTi_1－yO₃铁电材料,特别是晶向取向外延铁电单元,La或Nb含量较高,使得单位单元的四方性较小,即接近立方体,从而降低应力效应。c/a参数最佳值为1.01左右。示例性的x成份范围当y=20%时,La为6－20%,Nb为3－15%。特别是降低的极化电压与工作在3.0伏以下的集成铁电存储器是兼容的。

Description

减少四方性的铁电薄膜

发明领域

本发明通常涉及钙钛矿材料。本发明特别涉及可用于铁电存储单元的铁电材料。

背景技术

由于铁电随机访问存储器(FRAMs)无需能量来维持外加电场极化状态，所以有可能作为代替硅的非易失存储器。图1示出了FRAM 10的示意性通用结构，并且包含了其间放置铁电材料体16的两块电容器板12、14。铁电材料16不仅具有基本上大于1的介电常数，而且在适当条件下，铁电性是双稳态的。一旦电容器板12、14使铁电体16进入向上或向下的极化状态，即使极化电压被撤除其仍然保持该状态。即，电荷(或电压)仍然保持在单元10上而无需同时充电。过后，电荷可以被测量出来。因此FRAM 10构成了非易失存储器。

一般情况下，FRAM包含夹持在电容器结构内两个金属电极之间的多晶铁电材料。但是这种结构存在可靠性和寿命问题。

最近，Ramesh及其合作者已经研制出利用金属氧化物电极的多晶取向铁电单元。Dhote等人在1995年12月26日提交的美国专利申请No.08/578,499(已经于1997年7月3日作为PCT出版物97/23886公开)中揭示了铂基下电极。

图2的剖面图示出了Dhote等人揭示的与硅动态RAM类似的铁电随机访问存储器(FRAM)20的实例结构。可以理解的是，这种FRAM结构被多次复制以形成较大的FRAM集成电路并且需要在同一芯片上形成其他支持电路。整个FRAM结构除了个别之处，其他都是已知的并且已经在前述美国专利和申请中由Ramesh揭示。Kinney在集成铁电体vol.4,1994,pp.131-144上的“高密度铁电存储器内的信号放大”一文中对FRAM集成电路作了很好的概述。FRAM 20形成于(001)取向的单晶硅衬底22上从而可以方便地将其他硅电路集成上去。通过使导电类型与衬底22相反的掺杂剂扩散或植入源极区或漏极区24、26形成金属氧化物半导体(MOS)三极管。中间栅极区上叠加包括下栅极氧化物和上金属(例如铝)栅极线的栅极结构28以控制栅极。

例如二氧化硅的第一内层介电层30淀积在衬底22和晶体管结构上。触孔32经光刻蚀经过源极区24之上的第一内层介电层30，并且在孔内填充多晶硅以形成至晶体管源极24的多晶硅触点芯棒(plug)。金属源极线34经光刻蚀在第一内层介电层30上形成图案并且与多晶硅芯棒32电气接触。

随后，第二内层介电层36淀积在第一内层介电层30上。另一触孔经刻蚀通过漏极区域26之上的第一和第二内层介电层30、36，并且多晶硅被填充入触孔以形成与晶体管漏极26的接触。到此为止的工艺是硅技术中非常标准的工艺。

随后淀积和划定剥离掩膜以在漏极触孔38之上形成窗口，除了大部分区域仍简为所需尺寸的电容器之外(虽然在商业制造中，一般采用掩膜干法等离子体刻蚀)。在掩膜之上和窗口内淀积一系列层。多晶硅层40与多晶硅芯棒38具有良好的电气接触。TiN层42和铂层44构成多晶硅与氧化的金属氧化物触点之间的导电隔离层。多晶硅具有半导体性质，但是如果表面氧化为二氧化硅，则形成稳定的绝缘层，阻碍了电气接触。在铂层44上淀积的是导电金属氧化物层46，虽然可以采用其他金属氧化物，但是比较好的是钙钛矿，例如氧化镧锶钴(LSCO)，特别是层状钙钛矿。这种材料的近似成份为La_1-xSr_xCoO₃，其中0.15≤x≤0.85，但是标称成份为La_0.5Sr_0.5CoO₃。LSCO被公认为可构成令人满意的电气接触，并且促进钙钛矿铁电材料高度取向生长。

随后剥离光掩膜，留下图2所示的下堆积层40、42、44和46。随后划定另一光掩膜，使覆盖前述划定的下堆积层边缘的Z形场氧化物层48保形地淀积，其边缘在下堆积层的上表面边缘延伸，其根部从下堆积层底部向外延伸，但是为淀积后的上铁电堆积层留出中央窗口。场氧化物层48使淀积后的铁电体与下电极的边缘部分绝缘。

过去，场氧化物层48由SiO₂或TiO₂构成，但是二者都不是理想的材料。当钙钛矿铁电体电极淀积在这些材料上时，一般会形成钙钛矿与细晶石相的混合相，它们的刻蚀程度不一，导致刻蚀不可靠。更好的场氧化物层48是钛酸铋(化学计量比约为Bi₄Ti₃O₁₂)，它是一种钙钛矿并且生长过程与其他的钙钛矿层相同。Ramesh在美国专利5,248,564中揭示，Bi₄Ti₃O₁₂对促进晶向学取向的钙钛矿在非取向衬底上生长起到了强大的模板层作用，所以Bi₄Ti₃O₁₂场氧化物层48确保了高质量的铁电体在衬底上的生长。其他钙钛矿材料只要不是难以导电的和介电常数较小的(例如不具有铁电性)，都可以取代钛酸铋。为了实现效果最好的模板，钙钛矿形式的Bi₄Ti₃O₁₂应该具有层状结构，即c轴晶格至少是a和b轴的两倍。

在场氧化物48形成之后，淀积和划定了另一掩膜，它包括围绕下堆积层40、42、44和46的窗口，除了其周边部分叠盖在场氧化物层48的根部49。随后，在有利于晶向生长的条件下淀积铁电层50。比较好的是，铁电层50包括钛酸铅镧锆(PNZT)。钙钛矿铁电层可以在相对低的温度下淀积在LSCO或其他相似的钙钛矿导电电极上，但是结晶度仍然较好。在铁电层50上淀积的是上导电金属氧化物层52，比较好是与钙钛矿(例如LSCO)的下导电金属氧化物层44对称地形成。上铂层54淀积在上导电金属氧化物层52上。该层54无严格的工艺需要考虑，并且选择铂成份仅仅作为一种相变方案。预计其成份将变成TiW或其他在硅技术中普遍使用的金属镀膜。在淀积上铂层54之后，光掩膜被剥离，留下图2所示的上堆积层结构。

第三内层介电层56被淀积和刻蚀以覆盖铁电堆积层。该层56更象是一层钝化层非不是内层介电层。

随后通过将通孔60刻蚀经过覆盖铁电堆积层的第三内层介电层56，用Ti/W填充通孔60和刻划出与Ti/W芯棒60电气接触的Al制金属电容器线62使上淀积54电气接触。

Dhote等人发现，在500～550℃的较高温度下淀积下铂层44可以使铁电堆积层(铁电体和两层夹持的金属氧化物层)在较高的热预容(thermal budget)下淀积，热预容被定义为温度(测量单位为℃)对样品在该温度下时间的积分。由于三层(即PNZT层50、上LSCO电极52和上Pt层54)一般在一个温度下于同一腔体内淀积，所以热预容是淀积温度与总淀积时间的乘积。

PNZT是众所周知的铁电材料。Dhote等人在特定实例中给出的PNZT成份是Pb_0.04Nb_0.18Zr_0.78TiO₃和PbNb_0.04Zr_0.28Ti_0.68O₃，即PNZT一方面是贫铅的，或者另一方面是富铅和富锆的。

在任何类型铁电存储器内需要解决的问题是疲劳行为。通常会观察到，经过大量的读写之后，铁电单元的铁电或极化性质会退化。多晶化单元受疲劳的影响很大而晶向取向单元具有大得多的抗疲劳性。然而疲劳仍然被认为是晶向取向单元也存在的问题。

为了能够量化铁电单元内疲劳和其他工作特性，需要理解铁电单元的极化特性。图3示出了铁电磁滞回路64。水平轴表示单元上的电压。垂直轴表示材料的极化(不论是即时施加的还是无施加电压时残余的(剩余的))。极化正比于流入或流出单元的电荷对时间的积分。磁滞曲线是高度非线性的。对于这里的讨论，假定特性是对称的(虽然在实际情况下通常不是这样)。

所示磁滞曲线表明，随着施加电压渐进地接近饱和电压V_sat，磁滞曲线接近最大极化P_sat。但是极性调整(poling)通常仅仅沿电压方向到达V_max，产生的P_max仅仅是P_sat的90％。极性调制至V_max的极化差用P^*表示，即对于对称的磁滞曲线，P^*=2P_max。当单元被施压至V_max时，相应地极化为P_max，但是随后电压降低至V=0时，仍然维持残余极化P_r。如果单元被极化为负极性，则维持负的残余极化，对于对称的磁滞曲线为-P_r。假定在施加电压为V_max时的正极性下完成读取，则极化后测得的电荷对应未切换的极化P或切换的极化P^*。读取电路必须能区分它们之间的差值，即脉动极化ΔP=P^*-P。对于对称的磁滞曲线，脉动极化ΔP等于2P_r。

一般情况下，为了获得出色的性能，磁滞曲线应该尽可能接近矩形。即，对于给定的V_max，强制电压V_c应该最大。这是因为考虑到残余极化P_r应该尽可能地大并且随强制电压增大而增大。但是我们认为还要考虑某些补偿。

另一方面的考虑是，如果铁电存储器要商品化，则必须与例如在个人计算机、计算机工作站和其他计算机控制应用中使用的其他硅集成电路兼容。多年来，无论是用于逻辑还是存储的数字硅集成电路都以5伏直流电压V_cc供电。但是近年来，先进的集成电路在设计上以更低的电压供电，例如3.0伏直流、2.3伏直流和1.8伏直流。电压的降低既减少了超高容量集成电路在散热方面的问题，又延长了便携式计算机电池的工作时间。

图4的电路图示出了与铁电单元10相连的关键读取电路实例。该实施例出现在Kinney等人的描述中。其他等价的电路也是可行的。与每个铁电单元10相连的是对应图2中MOS晶体管23的读取晶体管66。字线68控制存储器单元10列上的读取晶体管66，但是沿垂直于工作线68的方向。读取晶体管66将铁电单元10选择连接至同样与存储器单元10行连接的位线70。即，字线68和位线70在存储器单元10的矩形阵列上呈垂直方向排列。由于铁电材料的磁滞效应，需要在读取过程中经平行于字线68的阳极线72有选择地在铁电单元10其他电极上施加偏压。

在读取过程中，铁电单元10暂时与位线70连接，而且存储在单元10上的电荷不管处于正或负极性状态，都由连接位线70的较大的寄生电容共享，从而在位线70上产生两种可能的电压。检测放大器76随后将该电压与存储在基准电容器78上的电荷反映的基准电压进行比较并且输入线79上的检测放大器76。检测放大器76输出数字信号OUT，它表示铁电存储器单元10的电荷状态。

一般情况下，基准电容器78是与当前读取循环中未用的补充位线BL79相连的寄生电容。检测放大器76最常见的实现方式是交叉耦合双稳态锁存电路，根据两条输入线70、79上的电压高低锁存两种状态中的其中一个。因此需要将基准电容器78或相连位线79上的电压设定为介于由铁电单元10的互补状态在激活位线70上感应的互补电压之间。上述所有操作由逻辑电路80控制，包括预充电和放电，该电路具有接地和直流供电电压V_cc两种供电输入。因此如果禁止使用复杂的电压倍增电路，则存储器电路内的所有操作都局限在最大电压波动V_cc上。

但是许多铁电存储器是根据5伏直流供电电压V_cc进行设计的。作为通常但非绝对的规则，对于铁电电容器存储器单元，施加的极性电压V_max限定在大约小于供电电压V_cc的1/2。一般通过以连接位线的较大电容除以存储在铁电电容器上的电荷完成铁电单元的读取。由于这种电压降和读取与写入电路中各种电容器上的其他电压损失，V_max或V_sat一般是强制电压V_c的5倍。在任何情况下，低强制电压V_c对应低饱和电压V_sat。假定供电电压V_cc为1.8伏直流，则强制电压V_c需要达到0.5～0.6伏直流，切换量为0.9伏直流。一般情况下，如果强制电压V_c较低，则饱和电压V_sat也较低。

理论上，由于铁电效应依赖于施加的电场(即施加的电势除以铁电层厚度)，因此简单地减少铁电单元内铁电层厚度就可以减少电压工作范围。因此V_c和V_max将随铁电层厚度减少。但是目前的铁电材料并非完美的电绝缘体，并且不够大的导电性将妨碍铁电单元在实际系统内工作。问题是线性的，即不是例如电子量子跳跃引起的欧姆性的。因此，局部有效电场的较小增加可能导致电流大幅度增加。这些效应带来了普遍接受的限制，即铁电层的最小厚度为0.23微米或者至少小于0.15微米。在较小的厚度下，铁电体上的泄漏电流将过剩。作为最小厚度的结果，铁电层上施加的电压必须大于产生合适电容电荷存储的最小值。

对于诸如PZT(PbZrTiO₃)、PLZT(PbLaZrTiO₃)和其他众所周知的材料之类的简单铁电材料，铁电单元的物理特性被认为遵循图5所示的机制。就PLZT而言，PbZrO₃、PbTiO₃、LaZrO₃和LaNbO₃合金化合物中前3种材料具有最佳特性。对于PNZT(PbNbZrTiO₃)也应该具有类似的特性。这些材料的晶胞单元通常是四角形的，即具有3个垂直单位矢量的矩形单元，一个为c而另外两个等值为a。对于大多数的铁电材料，c大于a。c/a之比定义为铁电材料的四方性因子。晶胞单元包括位于角上的八个铅(Pb)、镧(La)或铌(Nb)的稀土原子82、六个位于六个矩形面中部的氧(O)原子84和一个通常位于四角形单元中央的钛(Ti)、锆(Zr)等阳离子原子。但是在居里温度下，低能量阳离子位于偏移位置86a、86b其中一个单元中央之上或之下。阳离子相对单元中央的位移导致双稳态铁电性。阳离子位于两个偏移位置86a、86b中的哪一个决定了单元的极化状态。

需要利用铁电存储器单元已知的特性、优点和缺点设计特别有利于低压工作的单元。

发明内容

本发明可以概括为一种铁电电容器单元，其包括在金属氧化物电极层上形成的晶向取向的铁电层。铁电材料选择的是四方性因子较小的成份，即对于四角形钙钛矿，c/a之比较小。特别是，四方性因子可以表示复杂铁电合金的成份，其铁电特性不如优化过的。然而，由于四方性因子越小，应力越小，所以铁电单元具有较好的疲劳特性，并且在大容量集成存储器所用的电压下也许不能极化出较佳的特性。在铅镧锆钛(PLZT)和铅铌锆钛(PNZT)中已经证实了效果。

附图简述

图1为铁电存储单元的示意图。

图2为应用本发明的铁电存储器单元的剖面图。

图3为铁电单元的重要铁电参数曲线图。

图4为电路图，示出了与铁电存储器单元相连的读取/写入电路。

图5为诸如PZT、PLZT和其他钙钛矿之类铁电材料晶体结构的正交示意图。

图6为两种铅镧锆成份下的磁滞曲线图。

图7为本发明PLZT成份不同极性电压下的磁滞曲线图。

图8为三种铅铌锆成份的磁滞曲线图。

图9为三种铌含量下PNZT单元切换极化作为极性电压函数的曲线图。

图10为三种PNZT单元的强制电压作为极性电压函数的曲线图。

图11为三种PNZT单元的双极切换极化作为疲劳次数函数的曲线图。

实施发明的较佳方式

我的结论部分基于背景部分中的一些考虑，即与现有技术认为强制电压应该尽可能高的观点相反，对于先进的铁电集成电路，强制电压V_c和最大工作电压V_max不应大于可以接受的高数值。

本发明试图利用下列对立考虑的优点，即有利于铁电性质但不利于疲劳特性的较大的四方性与不利于铁电性质但有利于疲劳特性和低工作电压的过高工作电压和较小的四方性。

图5所示的铁电材料的c/a因子主要隐含了铁电行为和疲劳特性。较小的c/a之比意味着晶胞单元更加接近立方对称而较大的比值导致较大的单元四方性。一般而言，如最大极化P_max和残余极化P_r所示，c/a之比越大，材料极化也越大。显而易见的是，较大的c/a之比产生更接近矩形的磁滞回路70，因此造成较大的强制电压V_c。但是如前所述，并不总是需要较大的强制电压V_c。

显而易见的是，较大的c/a之比对疲劳特性也有贡献并且可以进一步减小磁滞的方正度。这些钙钛矿材料几乎总是在居里温度上生长，因此生长的材料具有单晶格长度为a＇的立方晶格结构。在先进铁电集成电路所需的晶向取向材料中，立方材料在一定程度上以外延方式相对下面的模板层(例如LSCO)取向生长。随着材料冷却至居里温度以下，材料转换为图5的四方结构。忽略远离相变温度下的热膨胀效应，随着材料在相变中的冷却，晶格常数沿两个方向从a减小为a，而在另一方向上从a＇增大至c。然而，新的四方材料仍然锚钉在未经历相变的衬底上。因此相变过程在铁电材料内施加大量的应力，特别是在模板层的界面处，并且对于较大的c/a之比，应力也较大。这种较大的应力预计将促使对疲劳有贡献的几种机制并对晶向取向铁电体结构产生影响。值得注意的是，在现有技术的多晶铁电体中，没有原子模板，并且四方结晶可以容纳结晶面上大得多的晶格失配。因此特别是对于晶向取向的四方钙钛矿，较大的c/a之比意味着可能使疲劳急剧增加的大量诱发应力。较大的c/a之比还被认为将导致铁电极化较慢地切换。

第二种效应是当从生长温度冷却至低于居里温度时材料的四方结构有三种可能的取向。图5的结构基于一般的择优取向，其c轴垂直于模板层的平面。这称为c晶畴。但是在局部尺度下，两根a轴中的其中一个可能垂直于模板层，而c轴位于平面内。这些取向为a晶畴。a和c取向的共存在两个不同取向区域产生90°晶畴壁。均匀的c晶畴是择优生长的，而a晶畴通常退火至邻近c晶畴的取向并且形成较大的晶畴。但是，如果c/a值较大，则更低温度下的任何退火将包括相对现存晶体结构的明显变形，而虽有利于相变却难以激活。即多种取向是可以处于亚稳态的。Song等人在“铁电体(PB,La)(Zr,Ti)O₃电容器的激活场”(应用物理通信，vol.71,no15,1997年10月，pp.2211-2213)中对这种效应作了解释。

而且，铁电单元的工作最终取决于极化晶畴的切换。众所周知的是，与仅仅为180°晶畴壁的相比，包含多个晶畴(在晶畴之间为90°晶畴壁)的铁电体需要更高的场切换。因此需要抑制以c轴取向为主的铁电晶体中c晶畴引起的多种取向。

根据这些考虑，我们现在认为工作在较低电压的铁电集成电路应该包括四方性较小的铁电材料，即减小的c/a之比(虽然是大于单位1的数值)。c/a之比可以表示为两个方向上a轴晶格常数相等或接近相等的材料的四方性因子。虽然较低的c/a之比可能使极化效应退化，但是仍然是相当不错的。同时，由于应力减小，疲劳特性得到改善。而且该材料被认为更容易退火至完全c轴取向的材料。而且四方性小的铁电单元预计更容易切换。即，切换速度提高。

根据下述实验，我认为1.01左右的c/a之比是最佳的，并且在四方性因子减小至1.005时获得了有益的结果。

较佳的一类铁电材料是PLZT，即Pb_1-xLa_xZr_yTi_1-y。更简约的表示例如是7/65/35，这里x=75％,y=65％和1-y=35％。因此表示为x/y/1-y。一般而言，由于四方性减小，所以较大的x值减小了铁电效应但是有利于晶体质量。x值高达65％左右的PLZT被用作电光器件，但是这些x下的材料是非四方性的。我认为，为了减小工作电压，PLZT的La含量x应该在6～12％之间。

Ramesh在美国专利5,270,298中提出的一个实例包括一种铁电单元结构，其PLZT成份为x=10％,y=20％，即10/20/80。值得注意的是，引用的申请采用不同的x和y的定义。按照引用申请的方法，制造了两种电容器结构原型。一种成份为(0/20/80)而另一种为(10/20/80)，即x分别等于0％和10％。表1给出了这些材料薄膜的晶向参数。Yang等人在“Pb(Zr,Ti)O₃电容器的低压性能”(应用物理通信，vol.71,no25,1997年12月，pp.3578-3580)中报告了类似的结果。

x(％)       c(nm)       a(nm)        c/a

0           0.411       0.395        1.034

0           0.410       0.396        1.030

10          0.4025      0.396        1.016

                     表1

对于两种样本测量了脉动磁滞曲线。结果示于图6中。回路90中的PZT样品(x=0)示出的非常正方的特性，而回路92内=10％的PLZT样品示出了稍差的正方特性。对x=0.3的PLZT电容器所作的磁滞曲线的后续测量表明结果介于图6曲线中间。

x=0,1的PLZT样品在多个脉动极化电压下测试。图7示出了磁滞回路：回路94对应5伏极化；回路96对应2.3伏极化；而回路98对应2伏极化。对于x=0.1的PLZT样品，5伏下的饱和极化为35μC/cm²左右，而强制电压V_c都大于0.6伏左右。

x=0.1的PLZT电容器在室温和100℃下做了疲劳测试。疲劳和测试脉冲都为2伏。样品显示一直到10¹¹次基本上都未出现疲劳。对于x=0.03的PLZT电容器做的测试表明较佳的初始极化能力，但是10⁹次以上的疲劳使极化能力减小至低于x=0.1的PLZT。

如上所述，由于a轴晶畴的发生情况较少，所以镧含量高的铁电材料切换能力低于强极化的低含量铁电材料。在工作的单元中，这有利于以较短的脉宽切换，对于计算机系统中远远小于1微秒切换(例如脉宽为100纳秒)的铁电存储器是重要的。实验结果不能直接用来在不同四方性的铁电体类似制造的单元之间进行比较。但是脉宽测量显示，由于PLZT的四方性因子小于PZT，所以PLZT电容器在较宽脉宽下的可切换极化短于PZT电容器。但是当脉宽向100纳秒减小时，PZT的可切换极化当PLZT稍有减小时就太为减少了。因此预期镧含量较高的PLZT将能更好地工作在极短脉宽下。

PLZT的这些结果表明，在四方性因子c/a为1.016而不是1.030下获得了极佳的结果。我认为对于低压下工作的铁电单元，1.01的四方性因子将提供更好的结果，并且即使是1.005的四方性因子也是有益的。

另一种令人颇感兴趣的铁电材料是PNZT，即Pb_1-xNb_xZr_yTi_1-yO₃。我们注意到，这种材料与PLZT类似，虽然极化效应低很多，但是疲劳和时序效应是差不多的。

利用现行普通的脉冲熔解淀积(PLD)技术制造了一系列的测试用电容器结构原型。在(100)取向的硅衬底上首先覆盖TiN隔离层。随后采用PLD工艺在Ti-N覆盖的衬底上覆盖铂接触层。随后在600℃的氧气环境下，利用PLD工艺生长铁电层。铁电堆积层由下接触/模板LSCO层、PNZT铁电层和顶部接触LSCO层组成。

表2给出了Pb_1-xNb_xZr_0.2Ti_0.8O₃薄膜(即(x/80/20)的PNZT薄膜)的晶向参数。

x(％)       c(nm)        a(nm)        c/a

0          0.4103       0.3968        1.034

6          0.4088       0.3975        1.0284

10         0.4083       0.3991        1.0233

                      表2

如图8所示，在极性电压4.5V下测量了三种成份的电容器结构的磁滞曲线。回路100示出了x=0(即PZT)的磁滞曲线；回路102对应x=6％；以及回路104对应x=10％。对于x=6％，极化性质下降一定程度，而对于x=10％，下降程度更大。然而富铌样品具有良好的磁滞特性。

利用铌含量变化的(Ti_0.9Al_0.1)N隔离层获得了磁滞特性。对这些曲线的仔细分析显示出感兴趣的结果，最大施加电压减小和器件出现疲劳。在图9中，示出了切换极化ΔP=P^*-P作为最大施加电压V_max的函数的曲线。曲线110给出了Nb含量x=0％的切换极化；曲线112对应x=6％；曲线114对应x=10％。无Nb样品(即PZT)在最高切换电压5伏下具有最大的切换极化。x=6％的样品在一定程度上有所减小，而含量最高的铌具有最小的切换极化。在4伏下，差异较大。但是随着最大电压降低至3伏以下，情况发生变化。在2伏下，6％与10％的结果同。图10示出了同样三种Nb含量下作为最大施加电压V_max的函数的强制电压V_c。曲线120给出的是x=0的值；曲线122是x=6％；而曲线124是x=10％。较低的V_c对应较低的V_sat和较佳的低压性质。

疲劳结果更令人感兴趣。在1MHz的双极脉冲下存储器单元出现疲劳。在疲劳循环期间每次测量双极切换极化±P，并且图11示出了结果。曲线130给出了x=0下的切换极性；曲线132是x=6％；而曲线134是x=10％。Nb含量低的单元在不出现疲劳时与x=10％的单元相比，具有较佳的切换极化。但是在延长的疲劳之后，x=0的单元开始出现严重的性能下降，而Nb含量为6％或更高的单元具有更好的总体结果。

因此应该将La或Nb含量提高至商用铁电存储器单元一般推荐的数值以上。对于PLZT，当Zr比例为20％左右时，镧比例x应该至少为3％并比较好的是大于6％而小于12％。我认为如果要达到合理的极化能力，15％是最佳的La比例。La的最高含量取决于非铁电相内形成的PLZT。Zr比例可以增加至50％，此时镧比例小得多，比较好的是2％左右。

对于PNZT，我认为对于Zr和Nb采用相同的比例。以c/a因子为例，对于PNZT应该减小至1.029并且更好的是小于1.025。对于四方性因子降低为1.020的PNZT，预计产生有益的结果。

图1所示的存储器单元仅仅是用来解释实例中所用精确结构的。也可以采用其他晶向取向的铁电结构。特别是无需铂的结构，例如Dhote等人在1996年1月3日提交的美国专利申请08/582,545和1997就6月19日提交的美国专利申请08/871,059中揭示的包含中间金属隔离的结构。前者对应PCT公开WO 97/25745。

虽然借助PLZT和PNZT的特定成份对本发明作了描述，但是它并不局限于此。可以通过调节除镧和铌以外的稀土元素的比例使四方性低于产生较高极化效应的比例。

本发明因此提供了一种铁电单元，它在极化和应力之间折衷，从而减少疲劳并提高切换速度。

Claims (16)

1．一种铁电存储器单元，其特征在于包括：

金属氧化物第一电极；

形成于所述第一电极上的铁电层，具有钙钛矿晶体结构并且包含Pb、Zr、Ti、O和至少一个其他稀土元素；

形成于所述铁电层上的第二电极；以及

与所述两个电极相连的电路，用于供电，控制和读取存储在所述铁电层上的电荷并且具有小于3伏的最大直流供电电压，

其中所述铁电层包含足够比例的所述至少一个稀土元素以使所述电路在所述最大直流供电电压下工作。

2．如权利要求1所述的存储器单元，其特征在于所述至少一个稀土元素包含La。

3．如权利要求1所述的存储器单元，其特征在于所述至少一个稀土元素包含Nb。

4．如权利要求1所述的存储器单元，其特征在于与Pb比例1-x相比稀土元素的比例x不超过3％。

5．如权利要求4所述的存储器单元，其特征在于所述比例x等于或大于6％。

6．如权利要求6所述的存储器单元，其特征在于所述比例x不超过30％。

7．一种铁电单元，其特征在于包括：

包含金属氧化物的第一电极；

形成于所述第一电极上的铁电层，具有钙钛矿晶体结构并且包含Pb_1-xNb_xZr_yTi_1-yO₃,x等于或大于3％；以及

形成于所述铁电层上的第二电极。

8．如权利要求5所述的存储器单元，其特征在于y介于15％～30％。

9．如权利要求2所述的存储器单元，其特征在于y约为20％。

10．如权利要求9所述的存储器单元，其特征在于x等于或大于6％。

11．如权利要求10所述的存储器单元，其特征在于x不超过15％。

12．一种铁电单元，其特征在于包括：

包含金属氧化物的第一电极；

形成于所述第一电极上并且包含第一数量的第一稀土元素、第二数量的第二稀土元素、至少一个阳离子元素和氧的铁电层，构成具有第一四方性因子的钙钛矿晶体结构；

形成于所述铁电层上的第二电极；以及

其中所述第一和第二数量的数值选择为如果所述铁电层形成于无所述第一稀土元素的第二钙钛矿结构，则所述第一四方性因子小于产生的第二四方性因子，所述第一钙钛矿晶体结构的第一极化特性小于所述第二个中至少一个的相应的第二极化特性。

13．如权利要求12所述的铁电单元，其特征在于所述第一和第二数量的数值选择为如果所述铁电层形成于无任何所述第二稀土元素的第三钙钛矿结构，则所述第一四方性因子小于产生的第三四方性因子，所述第一钙钛矿晶体结构的第一极化特性小于所述第三钙钛矿晶体结构的相应的第三极化特性。

14．如权利要求12所述的铁电单元，其特征在于进一步包括与所述两个电极相连的电路，用于供电，控制和读取存储在所述铁电层上的电荷并且具有小于3伏的最大直流供电电压，

15．如权利要求12所述的铁电单元，其特征在于所述铁电层包含Pb、La、Zr、Ti和O。

16．如权利要求12所述的铁电单元，其特征在于所述铁电层包含Pb、Nb、Zr、Ti和O。

Images